JP6458495B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6458495B2
JP6458495B2 JP2014265977A JP2014265977A JP6458495B2 JP 6458495 B2 JP6458495 B2 JP 6458495B2 JP 2014265977 A JP2014265977 A JP 2014265977A JP 2014265977 A JP2014265977 A JP 2014265977A JP 6458495 B2 JP6458495 B2 JP 6458495B2
Authority
JP
Japan
Prior art keywords
layer
electron supply
algan
compound semiconductor
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014265977A
Other languages
English (en)
Other versions
JP2016127110A (ja
Inventor
山田　敦史
敦史 山田
哲郎 石黒
哲郎 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014265977A priority Critical patent/JP6458495B2/ja
Priority to US14/945,807 priority patent/US9899492B2/en
Publication of JP2016127110A publication Critical patent/JP2016127110A/ja
Application granted granted Critical
Publication of JP6458495B2 publication Critical patent/JP6458495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
P. Ivo et al., "Influence of GaN cap on robustness of AlGaN/GaN HEMTs," in Proc. IEEE Int. Reliab. Phys. Symp., 2009, pp. 71-75. J. W. Chung et al., "Effect of gate leakage in the subthreshold characteristics of AlGaN/GaN HEMTs," IEEE Electron Device Lett., vol. 29, no. 11, pp. 1196-1198, Nov. 2008.
窒化物半導体デバイスでは、高耐圧電力デバイスとして期待される反面、高出力動作時において、窒化物半導体の結晶欠陥に起因するゲートリーク電流が大きくなり、効率が低下し、安定した性能が得られないという問題がある。この問題の解決策として、ＡｌＧａＮの電子供給層上にＧａＮのキャップ層を形成することにより、ゲートリーク電流を抑える手法が提案されている（非特許文献１を参照）。しかしながら、この手法では、ＡｌＧａＮとＧａＮとで最適な成長条件が異なることにより成長時に成長中断が発生し、電子供給層とキャップ層との界面に欠陥が導入されるという問題がある。そのため更に、キャップ層の表面を酸素プラズマ処理により酸化し、ゲートリーク電流を抑える手法も提案されている（非特許文献２）。しかしながら、この方法では、キャップ層の表面酸化によりキャップ層内に欠陥が導入され、これにより電流コラプス等が発生し、デバイス性能を劣化させるという問題がある。
本発明は、上記の課題に鑑みてなされたものであり、比較的簡素な構成により、電流コラプス及びゲートリーク電流の双方を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、電子走行層と、前記電子走行層上に形成された電子供給層と、前記電子供給層上に形成されたＧａＮキャップ層とを含み、前記電子供給層は、ｉ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）である第１の層と、前記第１の層上に形成されたｉ型ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である第２の層とを有し、前記電子供給層は、その厚み方向の全域に亘って、ｎ型不純物濃度が１×１０ 17 ／ｃｍ 3 以下であり、前記電子供給層は、その厚み方向において、前記電子走行層側から前記ＧａＮキャップ層側に向かうにつれてｎ型不純物濃度が減少している。
化合物半導体装置の製造方法の一態様は、電子走行層を形成する工程と、前記電子走行層上に電子供給層を形成する工程と、前記電子供給層上にＧａＮキャップ層を形成する工程とを含み、前記電子供給層は、ｉ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）である第１の層と、前記第１の層上に形成されたｉ型ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である第２の層とを有し、前記電子供給層は、その厚み方向の全域に亘って、ｎ型不純物濃度が１×１０ 17 ／ｃｍ 3 以下であり、前記電子供給層は、その厚み方向において、前記電子走行層側から前記ＧａＮキャップ層側に向かうにつれてｎ型不純物濃度が減少する。
上記の諸態様によれば、比較的簡素な構成により、電流コラプス及びゲートリーク電流の双方を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置が実現する。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造の形成時の成長圧力シーケンスを示す特性図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの比較例を示す概略断面図である。 比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造の形成時の成長圧力シーケンスを示す特性図である。 他の比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造の形成時の成長圧力シーケンスを示す特性図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと、比較例によるｎ−ＡｌＧａＮの電子供給層を備えたＡｌＧａＮ／ＧａＮ・ＨＥＭＴとにおけるゲートリーク特性を示す特性図である。 第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける電子供給層のｎ型不純物の濃度プロファイルを示す特性図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける化合物半導体積層構造の形成時の最適な成長圧力シーケンスを示す特性図である。 第１又は第２の実施形態、変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを用いたＨＥＭＴチップを示す概略平面図である。 第１又は第２の実施形態、変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを用いたＨＥＭＴチップのディスクリートパッケージを示す概略平面図である。 第３の実施形態によるＰＦＣ回路を示す結線図である。 第４の実施形態による電源装置の概略構成を示す結線図である。 第５の実施形態による高周波増幅器の概略構成を示す結線図である。
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、核形成層２ａ、電子走行層２ｂ、電子供給層２ｃ、及びキャップ層２ｄを有して構成される。
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｃとの界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｃの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法は、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等に比べて化合物半導体の量産性に優れている。図３に、化合物半導体積層構造２を構成する各層の成長圧力シーケンスを示す。
ＳｉＣ基板１上に、ＡｌＮを３０ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを３μｍ程度の厚みに、ｉ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを１０ｎｍ程度の厚みに順次成長する。これにより、核形成層２ａ、電子走行層２ｂ、電子供給層２ｃ、及びキャップ層２ｄが形成される。
電子供給層２ｃのｉ−ＡｌＧａＮは、その厚み方向の全域において、ｎ型不純物、例えばＳｉ及びＧｅの少なくとも一方の濃度が１×１０17／ｃｍ3程度以下、本実施形態では１×１０15／ｃｍ3程度となるように形成する。窒化物半導体において、ｎ型不純物濃度が１×１０17／ｃｍ3程度以下であれば、当該窒化物半導体はｉ型であると評価される。一方、ｎ型不純物濃度が１×１０17／ｃｍ3程度を上回る、例えば１×１０18／ｃｍ3以上であれば、当該窒化物半導体はｎ型であると評価される。電子供給層２ｃをｉ−ＡｌＧａＮで形成することにより、ゲートリーク電流が抑制される。
また、電子供給層２ｃのｉ−ＡｌＧａＮは、ＡｌxＧａ1-xＮ（０＜ｘ＜１）として、ｘ＝０．３（Ａｌ組成率３０％）程度に形成される。キャップ層２ｄのｎ−ＧａＮは、ｎ型不純物濃度が１０17／ｃｍ3程度を上回る値、本実施形態では５×１０18／ｃｍ3程度となるように形成する。キャップ層２ｄについては、ｎ−ＧａＮの代わりに、ｎ型不純物濃度が１×１０17／ｃｍ3程度以下のｉ−ＧａＮを用いて形成する場合も考えられる。
図３のように、電子供給層２ｃのｉ−ＡｌＧａＮの成長工程からキャップ層２ｄのｎ−ＧａＮの成長工程に移行する際に、ＭＯＶＰＥの成長中断（成長用ガスの供給停止）が生じる。そのため、電子供給層２ｃのキャップ層２ｄとの界面、即ち電子供給層２ｃの最上部にｉ−ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である高Ａｌ組成ＡｌＧａＮからなる第２の層２ｃＢが形成される。電子供給層２ｃは、ｉ−ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる第１の層２ｃＡと、その上に形成されたｉ−ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）（高Ａｌ組成ＡｌＧａＮ）からなる第２の層２ｃＢとから構成されることになる。第２の層２ｃＢは、成長中断時間の増加により膜厚が増大するが、膜厚が厚くなり過ぎると表面にクラック等が発生し、膜質が劣化する。そのため、第２の層２ｃＢは、２ｎｍ以下程度の厚みに形成されることが望ましい。本実施形態では、第２の層２ｃＢは１ｎｍ程度の厚みに形成される。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１００ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は９００℃〜１２００℃程度とする。
キャップ層２ｄのｎ−ＧａＮを成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。図２（ａ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス２Ａ，２Ｂを形成する。
化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｃの表面（即ち、第２の層２ｃＢの表面）が露出するまで、キャップ層２ｄの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｃの表面の電極形成予定位置を露出する電極用リセス２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２Ａ，２Ｂは、キャップ層２ｄの途中までエッチングして形成しても、また電子供給層２ｃ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌ（又はＴｉ／Ａｌ）を、例えば蒸着法により、電極用リセス２Ａ，２Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａが下層、Ａｌが上層であって、Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｃとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｃとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス２Ａ，２Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
続いて、図２（ａ）に示すように、ゲート絶縁膜６を形成する。
詳細には、化合物半導体積層構造２上を覆うように、絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜６が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
続いて、図２（ｂ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをゲート絶縁膜６上に塗布し、ゲート絶縁膜６上のゲート電極形成予定部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ゲート絶縁膜６のゲート電極形成予定部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉが下層、Ａｕが上層であって、Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、化合物半導体積層構造２上にゲート絶縁膜６を介してゲート電極７が形成される。
本実施形態では、ゲート絶縁膜６を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示するが、ゲート絶縁膜６を有さずゲート電極７が化合物半導体積層構造２と直接的に接触する、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。
また、化合物半導体積層構造２にゲート電極用のリセスを形成し、これを埋め込むようにゲート電極を形成するゲートリセス構造を採用しても良い。
しかる後、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線層の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について説明する。
本実施形態の比較例に係るＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示する。この比較例では、通常のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとして、図４に示すように、ＳｉＣ基板１０１上に化合物半導体積層構造１０２が形成される。化合物半導体積層構造１０２は、ＡｌＮの核形成層１０２ａ、ｉ−ＧａＮの電子走行層１０２ｂ、ｎ−ＡｌＧａＮの電子供給層１０２ｃ、及びｎ−ＧａＮのキャップ層１０２ｄを有して構成される。
通常、ＧａＮ系結晶は、ＭＯＶＰＥ法により成長されるが、ＧａＮとＡｌＧａＮとでは最適な成長圧力が異なる。ＧａＮは、不純物の導入を抑制するため、高圧成長が望ましく、ＡｌＧａＮは、原料ガスの気相反応を抑制するため、低圧成長が望ましい。そのため、化合物半導体積層構造１０２の形成時の最適な成長圧力シーケンスは、図５に示すようになる。ｎ−ＡｌＧａＮの電子供給層１０２ｃの成長からｎ−ＧａＮのキャップ層１０２ｄの成長に移るときに、成長圧力が変更されるため、成長中断が生じる。キャップ層自体は、電子供給層の表面粗れの発生を防止するために必要である。本発明者による鋭意検討の結果、成長中断の間に電子供給層１０２ｃの表面のＧａが脱離し、電子供給層１０２ｃの最上部に薄い高Ａｌ組成ＡｌＧａＮである第２の層１０２ｃＢが形成されることが判明した。即ち、電子供給層１０２ｃは、ｎ−ＡｌＧａＮからなる第１の層１０２ｃＡと、その上に形成されたｎ−ＡｌＧａＮ（高Ａｌ組成ＡｌＧａＮ）からなる第２の層１０２ｃＢとから構成される。
また、第２の層１０２ｃＢ中にゲートリーク電流を増大させる欠陥が存在することも判った。第２の層１０２ｃＢの形成を抑制するため、図６に示すように、キャップ層１０２ｄを電子供給層１０２ｃと同じ成長圧力で形成して成長中断を生ぜしめない手法もある。ところがこの場合、キャップ層１０２ｄの品質が低下し、電流コラプスが発生するという問題がある。
本実施形態では、図１（ａ）に示したように、電子供給層２ｃを、ｎ型不純物を含有しないｉ−ＡｌＧａＮで形成する。この構成において、キャップ層２ｄを高品質に保持して電流コラプスを抑止すべく電子供給層２ｃとキャップ層２ｄとで成長圧力を変更する。このときの成長中断により、電子供給層２ｃの最上部に第２の層２ｃＢが形成される。第２の層２ｃＢが形成されても、ゲートリーク電流は増加することなく、寧ろ低減することが判った。
図７は、本実施形態によるｉ−ＡｌＧａＮの電子供給層を備えたＡｌＧａＮ／ＧａＮ・ＨＥＭＴと、比較例によるｎ−ＡｌＧａＮの電子供給層を備えたＡｌＧａＮ／ＧａＮ・ＨＥＭＴとでゲートリーク特性を比較した特性図である。
図７のように、本実施形態では、比較例に比べてゲートリーク電流が大きく減少することが確認される。比較例では、電子供給層１０２ｃに所定濃度以上のｎ型不純物が存在するため、高Ａｌ組成ＡｌＧａＮからなる第２の層１０２ｃＢが形成される際にｎ型不純物が濃縮されて欠陥となると考えられる。これに対して本実施形態では、電子供給層２ｃがｉ型（ｎ型不純物濃度が１×１０17／ｃｍ3以下）であるため、高Ａｌ組成ＡｌＧａＮからなる第２の層２ｃＢが形成されてもｎ型不純物の濃縮が生ぜず、欠陥は発生しない。本実施形態では、電子供給層２ｃがｉ型であることから、第２の層２ｃＢが形成されることによりゲートリーク電流が低減する。また、電子供給層２ｃがｉ型であることによるキャリア濃度（２ＤＥＧの電子密度）の減少は、高Ａｌ組成ＡｌＧａＮからなる第２の層２ｃＢの存在により十分に補償される。これは、高Ａｌ組成ＡｌＧａＮからなる第２の層２ｃＢは、ｉ−ＡｌＧａＮからなる第１の層２ｃＡよりも自発分極が大きく、また、ＧａＮとの格子定数差によるピエゾ分極も大きくなるため電子供給層により誘起される２ＤＥＧ濃度が増加するためである。
以上説明したように、本実施形態によれば、比較的簡素な構成により、電流コラプス及びゲートリーク電流の双方を確実に抑制し、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
−変形例−
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、電子供給層が若干異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図８は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本例では、先ず図８（ａ）に示すように、ＳｉＣ基板１上に、ＡｌＮの核形成層２ａ、ｉ−ＧａＮの電子走行層２ｂ、ｉ−ＡｌＧａＮの電子供給層１１、及びｎ−ＧａＮのキャップ層２ｄが順次積層された化合物半導体積層構造１２を形成する。
電子供給層１１のｉ−ＡｌＧａＮは、ｉ型であると評価されるｎ型不純物濃度となるように、その厚み方向の全域において例えばＳｉ及びＧｅの少なくとも一方の濃度が１×１０17／ｃｍ3以下に形成される。電子供給層１１のｉ−ＡｌＧａＮの成長工程からキャップ層２ｄのｎ−ＧａＮの成長工程に移行する際のＭＯＶＰＥの成長中断により、電子供給層１１の最上部には、高Ａｌ組成ＡｌＧａＮの第２の層１１ｂが２ｎｍ以下、例えば１ｎｍ程度の厚みに形成される。電子供給層１１は、ｉ−ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる第１の層１１ａと、その上に形成されたｉ−ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）（高Ａｌ組成ＡｌＧａＮ）からなる第２の層１１ｂとから構成されることになる。
更に、電子供給層１１のｉ−ＡｌＧａＮでは、図９に示すように、その厚み方向において、電子走行層２ｂ側からキャップ層２ｄ側に向かうにつれてｎ型不純物濃度が減少（漸減）している。電子供給層１１では、ｉ−ＡｌＧａＮは、例えば電子走行層２ｂの界面で５×１０16／ｃｍ3程度であり、ｎ型不純物濃度が徐々に減少してゆき、キャップ層２ｄとの界面で１×１０15／ｃｍ3程度とされる。このようなｎ型不純物の濃度プロファイルとなるように電子供給層１１のｉ−ＡｌＧａＮを形成することにより、電子走行層２ｂとの界面近傍でｉ−ＡｌＧａＮのｎ型不純物濃度はｉ型と評価できる１×１０17／ｃｍ3以下の範囲内で比較的高くなり、キャリア濃度、即ち２ＤＥＧの電子密度を向上させることができる。
図９のようなｎ型不純物の濃度プロファイルにｉ−ＡｌＧａＮを成長するには、例えば以下のようにすれば良い。ＭＯＶＰＥによる成長時に、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを、Ｓｉのドーピング濃度が５×１０16／ｃｍ3程度から１×１０15 ）／ｃｍ3程度まで徐々に減少するように調節する。なお、電子供給層１１のｉ−ＡｌＧａＮの厚みは、１０ｎｍ程度以上、例えば２０ｎｍ程度とされる。図９では、連続的にｎ型不純物濃度が変化する濃度プロファイルを例示したが、段階的に変化しても良い。
続いて、第１の実施形態と同様に、図１（ｂ）〜図２（ｂ）の諸工程を経て、図８（ｂ）の装置構成が得される。しかる後、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線層の形成等の諸工程を経て、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本例によれば、比較的簡素な構成により、電流コラプス及びゲートリーク電流の双方を確実に抑制し、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
以下、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、電子供給層が若干異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図１０は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本実施形態では、先ず図１０（ａ）に示すように、ＳｉＣ基板１上に、ＡｌＮの核形成層２ａ、ｉ−ＧａＮの電子走行層２ｂ、ｉ−ＡｌＧａＮからなる電子供給層２１、及びｎ−ＧａＮからなるキャップ層２ｄが順次積層された化合物半導体積層構造２２を形成する。
電子供給層２１は、その厚み方向の全域に亘ってｎ型不純物濃度が１×１０17／ｃｍ3以下のｉ型とされている。電子供給層２１は、ｉ−ＡｌxＧａ1-xＮ（０＜ｘ＜１）からなる第１の層２１ａと、第１の層２１ａ上にＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）、ここではｙ＝１でｉ−ＡｌＮからなる第２の層２１ｂとが形成されて構成されている。本実施形態では、第１の実施形態と異なり、電子供給層２１の成長工程において、第１の層２１ａの成長に続いて第２の層２１ｂを連続的に成長する。第１の層２１ａはｘ＝０．３（Ａｌ組成率３０％）程度で３０ｎｍ程度の厚みに、第２の層２１ｂは２ｎｍ程度以下、ここでは１ｎｍ程度の厚みにそれぞれ形成される。
図１１は、化合物半導体積層構造２２の形成時の最適な成長圧力シーケンスを示す特性図である。
本実施形態では、核形成層２ａのＡｌＮの成長と電子走行層２１のｉ−ＧａＮの成長との間、電子走行層２１のｉ−ＧａＮの成長と第１の層２１ａのｉ−ＡｌＧａＮの成長との間、第２の層２１ｂのｉ−ＡｌＮの成長とキャップ層２ｄのｎ−ＧａＮの成長との間の移行時では、それぞれ成長圧力が異なるため、成長中断が生じる。これに対して、第１の層２１ａのｉ−ＡｌＧａＮの成長と第２の層２１ｂのＡｌＮの成長との間の移行時では、両者の成長圧力が同じ値であり、成長中断は生じない。そのため、第２の層２１ｂのＡｌＮの成長とキャップ層２ｄのｎ−ＧａＮの成長との間の移行時に成長中断が生じても、第１の層２１ａは第２の層２１ｂにより表面が保護され、第１の層２１ａからのＧａの脱離が抑止される。即ち、電子走行層２１の最上部に厚みが一定に規定されたｉ−ＡｌＮの第２の層２１ｂの存在により、余分な高Ａｌ組成ＡｌＧａＮの形成が抑制される。
本実施形態では、電子供給層２１がｉ型（ｎ型不純物濃度が１×１０17／ｃｍ3以下）であることから、第２の層２１ｂが形成されることによりゲートリーク電流が低減する。また、電子供給層２１がｉ型であることによるキャリア濃度（２ＤＥＧの電子密度）の減少は、ｉ−ＡｌＮからなる第２の層２１ｂの存在により十分に補償される。これは、ＡｌＮはＡｌＧａＮよりも自発分極が大きく、ＧａＮとの格子定数差によるピエゾ分極も大きいため電子供給層により誘起される２ＤＥＧ濃度が増加するためである。
更に本実施形態では、キャップ層２ｄの成長条件に依存することなく、第２の層２１ｂを略一定の厚み（例えば１ｎｍ程度）に形成することができる。そのため、電子供給層２１を安定して形成することができるという利点がある。なお、この場合でも、電子供給層２１に所定濃度以上のｎ型不純物が含まれると、第１の層２１ａと第２の層２１ｂとの界面に欠陥が生じるため、電子供給層２１はｉ型である（所定濃度以上のｎ型不純物を含有しない）ことが望ましい。
続いて、第１の実施形態と同様に、図１（ｂ）〜図２（ｃ）の諸工程を経て、図１０（ｂ）の装置構成が得される。しかる後、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線層の形成等の諸工程を経て、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態によれば、比較的簡素な構成により、電流コラプス及びゲートリーク電流の双方を確実に抑制し、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
第１又は第２の実施形態、変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、いわゆるディスクリートパッケージに適用される。
このディスクリートパッケージでは、第１又は第２の実施形態、変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのチップが搭載される。以下、第１又は第２の実施形態、変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのチップ（以下、ＨＥＭＴチップと言う）のディスクリートパッケージについて例示する。
ＨＥＭＴチップの概略構成を図１２に示す。
ＨＥＭＴチップ２００では、その表面に、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴのトランジスタ領域２０１と、ドレイン電極が接続されたドレインパッド２０２と、ゲート電極が接続されたゲートパッド２０３と、ソース電極が接続されたソースパッド２０４とが設けられている。
図１３は、ディスクリートパッケージを示す概略平面図である。
ディスクリートパッケージを作製するには、先ず、ＨＥＭＴチップ２００を、ハンダ等のダイアタッチ剤２１１を用いてリードフレーム２１２に固定する。リードフレーム２１２にはドレインリード２１２ａが一体形成されており、ゲートリード２１２ｂ及びソースリード２１２ｃがリードフレーム２１２と別体として離間して配置される。
続いて、Ａｌワイヤ２１３を用いたボンディングにより、ドレインパッド２０２とドレインリード２１２ａ、ゲートパッド２０３とゲートリード２１２ｂ、ソースパッド２０４とソースリード２１２ｃをそれぞれ電気的に接続する。
その後、モールド樹脂２１４を用いて、トランスファーモールド法によりＨＥＭＴチップ２００を樹脂封止し、リードフレーム２１２を切り離す。以上により、ディスクリートパッケージが形成される。
（第３の実施形態）
本実施形態では、第１及び第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路を開示する。
図１４は、ＰＦＣ回路を示す結線図である。
ＰＦＣ回路３０は、スイッチ素子（トランジスタ）３１と、ダイオード３２と、チョークコイル３３と、コンデンサ３４，３５と、ダイオードブリッジ３６と、交流電源（ＡＣ）３７とを備えて構成される。スイッチ素子３１に、第１及び第２の実施形態のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが適用される。
ＰＦＣ回路３０では、スイッチ素子３１のドレイン電極と、ダイオード３２のアノード端子及びチョークコイル３３の一端子とが接続される。スイッチ素子３１のソース電極と、コンデンサ３４の一端子及びコンデンサ３５の一端子とが接続される。コンデンサ３４の他端子とチョークコイル３３の他端子とが接続される。コンデンサ３５の他端子とダイオード３２のカソード端子とが接続される。コンデンサ３４の両端子間には、ダイオードブリッジ３６を介してＡＣ３７が接続される。コンデンサ３５の両端子間には、直流電源（ＤＣ）が接続される。なお、スイッチ素子３１には不図示のＰＦＣコントローラが接続される。
本実施形態では、第１又は第２の実施形態、変形例から選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴをＰＦＣ回路３０に適用する。これにより、信頼性の高いＰＦＣ回路３０が実現する。
（第４の実施形態）
本実施形態では、第１又は第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図１５は、第４の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路４１及び低圧の二次側回路４２と、一次側回路４１と二次側回路４２との間に配設されるトランス４３とを備えて構成される。
一次側回路４１は、第４の実施形態によるＰＦＣ回路３０と、ＰＦＣ回路３０のコンデンサ３５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路４０とを有している。フルブリッジインバータ回路４０は、複数（ここでは４つ）のスイッチ素子４４ａ，４４ｂ，４４ｃ，４４ｄを備えて構成される。
二次側回路４２は、複数（ここでは３つ）のスイッチ素子４５ａ，４５ｂ，４５ｃを備えて構成される。
本実施形態では、一次側回路４１を構成するＰＦＣ回路が第３の実施形態によるＰＦＣ回路３０であると共に、フルブリッジインバータ回路４０のスイッチ素子４４ａ，４４ｂ，４４ｃ，４４ｄが、第１又は第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路４２のスイッチ素子４５ａ，４５ｂ，４５ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、第４の実施形態によるＰＦＣ回路３０と、第１又は第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとを、高圧回路である一次側回路４１に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
（第５の実施形態）
本実施形態では、第１又は第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図１６は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路５１と、ミキサー５２ａ，５２ｂと、パワーアンプ５３とを備えて構成される。
ディジタル・プレディストーション回路５１は、入力信号の非線形歪みを補償するものである。ミキサー５２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ５３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１６では、例えばスイッチの切り替えにより、出力側の信号をミキサー５２ｂで交流信号とミキシングしてディジタル・プレディストーション回路５１に送出できる構成とされている。
本実施形態では、第１及び第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様について、付記としてまとめて記載する。
（付記１）電子走行層と、
前記電子走行層上に形成された電子供給層と、
前記電子供給層上に形成されたＧａＮキャップ層と
を含み、
前記電子供給層は、ｉ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）である第１の層と、前記第１の層上に形成されたｉ型ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である第２の層とを有することを特徴とする化合物半導体装置。
（付記２）前記電子供給層は、その厚み方向の全域に亘って、ｎ型不純物濃度が１×１０17／ｃｍ3以下であることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記電子供給層は、その厚み方向において、前記電子走行層側から前記ＧａＮキャップ層側に向かうにつれてｎ型不純物濃度が減少していることを特徴とする付記２に記載の化合物半導体装置。
（付記４）前記電子供給層は、含有するｎ型不純物がＳｉ及びＧｅの少なくとも一方であることを特徴とする付記２又は３に記載の化合物半導体装置。
（付記５）前記第２の層は、ＡｌＮからなることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）前記第２の層は、その厚みが２ｎｍ以下であることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）前記ＧａＮキャップ層は、ｎ型不純物を１×１０17／ｃｍ3より多く含有することを特徴とする付記１〜６のいずれか１項に記載の化合物半導体装置。
（付記８）電子走行層を形成する工程と、
前記電子走行層上に電子供給層を形成する工程と、
前記電子供給層上にＧａＮキャップ層を形成する工程と
を含み、
前記電子供給層は、ｉ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）である第１の層と、前記第１の層上に形成されたｉ型ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である第２の層とを有することを特徴とする化合物半導体装置の製造方法。
（付記９）前記電子供給層は、その厚み方向の全域に亘って、ｎ型不純物濃度が１×１０17／ｃｍ3以下であることを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）前記電子供給層は、その厚み方向において、前記電子走行層側から前記ＧａＮキャップ層側に向かうにつれてｎ型不純物濃度が減少することを特徴とする付記９に記載の化合物半導体装置の製造方法。
（付記１１）前記電子供給層は、含有するｎ型不純物がＳｉ及びＧｅの少なくとも一方であることを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
（付記１２）前記第２の層は、その厚みが２ｎｍ以下であることを特徴とする付記８〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）前記ＧａＮキャップ層は、ｎ型不純物を１×１０17／ｃｍ3より多く含有することを特徴とする付記８〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）前記ＧａＮキャップ層を、前記電子供給層よりも高い成長圧力で形成することを特徴とする付記８〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）前記電子供給層を形成する工程において、前記第１の層と前記第２の層とを同じ成長圧力で形成することを特徴とする付記８〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１６）前記第２の層は、ＡｌＮからなることを特徴とする付記１５に記載の化合物半導体装置の製造方法。
（付記１７）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源装置であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層上に形成された電子供給層と、
前記電子供給層上に形成されたＧａＮキャップ層と
を含み、
前記電子供給層は、ｉ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）である第１の層と、前記第１の層上に形成されたｉ型ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である第２の層とを有することを特徴とする化合物半導体装置。
（付記１８）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層上に形成された電子供給層と、
前記電子供給層上に形成されたＧａＮキャップ層と
を含み、
前記電子供給層は、ｉ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）である第１の層と、前記第１の層上に形成されたｉ型ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である第２の層とを有することを特徴とする化合物半導体装置。
１ ＳｉＣ基板
２，１２，２２ 化合物半導体積層構造
２Ａ，２Ｂ 電極用リセス
２ａ 核形成層
２ｂ 電子走行層
２ｃ，１１，２１ 電子供給層
２ｃＡ，１１ａ，２１ａ 第１の層
２ｃＢ，１１ｂ，２１ｂ 第２の層
２ｄ キャップ層
４ 素子分離構造
５ ソース電極
６ ドレイン電極
７ ゲート絶縁膜
３０ ＰＦＣ回路
３１，４４ａ，４４ｂ，４４ｃ，４４ｄ，４５ａ，４５ｂ，４５ｃ スイッチ素子
３２ ダイオード
３３ チョークコイル
３４，３５ コンデンサ
３６ ダイオードブリッジ
４０ フルブリッジインバータ回路
４１ 一次側回路
４２ 二次側回路
４３ トランス
５１ ディジタル・プレディストーション回路
５２ａ，５２ｂ ミキサー
５３ パワーアンプ
２００ ＨＥＭＴチップ
２０１ トランジスタ領域
２０２ ドレインパッド
２０３ ゲートパッド
２０４ ソースパッド
２１１ ダイアタッチ剤
２１２ リードフレーム
２１２ａ ドレインリード
２１２ｂ ゲートリード
２１２ｃ ソースリード
２１３ Ａｌワイヤ
２１４ モールド樹脂

Claims (12)

  1. 電子走行層と、
    前記電子走行層上に形成された電子供給層と、
    前記電子供給層上に形成されたＧａＮキャップ層と
    を含み、
    前記電子供給層は、ｉ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）である第１の層と、前記第１の層上に形成されたｉ型ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である第２の層とを有し、
    前記電子供給層は、その厚み方向の全域に亘って、ｎ型不純物濃度が１×１０ 17 ／ｃｍ 3 以下であり、
    前記電子供給層は、その厚み方向において、前記電子走行層側から前記ＧａＮキャップ層側に向かうにつれてｎ型不純物濃度が減少していることを特徴とする化合物半導体装置。
  2. 前記電子供給層は、含有するｎ型不純物がＳｉ及びＧｅの少なくとも一方であることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第２の層は、ＡｌＮからなることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記第２の層は、その厚みが２ｎｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  5. 前記ＧａＮキャップ層は、ｎ型不純物を１×１０17／ｃｍ3より多く含有することを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
  6. 電子走行層を形成する工程と、
    前記電子走行層上に電子供給層を形成する工程と、
    前記電子供給層上にＧａＮキャップ層を形成する工程と
    を含み、
    前記電子供給層は、ｉ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）である第１の層と、前記第１の層上に形成されたｉ型ＡｌyＧａ1-yＮ（ｘ＜ｙ≦１）である第２の層とを有し、
    前記電子供給層は、その厚み方向の全域に亘って、ｎ型不純物濃度が１×１０ 17 ／ｃｍ 3 以下であり、
    前記電子供給層は、その厚み方向において、前記電子走行層側から前記ＧａＮキャップ層側に向かうにつれてｎ型不純物濃度が減少することを特徴とする化合物半導体装置の製造方法。
  7. 前記電子供給層は、含有するｎ型不純物がＳｉ及びＧｅの少なくとも一方であることを特徴とする請求項６に記載の化合物半導体装置の製造方法。
  8. 前記第２の層は、その厚みが２ｎｍ以下であることを特徴とする請求項６又は７に記載の化合物半導体装置の製造方法。
  9. 前記ＧａＮキャップ層は、ｎ型不純物を１×１０17／ｃｍ3より多く含有することを特徴とする請求項６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
  10. 前記ＧａＮキャップ層を、前記電子供給層よりも高い成長圧力で形成することを特徴とする請求項６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
  11. 前記電子供給層を形成する工程において、前記第１の層と前記第２の層とを同じ成長圧力で形成することを特徴とする請求項６〜１０のいずれか１項に記載の化合物半導体装置の製造方法。
  12. 前記第２の層は、ＡｌＮからなることを特徴とする請求項１１に記載の化合物半導体装置の製造方法。
JP2014265977A 2014-12-26 2014-12-26 化合物半導体装置及びその製造方法 Active JP6458495B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014265977A JP6458495B2 (ja) 2014-12-26 2014-12-26 化合物半導体装置及びその製造方法
US14/945,807 US9899492B2 (en) 2014-12-26 2015-11-19 Compound semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014265977A JP6458495B2 (ja) 2014-12-26 2014-12-26 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016127110A JP2016127110A (ja) 2016-07-11
JP6458495B2 true JP6458495B2 (ja) 2019-01-30

Family

ID=56165185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014265977A Active JP6458495B2 (ja) 2014-12-26 2014-12-26 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9899492B2 (ja)
JP (1) JP6458495B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085058A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012726A (ja) 2017-06-29 2019-01-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6880406B2 (ja) * 2017-06-30 2021-06-02 富士通株式会社 化合物半導体装置及びその製造方法
JP7167694B2 (ja) * 2018-12-20 2022-11-09 富士通株式会社 化合物半導体装置の製造方法
JP2021089934A (ja) * 2019-12-03 2021-06-10 株式会社東芝 半導体装置
CN219040486U (zh) 2020-01-16 2023-05-16 华为技术有限公司 一种氮化物半导体晶体管及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183551A (ja) * 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JP2007103778A (ja) * 2005-10-06 2007-04-19 Mitsubishi Electric Corp 電界効果型トランジスタ
JP4908856B2 (ja) * 2006-01-24 2012-04-04 日本電信電話株式会社 半導体装置とその製造法
JP4993673B2 (ja) 2006-08-24 2012-08-08 ローム株式会社 Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP2009206163A (ja) * 2008-02-26 2009-09-10 Oki Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ
JP2014072427A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9246455B2 (en) 2013-03-15 2016-01-26 Analog Devices, Inc. Three stage amplifier
JP6174874B2 (ja) 2013-03-15 2017-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6136573B2 (ja) * 2013-05-27 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
KR20160060749A (ko) * 2013-09-23 2016-05-30 센서 일렉트로닉 테크놀로지, 인크 광전자 디바이스를 위한 iii 족 질화물 헤테로구조체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085058A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160190278A1 (en) 2016-06-30
US9899492B2 (en) 2018-02-20
JP2016127110A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
JP6054621B2 (ja) 化合物半導体装置及びその製造方法
JP5957994B2 (ja) 半導体装置の製造方法
JP5902010B2 (ja) 化合物半導体装置及びその製造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
JP5966301B2 (ja) 化合物半導体装置及びその製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP6458495B2 (ja) 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
TWI469343B (zh) 化合物半導體裝置及其製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2017085060A (ja) 化合物半導体装置及びその製造方法
JP2014090033A (ja) 化合物半導体装置及びその製造方法
JP2018085414A (ja) 化合物半導体装置
US10665710B2 (en) Compound semiconductor device and fabrication method
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP2019012783A (ja) 化合物半導体装置及びその製造方法
JP2016213507A (ja) 化合物半導体装置
JP6107922B2 (ja) 半導体装置
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP2017092083A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6458495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150