JP5902010B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5902010B2
JP5902010B2 JP2012062708A JP2012062708A JP5902010B2 JP 5902010 B2 JP5902010 B2 JP 5902010B2 JP 2012062708 A JP2012062708 A JP 2012062708A JP 2012062708 A JP2012062708 A JP 2012062708A JP 5902010 B2 JP5902010 B2 JP 5902010B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
multilayer structure
semiconductor multilayer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012062708A
Other languages
English (en)
Other versions
JP2013197305A (ja
Inventor
山田 敦史
敦史 山田
Original Assignee
トランスフォーム・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム・ジャパン株式会社 filed Critical トランスフォーム・ジャパン株式会社
Priority to JP2012062708A priority Critical patent/JP5902010B2/ja
Priority to TW101148014A priority patent/TWI492378B/zh
Priority to US13/720,349 priority patent/US20130242618A1/en
Priority to CN201210575487.7A priority patent/CN103325822B/zh
Priority to KR1020120153423A priority patent/KR101473534B1/ko
Publication of JP2013197305A publication Critical patent/JP2013197305A/ja
Application granted granted Critical
Publication of JP5902010B2 publication Critical patent/JP5902010B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066Gate region of field-effect devices with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるGaNのバンドギャップは3.4eVであり、Siのバンドギャップ(1.1eV)及びGaAsのバンドギャップ(1.4eV)よりも大きく、高い破壊電界強度を有する。そのためGaNは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いたデバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)についての報告が数多くなされている。例えばGaN系のHEMT(GaN−HEMT)では、GaNを電子走行層として、AlGaNを電子供給層として用いたAlGaN/GaN・HEMTが注目されている。AlGaN/GaN・HEMTでは、GaNとAlGaNとの格子定数差に起因した歪みがAlGaNに生じる。これにより発生したピエゾ分極及びAlGaNの自発分極により、高濃度の2次元電子ガス(2DEG)が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
特開2009−76845号公報 特開2007−19309号公報
窒化物半導体デバイスでは、2DEGの発生量を局所的に制御する技術が要求されている。例えばHEMTの場合には、いわゆるフェイルセーフの観点から、電圧のオフ時には電流が流れない、所謂ノーマリオフ動作が望まれる。そのためには、電圧のオフ時においてゲート電極の下方における2DEGの発生量を抑える工夫が必要である。
ノーマリオフ動作のGaN・HEMTを実現するための手法の一つとして、p型GaN層を電子供給層上に形成し、p型GaN層の下方に相当する部位の2DEGを打ち消してノーマリオフ動作を指向する手法が提案されている。この手法では、電子供給層となる例えばAlGaN上の全面にp型GaNを成長し、p型GaNをドライエッチングしてゲート電極の形成部位に残してp型GaN層を形成し、その上にゲート電極を形成する。
ところがこの場合、p型GaN層を成長した際に、p型GaN層のp型ドーパントが電子供給層を通ってその下の電子走行層まで拡散する。2DEGは電子走行層の電子供給層との界面に生成されるため、p型ドーパントの拡散により2DEGの全体が消失する。その後、ゲート電極の形成部位を残してp型GaNをドライエッチングで除去しても、p型ドーパントが電子走行層まで拡散しているため、2DEGは回復しない。
更に、p型GaNのドライエッチングにより、p型GaNの下部に存する電子供給層がエッチングダメージを受ける。これにより、電子供給層の抵抗が上昇し、2DEGの回復が一層困難となる。
本発明は、上記の課題に鑑みてなされたものであり、化合物半導体積層構造にダメージを及ぼすことなく、確実なノーマリオフを実現する、信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
半導体装置の一態様は、化合物半導体積層構造と、前記化合物半導体積層構造の上方に形成された電極とを含み、前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した2次元電子ガスの一部を消失させる深さまでp型不純物が局在する。
半導体装置の製造方法の一態様は、化合物半導体積層構造の上方における電極形成領域にp型不純物の化合物層を形成する工程と、前記化合物層を熱処理し、前記化合物半導体積層構造に生成した2次元電子ガスの一部を消失させる深さまで、前記化合物層の前記p型不純物を拡散させる工程とを含む。
上記の各態様によれば、化合物半導体積層構造にダメージを及ぼすことなく、確実なノーマリオフを実現する、信頼性の高い化合物半導体装置が実現する。
第1の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。 図1に引き続き、第1の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。 図2に引き続き、第1の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。 図3に引き続き、第1の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。 第2の実施形態によるAlGaN/GaN・HEMTの製造方法の主要工程を示す概略断面図である。 第1又は第2の実施形態によるAlGaN/GaN・HEMTを用いたHEMTチップを示す概略平面図である。 第1又は第2の実施形態によるAlGaN/GaN・HEMTを用いたHEMTチップのディスクリートパッケージを示す概略平面図である。 第3の実施形態によるPFC回路を示す結線図である。 第4の実施形態による電源装置の概略構成を示す結線図である。 第5の実施形態による高周波増幅器の概略構成を示す結線図である。
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
(第1の実施形態)
本実施形態では、化合物半導体装置として、ショットキー型のAlGaN/GaN・HEMTを開示する。
図1〜図4は、第1の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
先ず、図1(a)に示すように、成長用基板として例えば半絶縁性のSiC基板1上に、化合物半導体積層構造2を形成する。成長用基板としては、SiC基板の代わりに、サファイア基板、GaAs基板、Si基板、GaN基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造2は、核形成層2a、電子走行層2b、中間層(スペーサ層)2c、電子供給層2d、及びキャップ層2eを有して構成される。
詳細には、SiC基板1上に、例えば有機金属気相成長(MOVPE:Metal Organic Vapor Phase Epitaxy)法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法等を用いても良い。
SiC基板1上に、核形成層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eとなる各化合物半導体を順次成長する。核形成層2aは、SiC基板1上に、AlNを例えば0.1μm程度の厚みに成長することで形成される。電子走行層2bは、i(インテンショナリ・アンドープ)−GaNを例えば3μm程度の厚みに成長することで形成される。中間層2cは、i−AlGaNを例えば5nm程度の厚みに成長することで形成される。電子供給層2dは、n−AlGaNを30nm程度の厚みに成長することで形成される。キャップ層2eは、n−GaNを、例えば10nm程度に成長することで形成される。中間層2cは形成しない場合もある。電子供給層は、i−AlGaNを形成するようにしても良い。
GaNの成長には、原料ガスとしてGa源であるトリメチルガリウム(TMGa)ガス及びアンモニア(NH3)ガスの混合ガスを用いる。AlGaNの成長には、原料ガスとしてトリメチルアルミニウム(TMAl)ガス、TMGaガス及びNH3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、TMAlガス、TMGaガスの供給の有無及び流量を適宜設定する。共通原料であるNH3ガスの流量は、100sccm〜10slm程度とする。また、成長圧力は50Torr〜300Torr程度、成長温度は1000℃〜1200℃程度とする。
AlGaN、GaNをn型として成長する際、即ち電子供給層2d(n−AlGaN)及びキャップ層2e(n−GaN)の形成には、n型不純物をAlGaN、GaNの原料ガスに添加する。ここでは、例えばSiを含む例えばシラン(SiH4)ガスを所定の流量で原料ガスに添加し、AlGaN、GaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度〜1×1020/cm3程度、例えば5×1018/cm3程度とする。
形成された化合物半導体積層構造2では、電子走行層2bの電子供給層2dとの界面(正確には、中間層2cとの界面。以下、GaN/AlGaN界面と記す。)には、GaNの格子定数とAlGaNの格子定数との差に起因した歪みによるピエゾ分極が生じる。このピエゾ分極の効果と、電子走行層2b及び電子供給層2dの自発分極の効果とが相俟って、GaN/AlGaN界面に高い電子濃度の2次元電子ガス(2DEG)が発生する。
続いて、図1(b)に示すように、化合物半導体積層構造2上にp型不純物の化合物層、ここではMgO層3を成膜する。
詳細には、化合物半導体積層構造2上に、例えば蒸着法によりMgOを50nm程度の厚みに堆積する。これにより、化合物半導体積層構造2上を覆うMgO層3が形成される。
続いて、図1(c)に示すように、MgO層3を加工する。
詳細には、MgO層3上にシリコン酸化物(SiO2)を形成し、リソグラフィーによりSiO2を加工して、MgO層3のゲート電極の形成予定部位に相当する部分を覆い、他の部分を開口するSiO2マスクを形成する。このSiO2マスクを用いて、MgO層3をウェットエッチングする。ウェットエッチングは、硫酸に浸漬させて行う。このウェットエッチングにより、MgO層3のSiO2マスクの開口から露出する部分がエッチング除去され、化合物半導体積層構造2上のゲート電極の形成予定部位にMgO層3が残存する。残存したMgO層3をMgO層3aとして図示する。このMgO層3aが後述するp型不純物であるMgの拡散源となる。
SiO2マスクは、ウェット処理又は灰化処理等により除去される。
MgOは、ウェットエッチングにより所望の加工が可能な材料である。本実施形態では、ドライエッチングを用いることなくウェットエッチングでMgO層3を加工する。そのため、化合物半導体積層構造2にエッチングダメージを与えることなく、所望形状のMgO層3aを得ることができる。
続いて、図2(a)に示すように、MgO層3aを覆う保護膜4を形成する。
詳細には、MgO層3aを覆うように、熱CVD法等により化合物半導体積層構造2上に例えばシリコン酸化物(SiO2)を100nm程度の厚みに堆積する。これにより、MgO層3aおよびキャップ層2eを覆う保護膜4が形成される。保護膜4は、GaN表面の保護のために形成される。
続いて、図2(b)に示すように、化合物半導体積層構造2にMg拡散領域5を形成する。
詳細には、保護膜4を介してMgO層3aを熱処理する。処理温度は900℃以上、例えば1100℃程度であり、処理時間は30分間程度である。この熱処理により、MgO層3aからp型不純物であるMgが下方の化合物半導体積層構造2に拡散する。この時、同時に酸素(O)も拡散する。Mg及びOは、化合物半導体積層構造2のMgO層3aに位置整合した範囲で、化合物半導体積層構造2の表面(キャップ2eの表面)からGaN/AlGaN界面の2DEGを含む部位まで拡散する。これにより、化合物半導体積層構造2の下方にMg及びOの拡散領域5(以下、記載を簡略化してMg拡散領域5とする)が形成される。Mg拡散領域5は、MgO層3aに位置整合する範囲で、キャップ2eの表面から電子走行層2bの2DEGを含む部位まで拡散したMg及びOが局在する領域である。Mg拡散領域5では、拡散したMgにより2DEGの一部(GaN/AlGaN界面に生成した2DEGのうち、MgO層3aに位置整合する部分)が打ち消されて消失する。
続いて、図2(c)に示すように、保護膜4及びMgO層3aを除去する。
ウェットエッチングにより、化合物半導体積層構造2上の保護膜4及びMgO層3aを除去する。化合物半導体積層構造2には、Mg拡散領域5が残存する。ウェットエッチングは、エッチング液としてフッ酸及び硫酸を用いることにより、それぞれ保護膜4及びMgO層3aをエッチング除去することができる。
続いて、図3(a)に示すように、素子分離構造6を形成する。図3(b)以降では、素子分離構造6の図示を省略する。
詳細には、化合物半導体積層構造2の素子分離領域に、例えばアルゴン(Ar)を注入する。これにより、化合物半導体積層構造2及びSiC基板1の表層部分に素子分離構造6が形成される。素子分離構造6により、化合物半導体積層構造2上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばSTI(Shallow Trench Isolation)法等既知の他の方法を用いて行っても良い。このとき、化合物半導体積層構造2のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図3(b)に示すように、キャップ層2eに電極形成用の開口2eA,2eBを形成する。
詳細には、先ず、化合物半導体積層構造2の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の各形成予定部位に相当する化合物半導体積層構造2の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層2dの表面が露出するまで、キャップ層2eをドライエッチングする。これにより、キャップ層2eには、電子供給層2dの表面のソース電極及びドレイン電極の各形成予定部位を露出する開口2eA,2eBが形成される。ドライエッチングには、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用いる。なお、開口2eA,2eBは、キャップ層2eの途中までエッチングして形成しても、また電子供給層2d以降の所定深さまでエッチングして形成しても良い。
レジストマスクは、ウェット処理又は灰化処理等により除去される。
続いて、図4(a)に示すように、ソース電極7及びドレイン電極8を形成する。
先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、開口2eA,2eBを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばTa/Alを、例えば蒸着法により開口2eA,2eB内を含むレジストマスク上に堆積する。Taの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTa/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において400℃〜1000℃程度の温度、例えば550℃程度で熱処理し、残存したTa/Alを電子供給層2dとオーミックコンタクトさせる。Ta/Alの電子供給層2dとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、キャップ層2eの開口2eA,2eBを電極材料の一部で埋め込むソース電極7及びドレイン電極8が形成される。
続いて、図4(b)に示すように、ゲート電極9を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、キャップ層2eのMg拡散領域5の表面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、Mg拡散領域5の表面を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、キャップ層2eのMg拡散領域5上にゲート電極9が形成される。
しかる後、ソース電極7、ドレイン電極8、ゲート電極9と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のAlGaN/GaN・HEMTが形成される。
以上説明したように、本実施形態では、MgO層3aをp型不純物であるMgの拡散源として用い、熱処理によるMgの拡散により、化合物半導体積層構造2におけるゲート電極9の下方の範囲に局在するMg拡散領域5を形成する。GaN/AlGaN界面の2DEGは、ゲート電極9に位置整合したMg拡散領域5のみで消失する。この構成により、ゲート電極9の直下におけるエネルギーバンドが押し上げられ、確実なノーマリオフ動作が実現する。
また、本実施形態では、MgO層3をエッチング加工してゲート電極の形成予定部位にMgO層3aを残す際に、ウェットエッチングを用いる。そのため、ドライエッチングを用いる場合のように、化合物半導体積層構造2にエッチングダメージを与えることがなく、高品質で信頼性の高いノーマリオフ型のAlGaN/GaN・HEMTが実現する。
(第2の実施形態)
本実施形態では、化合物半導体装置として、MIS(Metal-Insulator-Semiconductor)型のAlGaN/GaN・HEMTを開示する。
図5は、第2の実施形態によるMIS型のAlGaN/GaN・HEMTの製造方法の主要工程を示す概略断面図である。なお、第1の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
先ず、第1の実施形態と同様に、図1(a)〜図2(b)の諸工程を順次行う。図2(a)の工程により、化合物半導体積層構造2にMg拡散領域5が形成される。
続いて、図5(a)に示すように、保護膜4を除去する。
ウェットエッチングにより、化合物半導体積層構造2上の保護膜4を除去する。化合物半導体積層構造2には、Mg拡散領域5及びその上のMgO層3aが残存する。ウェットエッチングは、エッチング液としてフッ酸を用いることにより、MgO層3aを残して保護膜4のみをエッチング除去することができる。残存するMgO層3aは、後述のようにゲート絶縁膜として用いられる。
続いて、第1の実施形態と同様に、図3(a)〜図4(a)の諸工程を順次行う。図3(b)の工程により、化合物半導体積層構造2にソース電極7及びドレイン電極8が形成される。
続いて、図5(b)に示すように、ゲート電極9を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体積層構造2上に塗布し、MgO層3aの表面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばNi/Auを、例えば蒸着法により、MgO層3aの表面を露出させる開口内を含むレジストマスク上に堆積する。Niの厚みは30nm程度、Auの厚みは400nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したNi/Auを除去する。以上により、MgO層3a上にゲート電極9が形成される。MgO層3aはゲート絶縁膜として機能する。
なお、MgO層3は、第1の実施形態の図1(b)の工程では、50nm程度に形成される場合を例示している。本実施形態では、拡散源として用いられたMgO層3aが、ゲート絶縁膜としても用いられることから、その膜厚をゲート絶縁膜にも適した値、ここでは10nm程度〜100nm程度、例えば20nm程度に形成するようにしても良い。
しかる後、ソース電極7、ドレイン電極8、ゲート電極9と接続される配線の形成等の諸工程を経て、本実施形態によるMIS型のAlGaN/GaN・HEMTが形成される。
以上説明したように、本実施形態では、MgO層3aをp型不純物であるMgの拡散源として用い、熱処理によるMgの拡散により、化合物半導体積層構造2におけるゲート電極9の下方の範囲に局在するMg拡散領域5を形成する。Mg拡散領域5では、電子走行層2bの2DEGがゲート電極9に位置整合した範囲で消失する。この構成により、ゲート電極9の直下におけるエネルギーバンドが押し上げられ、確実なノーマリオフ動作が実現する。
また、本実施形態では、MgO層3をエッチング加工してゲート電極の形成予定部位にMgO層3aを残す際に、ウェットエッチングを用いる。そのため、ドライエッチングを用いる場合のように、化合物半導体積層構造2にエッチングダメージを与えることがなく、高品質で信頼性の高いノーマリオフ型のAlGaN/GaN・HEMTが実現する。
更に、本実施形態では、MgO層3aをMgの拡散源として用いた後に、MgO層3aを除去することなくゲート絶縁膜としても用いる。この構成により、ゲート絶縁膜を形成する工程が削減され、製造コストの低廉化が可能となる。
なお、ゲート絶縁膜の選択の幅を広げ、MgO層3aとは別個に所望のゲート絶縁膜を形成することもできる。この場合には、第1の実施形態の図1(a)〜図2(c)の諸工程を順次行って保護膜4と共にMgO層3aを除去した後、化合物半導体積層構造2上にゲート絶縁膜となる絶縁膜を形成する。ゲート絶縁膜上にゲート電極9が形成される。絶縁膜の材料としては、Al23、Alの窒化物又は酸窒化物が用いられる。それ以外にも、Si,Hf,Zr,Ti,Ta,Wの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
第1及び第2の実施形態では、p型不純物の拡散源としてMgOを用い、MgO層3を形成する場合を例示したが、これに限定されることなく、他のp型不純物の化合物を拡散源として形成しても良い。例えば、BeOをp型不純物の拡散源として用いることが考えられる。この場合、化合物半導体積層構造2上に堆積したBeO膜をゲート電極の形成予定部位に残すパターニングをし、熱処理により残存するBeO膜からBeを下方の化合物半導体積層構造2に拡散させる。Beは、化合物半導体積層構造2のBeO膜に位置整合した範囲で、化合物半導体積層構造2の表面(キャップ2eの表面)から電子走行層2bの2DEGを含む部位まで拡散する。これにより、Mg拡散領域5と同様に、化合物半導体積層構造2におけるゲート電極9の下方の範囲に局在するBe拡散領域を形成する。Be拡散領域では、電子走行層2bの2DEGがゲート電極9に位置整合した範囲で消失し、確実なノーマリオフ動作が実現する。
第1又は第2の実施形態によるAlGaN/GaN・HEMTは、いわゆるディスクリートパッケージに適用される。
このディスクリートパッケージでは、第1又は第2の実施形態によるAlGaN/GaN・HEMTのチップが搭載される。以下、第1又は第2の実施形態によるAlGaN/GaN・HEMTのチップ(以下、HEMTチップと言う)のディスクリートパッケージについて例示する。
HEMTチップの概略構成を図6に示す。
HEMTチップ100では、その表面に、上述したAlGaN/GaN・HEMTのトランジスタ領域101と、ドレイン電極が接続されたドレインパッド102と、ゲート電極が接続されたゲートパッド103と、ソース電極が接続されたソースパッド104とが設けられている。
図7は、ディスクリートパッケージを示す概略平面図である。
ディスクリートパッケージを作製するには、先ず、HEMTチップ100を、ハンダ等のダイアタッチ剤111を用いてリードフレーム112に固定する。リードフレーム112にはドレインリード112aが一体形成されており、ゲートリード112b及びソースリード112cがリードフレーム112と別体として離間して配置される。
続いて、Alワイヤ113を用いたボンディングにより、ドレインパッド102とドレインリード112a、ゲートパッド103とゲートリード112b、ソースパッド104とソースリード112cをそれぞれ電気的に接続する。
その後、モールド樹脂114を用いて、トランスファーモールド法によりHEMTチップ100を樹脂封止し、リードフレーム112を切り離す。以上により、ディスクリートパッケージが形成される。
(第3の実施形態)
本実施形態では、第1及び第2の実施形態のうちから選ばれた1種によるAlGaN/GaN・HEMTを備えたPFC(Power Factor Correction)回路を開示する。
図8は、PFC回路を示す結線図である。
PFC回路20は、スイッチ素子(トランジスタ)21と、ダイオード22と、チョークコイル23と、コンデンサ24,25と、ダイオードブリッジ26と、交流電源(AC)27とを備えて構成される。スイッチ素子21に、第1及び第2の実施形態のうちから選ばれた1種によるAlGaN/GaN・HEMTが適用される。
PFC回路20では、スイッチ素子21のドレイン電極と、ダイオード22のアノード端子及びチョークコイル23の一端子とが接続される。スイッチ素子21のソース電極と、コンデンサ24の一端子及びコンデンサ25の一端子とが接続される。コンデンサ24の他端子とチョークコイル23の他端子とが接続される。コンデンサ25の他端子とダイオード22のカソード端子とが接続される。コンデンサ24の両端子間には、ダイオードブリッジ26を介してAC27が接続される。コンデンサ25の両端子間には、直流電源(DC)が接続される。なお、スイッチ素子21には不図示のPFCコントローラが接続される。
本実施形態では、第1及び第2の実施形態から選ばれた1種によるAlGaN/GaN・HEMTをPFC回路20に適用する。これにより、信頼性の高いPFC回路30が実現する。
(第4の実施形態)
本実施形態では、第1及び第2の実施形態のうちから選ばれた1種によるAlGaN/GaN・HEMTを備えた電源装置を開示する。
図9は、第4の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路31及び低圧の二次側回路32と、一次側回路31と二次側回路32との間に配設されるトランス33とを備えて構成される。
一次側回路31は、第3の実施形態によるPFC回路20と、PFC回路20のコンデンサ25の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路30とを有している。フルブリッジインバータ回路30は、複数(ここでは4つ)のスイッチ素子34a,34b,34c,34dを備えて構成される。
二次側回路32は、複数(ここでは3つ)のスイッチ素子35a,35b,35cを備えて構成される。
本実施形態では、一次側回路31を構成するPFC回路が第3の実施形態によるPFC回路20であると共に、フルブリッジインバータ回路30のスイッチ素子34a,34b,34c,34dが、第1及び第2の実施形態のうちから選ばれた1種によるAlGaN/GaN・HEMTとされている。一方、二次側回路32のスイッチ素子35a,35b,35cは、シリコンを用いた通常のMIS・FETとされている。
本実施形態では、第3の実施形態によるPFC回路20と、第1及び第2の実施形態のうちから選ばれた1種によるAlGaN/GaN・HEMTとを、高圧回路である一次側回路31に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
(第5の実施形態)
本実施形態では、第1及び第2の実施形態のうちから選ばれた1種によるAlGaN/GaN・HEMTを備えた高周波増幅器を開示する。
図10は、第5の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路41と、ミキサー42a,42bと、パワーアンプ43とを備えて構成される。
ディジタル・プレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1及び第2の実施形態、変形例のうちから選ばれた1種によるAlGaN/GaN・HEMTを有している。なお図10では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタル・プレディストーション回路41に送出できる構成とされている。
本実施形態では、第1及び第2の実施形態のうちから選ばれた1種によるAlGaN/GaN・HEMTを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
(他の実施形態)
第1及び第2の実施形態では、化合物半導体装置としてAlGaN/GaN・HEMTを例示した。化合物半導体装置としては、AlGaN/GaN・HEMT以外にも、以下のようなHEMTに適用できる。
・その他の装置例1
本例では、化合物半導体装置として、InAlN/GaN・HEMTを開示する。
InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1及び第2の実施形態では、電子走行層がi−GaN、中間層がAlN、電子供給層がn−InAlN、キャップ層がn−GaNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。
本例によれば、上述したAlGaN/GaN・HEMTと同様に、化合物半導体積層構造にダメージを及ぼすことなく、確実なノーマリオフを実現する、信頼性の高いInAlN/GaN・HEMTが実現する。
・その他の装置例2
本例では、化合物半導体装置として、InAlGaN/GaN・HEMTを開示する。
GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1及び第2の実施形態では、電子走行層がi−GaN、中間層がi−InAlGaN、電子供給層がn−InAlGaN、キャップ層がn−GaNで形成される。
本例によれば、上述したAlGaN/GaN・HEMTと同様に、化合物半導体積層構造にダメージを及ぼすことなく、確実なノーマリオフを実現する、信頼性の高いInAlGaN/GaN・HEMTが実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
(付記1)化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した2次元電子ガスの一部を消失させる深さまでp型不純物が局在することを特徴とする化合物半導体装置。
(付記2)前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した2次元電子ガスの一部を消失させる深さまで前記p型不純物及び酸素が局在することを特徴とする化合物半導体装置。
(付記3)前記化合物半導体積層構造と前記電極との間に形成された絶縁膜を更に含むことを特徴とする付記1又は2に記載の化合物半導体装置。
(付記4)前記絶縁膜は、前記p型不純物の熱拡散源として用いられた、前記p型不純物の化合物層であることを特徴とする付記3に記載の化合物半導体装置。
(付記5)前記p型不純物は、Mg又はBeであることを特徴とする付記1〜4のいずれか1項に記載の化合物半導体装置。
(付記6)化合物半導体積層構造の上方における電極形成領域にp型不純物の化合物層を形成する工程と、
前記化合物層を熱処理し、前記化合物半導体積層構造に生成した2次元電子ガスの一部を消失させる深さまで、前記化合物層の前記p型不純物を拡散させる工程と
を含むことを特徴とする化合物半導体装置の製造方法。
(付記7)化合物半導体積層構造の上方を覆うように形成された前記化合物層をウェットエッチングして、前記化合物層を前記電極形成領域に残すことを特徴とする付記6に記載の化合物半導体装置の製造方法。
(付記8)前記化合物層を覆うように保護膜を形成し、前記化合物層が前記保護膜に覆われた状態で前記熱処理を行うことを特徴とする付記6又は7に記載の化合物半導体装置の製造方法。
(付記9)前記熱処理の後、前記化合物層を除去する工程と、
前記電極形成領域にゲート電極を形成する工程と
を更に含むことを特徴とする付記6〜8のいずれか1項に記載の化合物半導体装置の製造方法。
(付記10)前記熱処理の後、前記化合物層上にゲート電極を形成する工程を更に含むことを特徴とする付記6〜9のいずれか1項に記載の化合物半導体装置の製造方法。
(付記11)前記p型不純物は、Mg又はBeであることを特徴とする付記6〜10のいずれか1項に記載の化合物半導体装置の製造方法。
(付記12)変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源装置であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成された2次元電子ガスの一部を消失させる深さまでp型不純物が局在することを特徴とする電源装置。
(付記13)入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された電極と
を含み、
前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成された2次元電子ガスの一部を消失させる深さまでp型不純物が局在することを特徴とする高周波増幅器。
1 SiC基板
2 化合物半導体積層構造
2a 核形成層
2b 電子走行層
2c 中間層
2d 電子供給層
2e キャップ層
2eA,2eB 開口
3,3a MgO層
4 保護膜
5 Mg拡散領域
6 素子分離構造
7 ソース電極
8 ドレイン電極
9 ゲート絶縁膜
20 PFC回路
21,34a,34b,34c,34d,35a,35b,35c スイッチ素子
22 ダイオード
23 チョークコイル
24,25 コンデンサ
26 ダイオードブリッジ
30 フルブリッジインバータ回路
31 一次側回路
32 二次側回路
33 トランス
41 ディジタル・プレディストーション回路
42a,42b ミキサー
43 パワーアンプ
100 HEMTチップ
101 トランジスタ領域
102 ドレインパッド
103 ゲートパッド
104 ソースパッド
111 ダイアタッチ剤
112 リードフレーム
112a ドレインリード
112b ゲートリード
112c ソースリード
113 Alワイヤ
114 モールド樹脂

Claims (6)

  1. 化合物半導体積層構造と、
    前記化合物半導体積層構造の上方に形成された電極と
    前記化合物半導体積層構造と前記電極との間に形成された絶縁膜と、
    を含み、
    前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した2次元電子ガスの一部を消失させる深さまでp型不純物が局在しており、
    前記絶縁膜は、前記p型不純物の熱拡散源として用いられた、前記p型不純物の化合物層であることを特徴とする化合物半導体装置。
  2. 前記化合物半導体積層構造の前記電極に位置整合した下方の領域で、前記化合物半導体積層構造に生成した2次元電子ガスの一部を消失させる深さまで前記p型不純物及び酸素が局在することを特徴とする請求項1に記載の化合物半導体装置。
  3. 前記p型不純物は、Mg又はBeであることを特徴とする請求項1又は2に記載の化合物半導体装置。
  4. 化合物半導体積層構造の上方にMgO又はBeOからなるp型不純物の化合物層を形成する工程と、
    前記化合物層の一部をウェットエッチングして、前記化合物層を前記電極形成領域に残す工程と、
    前記化合物層を熱処理し、前記化合物半導体積層構造に生成した2次元電子ガスの一部を消失させる深さまで、前記化合物層の前記p型不純物を拡散させる工程と
    を含むことを特徴とする化合物半導体装置の製造方法。
  5. 前記化合物層を覆うように保護膜を形成し、前記化合物層が前記保護膜に覆われた状態で前記熱処理を行うことを特徴とする請求項に記載の化合物半導体装置の製造方法。
  6. 前記熱処理の後、前記化合物層を除去する工程と、
    前記電極形成領域にゲート電極を形成する工程と
    を更に含むことを特徴とする請求項4又は5に記載の化合物半導体装置の製造方法。
JP2012062708A 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法 Expired - Fee Related JP5902010B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012062708A JP5902010B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法
TW101148014A TWI492378B (zh) 2012-03-19 2012-12-18 化合物半導體裝置及其製造方法
US13/720,349 US20130242618A1 (en) 2012-03-19 2012-12-19 Compound semiconductor device and method for manufacturing the same
CN201210575487.7A CN103325822B (zh) 2012-03-19 2012-12-26 化合物半导体器件及其制造方法
KR1020120153423A KR101473534B1 (ko) 2012-03-19 2012-12-26 화합물 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062708A JP5902010B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013197305A JP2013197305A (ja) 2013-09-30
JP5902010B2 true JP5902010B2 (ja) 2016-04-13

Family

ID=49157450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012062708A Expired - Fee Related JP5902010B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20130242618A1 (ja)
JP (1) JP5902010B2 (ja)
KR (1) KR101473534B1 (ja)
CN (1) CN103325822B (ja)
TW (1) TWI492378B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
CN103794643B (zh) * 2014-01-22 2016-03-02 西安电子科技大学 一种基于槽栅高压器件及其制作方法
WO2015166572A1 (ja) * 2014-05-01 2015-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6308049B2 (ja) 2014-06-26 2018-04-11 株式会社デンソー 半導体装置の製造方法
FR3026558B1 (fr) * 2014-09-26 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'activation de dopants dans une couche semi-conductrice a base de gan
CN106549049B (zh) * 2015-09-17 2019-08-30 苏州能屋电子科技有限公司 一种电化学刻蚀p型氮化物实现增强型hemt的方法
JP6560117B2 (ja) * 2015-12-25 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2019155504A1 (ja) * 2018-02-06 2019-08-15 日産自動車株式会社 半導体装置
KR102060383B1 (ko) * 2018-02-23 2019-12-30 한국과학기술연구원 3족-5족 화합물 반도체 장치
CN108807530B (zh) * 2018-06-19 2021-02-09 深圳大学 异质结场效应晶体管及其制备方法
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US10630080B1 (en) * 2019-06-28 2020-04-21 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC Converter for high power density charging application
US11258270B2 (en) 2019-06-28 2022-02-22 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application
CN110911484B (zh) * 2019-11-22 2021-02-19 华南理工大学 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11881404B2 (en) 2020-02-11 2024-01-23 QROMIS, Inc. Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
TWI767219B (zh) * 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法
JP7534269B2 (ja) 2021-07-26 2024-08-14 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853018B2 (en) * 2001-07-19 2005-02-08 Sony Corporation Semiconductor device having a channel layer, first semiconductor layer, second semiconductor layer, and a conductive impurity region
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
JP5384029B2 (ja) * 2007-08-23 2014-01-08 日本碍子株式会社 Misゲート構造型のhemt素子およびmisゲート構造型のhemt素子の作製方法
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
JP4687742B2 (ja) * 2007-08-27 2011-05-25 株式会社デンソー 半導体装置の製造方法
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2010245465A (ja) * 2009-04-10 2010-10-28 Mitsubishi Electric Corp 窒化物系半導体レーザ及びその製造方法
JP2011204717A (ja) * 2010-03-24 2011-10-13 Sanken Electric Co Ltd 化合物半導体装置
US9299821B2 (en) * 2010-06-23 2016-03-29 Cornell University Gated III-V semiconductor structure and method

Also Published As

Publication number Publication date
US20130242618A1 (en) 2013-09-19
CN103325822A (zh) 2013-09-25
TWI492378B (zh) 2015-07-11
KR101473534B1 (ko) 2014-12-16
TW201340314A (zh) 2013-10-01
KR20130106263A (ko) 2013-09-27
JP2013197305A (ja) 2013-09-30
CN103325822B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
JP5902010B2 (ja) 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
JP6054621B2 (ja) 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
JP6014984B2 (ja) 半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2014072397A (ja) 化合物半導体装置及びその製造方法
JP2013207102A (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2017085062A (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2014090033A (ja) 化合物半導体装置及びその製造方法
JP6458495B2 (ja) 化合物半導体装置及びその製造方法
JP2013077630A (ja) 半導体装置及びその製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
JP2015012037A (ja) 半導体装置及びその製造方法
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160309

R150 Certificate of patent or registration of utility model

Ref document number: 5902010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees