TW201340314A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201340314A
TW201340314A TW101148014A TW101148014A TW201340314A TW 201340314 A TW201340314 A TW 201340314A TW 101148014 A TW101148014 A TW 101148014A TW 101148014 A TW101148014 A TW 101148014A TW 201340314 A TW201340314 A TW 201340314A
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
layer
semiconductor structure
laminated
semiconductor device
Prior art date
Application number
TW101148014A
Other languages
English (en)
Other versions
TWI492378B (zh
Inventor
Atsushi Yamada
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201340314A publication Critical patent/TW201340314A/zh
Application granted granted Critical
Publication of TWI492378B publication Critical patent/TWI492378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Abstract

AlGaN/GaN HEMT包含在SiC基板上的層壓式化合物半導體結構以及形成於該層壓式化合物半導體結構上的閘極電極，其中p型雜質(Mg)及氧(O)局限於該層壓式化合物半導體結構中與該閘極電極對齊的下區，至一深度以致於造成該層壓式化合物半導體結構中所產生的二維電子氣體部份消失。

Description

化合物半導體裝置及其製造方法
提及於本文的具體實施例係有關於化合物半導體裝置及其製造方法。
有人正在研究利用氮化物半導體的特性特徵(例如，高飽和電子速度、寬帶隙及其類似者)來應用氮化物半導體於高電壓電阻高輸出半導體裝置。例如，屬氮化物半導體之GaN的帶隙有3.4 eV，高於矽的帶隙(1.1 eV)以及GaAs的帶隙(1.4 eV)，因而有高崩潰電場強度(breakdown field strength)。因此，GaN有巨大潛力作為用於可得到高電壓操作及高輸出之電源供給器的半導體裝置之材料。
有許多報導由場效電晶體(特別是，高電子移動率電晶體(HEMT))作成使用氮化物半導體的裝置。例如，用GaN作為電子傳輸層以及AlGaN作為電子供給層的AlGaN/GaN HEMT為基於GaN之HEMT(GaN-HEMT)的注意焦點。在AlGaN/GaN HEMT中，由GaN與AlGaN之晶格常數差異所致的應變出現在AlGaN。由此應變導致之AlGaN 壓電極化及自發極化提供高濃度的二維電子氣體(2DEG)。因此，HEMT預料會使用於電動車及其類似者的高效率開關元件或高電壓電阻電力裝置。
專利文獻1：日本早期公開專利公告第2009-76845號
專利文獻2：日本早期公開專利公告第2007-19309號
氮化物半導體裝置需要可局部控制生成之2DEG數量的技術。例如，在HEMT的情形下，從所謂故障安全(fail-safe)的觀點看來，想要的是在電壓關掉時沒有電流流動的所謂常關操作。為此，需要設計在電壓關掉時可抑制2DEG在閘極電極下產生的數量。
實現用於常關操作之GaN HEMT的方法之一，已有人提出一種方法，其中係形成p型GaN層於電子供給層上以抵消在電子供給層中在p型GaN層下之一部份中的2DEG，藉此實現常關操作。在此方法中，係成長p型GaN於，例如，AlGaN的整個表面上以用作電子供給層。然後，乾蝕刻p型GaN以及留下將要形成閘極電極的部份，藉此形成p型GaN層。然後，形成閘極電極於p型GaN層上。
不過，就此情形而言，在成長p型GaN層時，p型GaN層的p型摻雜物擴散通過電子供給層遠到在電子供給層下面的電子傳輸層內。由於2DEG是在電子傳輸層與電子供給層的介面邊界(interfacial boundary)中產生，2DEG會因p型摻雜物擴散而整體消失。之後，即使 乾蝕刻及移除p型GaN同時留下形成閘極電極的部份，2DEG不會恢復，因為p型摻雜物會擴散到電子傳輸層內。
此外，出現在p型GaN之下半部中的電子供給層受苦於由p型GaN之乾蝕刻所致的蝕刻損傷。有此損傷會增加電子供給層的電阻以致2DEG的恢復更加困難。
基於上述問題，已做出描述於本文的具體實施例。因此，該等具體實施例的目標是要提供能夠實現可靠常關操作而不造成層壓式化合物半導體結構有任何損傷的高可靠性化合物半導體裝置，以及用於製造該化合物半導體裝置的方法。
半導體裝置的一個態樣包含層壓式化合物半導體結構以及形成於該層壓式化合物半導體結構上的電極，其中p型雜質局限於該層壓式化合物半導體結構中與該電極對齊的區域，至一深度以致於造成該層壓式化合物半導體結構中所產生的二維電子氣體部份消失。
半導體裝置之製造方法的一個態樣包括：在層壓式化合物半導體結構上，形成經p型雜質摻雜之化合物層於將會形成電極的區域中；以及熱處理該化合物層以使該化合物層的該p型雜質擴散至一深度以致於造成該層壓式化合物半導體結構中所產生的二維電子氣體部份消失。
1‧‧‧半絕緣SiC基板
2‧‧‧層壓式化合物半導體結構
2a‧‧‧成核層
2b‧‧‧電子傳輸層
2c‧‧‧中間層(間隔體層)
2d‧‧‧電子供給層
2e‧‧‧蓋層
2DEG‧‧‧二維電子氣體
2eA、2eB‧‧‧開口
3、3a‧‧‧MgO層
4‧‧‧保護膜
5‧‧‧鎂擴散區
6‧‧‧元素隔離結構
7‧‧‧源極電極
8‧‧‧汲極電極
9‧‧‧閘極電極
20‧‧‧PFC電路
21‧‧‧開關元件(電晶體)
22‧‧‧二極體
23‧‧‧抗流線圈
24、25‧‧‧電容器
26‧‧‧橋式二極體
27‧‧‧交流電源供應器(AC)
30‧‧‧高可靠性PFC電路
31‧‧‧高電壓一次側電路
32‧‧‧低電壓二次側電路
33‧‧‧變壓器
34a至34d‧‧‧開關元件
35a至35c‧‧‧開關元件
41‧‧‧數位預失真電路
42a、42b‧‧‧混波器
43‧‧‧功率放大器
50‧‧‧PFC電路
100‧‧‧HEMT晶片
101‧‧‧電晶體區域
102‧‧‧汲極焊墊
103‧‧‧閘極焊墊
104‧‧‧源極焊墊
111‧‧‧晶粒黏著劑
112‧‧‧導線架
112a‧‧‧汲極引線
112b‧‧‧閘極引線
112c‧‧‧源極引線
113‧‧‧鋁線
114‧‧‧模塑樹脂
第1A圖至第1C圖的示意橫截面圖根據第一具體實施例圖示AlGaN/GaN HEMT之製造方法的步驟順序；第2A圖至第2C圖的示意橫截面圖根據第一具體實施例圖示AlGaN/GaN HEMT之製造方法在第1圖步驟之後的步驟順序；第3A圖及第3B圖的示意橫截面圖根據第一具體實施例圖示AlGaN/GaN HEMT之製造方法在第2圖步驟之後的步驟順序；第4A圖及第4B圖的示意橫截面圖根據第一具體實施例圖示AlGaN/GaN HEMT之製造方法在第3圖步驟之後的步驟順序；第5A圖及第5B圖的示意橫截面圖根據第二具體實施例圖示AlGaN/GaN HEMT之製造方法的主要步驟；第6圖的示意平面圖根據第一或第二具體實施例圖示使用AlGaN/GaN HEMT的HEMT晶片；第7圖的示意平面圖根據第一或第二具體實施例圖示使用AlGaN/GaN HEMT之HEMT晶片的離散封裝件；第8圖根據第三具體實施例圖示PFC電路的連接線路圖；第9圖的連接線路圖根據第四具體實施例圖示電源供應器單元的示意組態；以及第10圖的連接線路圖根據第五具體實施例圖示高頻放大器的示意組態。
以下，用附圖詳述該等具體實施例。在下述具體實施例中，會一起描述每個化合物半導體裝置的組態以及用於製造該化合物半導體裝置的方法。
應注意，為了便於圖解說明，在以下所引用的附圖中，有些組件不是以相對正確的尺寸及厚度圖示。
(第一具體實施例)
本具體實施例揭示為化合物半導體裝置的蕭特基型AlGaN/GaN HEMT。
第1圖至第4圖的示意橫截面圖根據第一具體實施例圖示蕭特基型AlGaN/GaN HEMT之製造方法的步驟順序。
首先，如第1A圖所示，形成層壓式化合物半導體結構2，例如，於用作供成長用之基板的半絕緣SiC基板1上。至於供成長用之基板，可使用藍寶石基板、GaAs基板、Si基板、GaN基板或其類似者，而不是SiC基板。此外，基板的傳導性可為任何類型，不論半絕緣還是導電型。
層壓式化合物半導體結構2包含成核層(nucleation layer)2a、電子傳輸層2b、中間層(間隔體層)2c、電子供給層2d、以及蓋層2e。
特別是，下述各個化合物半導體都是例如用金屬有機氣相磊晶(MOVPE)方法成長於SiC基板1上。分子束磊晶(MBE)方法或其類似者可用來取代MOVPE方 法。
在SiC基板1上，依序成長各個化合物半導體分別用作成核層2a、電子傳輸層2b、中間層2c、電子供給層2d及蓋層2e。成核層2a的形成係藉由成長例如厚度約0.1微米的AlN。電子傳輸層2b的形成係藉由成長例如厚度約3微米的i(故意不摻雜)-GaN。中間層2c的形成係藉由成長例如厚度約5奈米的i-AlGaN。電子供給層2d的形成係藉由成長例如厚度約30奈米的n-AlGaN。蓋層2e的形成係藉由成長例如厚度約10奈米的n-GaN。在某些情形下，不形成中間層2c。電子供給層可由i-AlGaN形成。
為了成長GaN，由鎵來源之三甲基鎵(TMGa)氣體及氨(NH3)氣體組成的混合氣體用作原料氣體。為了成長AlGaN，由三甲基鋁(TMAl)氣體、TMGa氣體及NH3氣體組成的混合氣體用作原料氣體。不論決定供給TMAl氣體及/或TMGa氣體以及酌情設定氣體的流率，都根據待成長的化合物半導體層。屬常用原料之NH3氣體的流率大約設定為100立方公分/分鐘(sccm)至10公升/分鐘(slm)。此外，成長壓力設定為大約50托至300托，以及成長溫度設定大約為1000℃至1200℃。
當AlGaN及GaN成長為n型半導體時，亦即，在形成電子供給層2d(n-AlGaN)及蓋層2e(n-GaN)時，添加n型雜質至AlGaN與GaN的原料氣體。在此，例如，以預定流率添加含矽矽烷(SiH4)氣體至原料氣體，藉此用矽摻雜GaN及AlGaN。矽的摻雜濃度設定為大約1×1018/cm3 至1×1020/cm3，例如，約5×1018/cm3。
在如此形成的層壓式化合物半導體結構2中，由應變(GaN與AlGaN之晶格常數差異所致)造成的壓電極化發生在電子傳輸層2b與電子供給層2d的介面邊界(確切地說，與中間層2c的介面邊界，以下會被描述成GaN/AlGaN介面)。此壓電極化的效果，以及電子傳輸層2b與電子供給層2d的自發極化效果，導致GaN/AlGaN介面中有高電子濃度的二維電子氣體(2DEG)。
隨後，如第1B圖所示，經p型雜質摻雜之化合物層(在此，為MgO層3)在層壓式化合物半導體結構2上形成薄膜。
特別是，例如，用蒸發方法沉積厚約50奈米的MgO於層壓式化合物半導體結構2上。此製程形成覆蓋層壓式化合物半導體結構2的MgO層3。
隨後，如第1C圖所示，加工該MgO層3。
特別是，形成氧化矽(SiO2)於MgO層3上以及用微影術加工氧化矽以形成覆蓋MgO層3中待形成閘極電極之部份的氧化矽遮罩(SiO2 mask)，以及開放MgO層3的其餘部份。使用此SiO2遮罩，濕蝕刻MgO層3。以浸入硫酸製造裝置的方式進行濕蝕刻。此濕蝕刻移除MgO層3中暴露在SiO2遮罩之開口外的部份，藉此造成MgO層3留在層壓式化合物半導體結構2中待形成閘極電極的部份中。其餘MgO層3以MgO層3a圖示。此MgO層3a用作屬p型雜質之鎂的後述擴散源。
該SiO2遮罩是用濕式加工、灰化處理(ashing treatment)或其類似者移除。
MgO為可濕蝕刻以對它鋪設所欲加工的材料。在本具體實施例中，MgO層3是用濕蝕刻加工而不是乾蝕刻。因此，有可得到所欲形狀的MgO層3a而對於層壓式化合物半導體結構2不會造成任何蝕刻損傷。
隨後，如第2A圖所示，形成用於覆蓋MgO層3a的保護膜4。
特別是，例如，用熱CVD方法或其類似者沉積厚約100奈米的氧化矽(SiO2)於層壓式化合物半導體結構2上，以便覆蓋MgO層3a。此製程形成覆蓋MgO層3a及蓋層2e的保護膜4。形成保護膜4是為了保護GaN的表面。
隨後，如第2B圖所示，在層壓式化合物半導體結構2中形成鎂擴散區5。
特別是，通過保護膜4熱處理MgO層3a。熱處理的溫度為900℃或更高，例如約1100℃，以及熱處理時間約有30分鐘。此熱處理造成屬p型雜質的鎂由MgO層3a擴散到層壓式化合物半導體結構2中在MgO層3a下面的部份。氧(O)在此時也擴散。鎂及氧在層壓式化合物半導體結構2與MgO層3a對齊的範圍內由層壓式化合物半導體結構2的表面(蓋層2e的表面)擴散到在GaN/AlGaN介面含有2DEG的部份。此製程形成在層壓式化合物半導體結構2下面由鎂及氧組成的擴散區5(以下，簡單描述為鎂 擴散區5)。鎂擴散區5是擴散的鎂及氧由蓋層2e之表面局限至電子傳輸層2b中含有2DEG之部份的地方，它是在層壓式化合物半導體結構2與MgO層3a對齊的範圍內。在鎂擴散區5中，部份2DEG(在形成於與MgO層3a對齊之GaN/AlGaN介面的部份中，有2DEG的一部份)被擴散鎂抵消而因此消失。
隨後，如第2C圖所示，移除保護膜4及MgO層3a。
用濕蝕刻移除層壓式化合物半導體結構2上的保護膜4及MgO層3a。鎂擴散區5留在層壓式化合物半導體結構2中。濕蝕刻時，各自使用作為蝕刻劑的氫氟酸及硫酸，可蝕刻去除保護膜4及MgO層3a。
隨後，如第3A圖所示，形成元素隔離結構6。第3B圖及後續附圖將排除元素隔離結構6的圖示。
特別是，例如，植入氬(Ar)至層壓式化合物半導體結構2的元素隔離區。此製程形成元素隔離結構6於層壓式化合物半導體結構2及SiC基板1的表面層部份中。因此，元素隔離結構6定義層壓式化合物半導體結構2上的主動區。
應注意，元素隔離可用另一習知方法完成，例如，STI(淺溝槽隔離)法，而不是上述植入法。此時，例如，使用氯基蝕刻氣體於層壓式化合物半導體結構2的乾蝕刻。
隨後，如第3B圖所示，在蓋層2e中形成用 以形成電極的開口2eA及2eB。
特別是，首先塗佈阻劑於層壓式化合物半導體結構2的表面上。然後，用微影術加工該阻劑以形成開口以暴露層壓式化合物半導體結構2中待形成源極及汲極的表面部份。此製程形成有上述開口的阻劑遮罩。
使用此阻劑遮罩，乾蝕刻蓋層2e直到電子供給層2d的表面露出。此製程在蓋層2e中形成開口2eA及2eB以暴露電子供給層2d中待形成源極及汲極的表面部份。在乾蝕刻時，惰性氣體(例如，氬)及氯基氣體(例如，Cl2)用來作為蝕刻氣體。應注意，開口2eA及2eB的形成可藉由部份穿過地蝕刻蓋層2e或藉由蝕刻層壓式化合物半導體結構2到超出電子供給層2d有一預定深度而達成。
該阻劑遮罩用濕式處理、灰化處理或其類似者移除。
隨後，如第4A圖所示，形成源極7及汲極8。
首先，形成用以形成源極及汲極電極的阻劑遮罩。在此，例如，使用適用於蒸發方法及剝離方法(liftoff mehtod)的屋簷結構兩層式阻劑(eaves-structured two-layer resist)。此阻劑係塗上層壓式化合物半導體結構2以形成開口來暴露其中的開口2eA及2eB。此製程形成有上述開口的阻劑遮罩。
使用此阻劑遮罩，例如，用蒸發方法，沉積作為電極材料的鉭及鋁於阻劑遮罩上，包括開口2eA及 2eB的內部。鉭的厚度大約設定為20奈米，以及鋁的厚度大約設定為200奈米。阻劑遮罩以及沉積於其上的鉭及鋁用剝離方法移除。之後，例如，在氮氣環境中以400℃至1000℃的溫度(例如，約550℃)熱處理SiC基板1，藉此造成剩餘的鉭及鋁與電子供給層2d歐姆接觸。可能不需要熱處理，只要可得到鉭及鋁與電子供給層2d的歐姆接觸。此製程形成源極電極7及汲極電極8，其中開口2eA及2eB係填滿電極材料的一部份。
隨後，如第4B圖所示，形成閘極電極9。
特別是，首先形成用以形成閘極電極的阻劑遮罩。在此，例如，使用適用於蒸發方法及剝離方法的屋簷結構兩層式阻劑。此阻劑係塗上層壓式化合物半導體結構2以形成開口來暴露蓋層2e之鎂擴散區5的表面。此製程形成有上述開口的阻劑遮罩。
使用此阻劑遮罩，例如，用蒸發方法，沉積例如作為電極材料的鎳及金於阻劑遮罩上，包括開口的內部，以暴露鎂擴散區5的表面。鎳的厚度設定為大約30奈米，以及金的厚度設定為大約400奈米。阻劑遮罩與沉積於其上的鎳及金用剝離方法移除。此製程在蓋層2e的鎂擴散區5上形成閘極電極9。
之後，根據本具體實施例的蕭特基型AlGaN/GaN HEMT在經歷數個步驟之後形成，包括形成連接源極電極7、汲極電極8及閘極電極9之線路的步驟。
如前述，在本具體實施例中，MgO層3a用 來作為屬p型雜質之鎂的擴散源。鎂用熱處理擴散以形成在層壓式化合物半導體結構2中局限於在閘極電極9下面之區域的鎂擴散區5。GaN/AlGaN介面中，只有在鎂擴散區5中與閘極電極9對齊的部份之中的2DEG消失。此組態推高在閘極電極9正下方的能帶(energy band)，藉此實現可靠的常關操作。
此外，在本具體實施例中，在用蝕刻加工MgO層3以在MgO層3中待形成閘極電極的部份留下MgO層3a時，使用濕蝕刻。因此，與使用乾蝕刻的情形不同的是，這不會造成層壓式化合物半導體結構2的蝕刻損傷。因此，本具體實施例可實現高品質高可靠性的常關AlGaN/GaN HEMT。
(第二具體實施例)
本具體實施例揭示為化合物半導體裝置的MIS(金屬-絕緣體-半導體)型AlGaN/GaN HEMT。
第5A圖與第5B圖的示意橫截面圖根據第二具體實施例圖示MIS型AlGaN/GaN HEMT之製造方法的主要步驟。應注意，與第一具體實施例相同或類似的組件用相同的元件符號及字母表示而且不再詳述。
首先，依序用與第一具體實施例相同的方式進行第1A至2B圖的步驟。第2A圖的步驟在層壓式化合物半導體結構2中形成鎂擴散區5。
隨後，如第5A圖所示，移除保護膜4。
特別是，用濕蝕刻移除保護膜4在層壓式化 合物半導體結構2上的部份。鎂擴散區5及其上的MgO層3a留在層壓式化合物半導體結構2中。用濕蝕刻，使用作為蝕刻液的氫氟酸可以只移除保護膜4，同時留下MgO層3a。其餘的MgO層3a用來作為如以下所述的閘極絕緣膜。
隨後，依序用與第一具體實施例相同的方式進行第3A至4A圖的步驟。第3B圖的步驟在層壓式化合物半導體結構2中形成源極電極7及汲極電極8。
隨後，如第5B圖所示，形成閘極電極9。
特別是，首先，形成用於該閘極電極的阻劑遮罩。在此，例如，使用適用於蒸發方法及剝離方法的屋簷結構兩層式阻劑。將此阻劑塗在層壓式化合物半導體結構2上以形成可暴露其中之MgO層3a表面的開口。此製程形成有上述開口的阻劑遮罩。
使用此阻劑遮罩，例如，用蒸發方法，沉積作為電極材料的例如鎳及金於阻劑遮罩上，包括開口的內部，以暴露其中的MgO層3a之表面。鎳的厚度設定為大約30奈米，以及金的厚度設定為大約400奈米。阻劑遮罩與沉積於其上的鎳及金用剝離方法移除。此製程形成閘極電極9於MgO層3a上。MgO層3a作用為閘極絕緣膜。
應注意，第一具體實施例已描述在第1B圖之步驟形成厚約50奈米之MgO層3的例子。不過，在本具體實施例中，用作擴散源的MgO層3a也用來作為閘極絕緣膜。因此，MgO層3可形成有最適合閘極絕緣膜的厚度，亦即，約10奈米至100奈米的厚度，例如，約20奈 米。
之後，根據本具體實施例的MIS型AlGaN/GaN HEMT在經歷數個步驟之後形成，包括形成連接源極電極7、汲極電極8及閘極電極9之線路的步驟。
如前述，在本具體實施例中，MgO層3a係用來作為屬p型雜質之鎂的擴散源。鎂用熱處理擴散以形成在層壓式化合物半導體結構2中局限於在閘極電極9下面之區域的鎂擴散區5。在鎂擴散區5中，電子傳輸層2b的2DEG在層壓式化合物半導體結構2中與閘極電極9對齊的範圍內消失。此組態推高在閘極電極9正下方的能帶，藉此實現可靠的常關操作。
此外，在本具體實施例中，在用蝕刻加工MgO層3以在MgO層3中待形成閘極電極的部份留下MgO層3a時，使用濕蝕刻。因此，與使用乾蝕刻的情形不同的是，這不會造成層壓式化合物半導體結構2的蝕刻損傷。因此，本具體實施例可實現高品質高可靠性的常關AlGaN/GaN HEMT。
另外，在本具體實施例中，在MgO層3a用來作為鎂的擴散源後，MgO層3a也不被移除而用作閘極絕緣膜。此組態排除形成閘極絕緣膜的步驟而可減少製造成本。
應注意，可擴展閘極絕緣膜的選項範圍以形成與MgO層3a分離的所欲閘極絕緣膜。就此情形而言，在依序進行第一具體實施例之第1A圖至第2C圖的步驟以 及移除MgO層3a與保護膜4後，形成可用作閘極絕緣膜的絕緣膜於層壓式化合物半導體結構2上。形成閘極電極9於閘極絕緣膜上。絕緣膜的材料係使用Al2O3或鋁的氮化物或氮氧化物。除了這些材料以外，可使用矽、鉿、鋯、鈦、鉭或鎢的氧化物、氮化物或氮氧化物。或者，可根據需要由該等選項選定材料而沉積成多層，藉此形成閘極絕緣膜。
第一及第二具體實施例已描述MgO用作p型雜質之擴散源以形成MgO層3的例子。不過，擴散源不受限於MgO。或者，可形成另一p型雜質化合物作為擴散源。例如，可想到使用氧化鈹(BeO)作為p型雜質的擴散源。就此情形而言，圖案化沉積於層壓式化合物半導體結構2上的氧化鈹膜以便在層壓式化合物半導體結構2中待形成閘極電極的部份中留下氧化鈹膜。然後，鈹用熱處理由其餘氧化鈹膜擴散至在底下的層壓式化合物半導體結構2。在層壓式化合物半導體結構2與彼之氧化鈹膜對齊的範圍內，鈹由表面(蓋層2e的表面)擴散至層壓式化合物半導體結構2中含有電子傳輸層2b之2DEG的部份。用與形成鎂擴散區5一樣的方式，此製程形成在層壓式化合物半導體結構2上局限於閘極電極9下面之區域的鈹擴散區。在鈹擴散區中，電子傳輸層2b的2DEG在層壓式化合物半導體結構2中與閘極電極9對齊的範圍內消失，藉此實現可靠的常關操作。
根據第一或第二具體實施例的AlGaN/GaN HEMT係應用於所謂的離散封裝件。
根據第一或第二具體實施例之AlGaN/GaN HEMT的晶片係裝在此離散封裝件上。以下，會舉例描述第一或第二具體實施例之AlGaN/GaN HEMT之晶片(以下，被稱作HEMT晶片)的離散封裝件。
第6圖圖示HEMT晶片的示意組態。
上述AlGaN/GaN HEMT的電晶體區域101，連接至汲極電極的汲極焊墊102，連接至閘極電極的閘極焊墊103，以及連接至源極電極的源極焊墊104都設於HEMT晶片100的表面上。
第7圖的示意平面圖圖示該離散封裝件。
為了製造該離散封裝件，首先用晶粒黏著劑(die attach agent)111(例如，焊錫)固定HEMT晶片100至導線架112。汲極引線112a與導線架112整體成形，以及安排與導線架112分開及遠離的閘極引線112b及源極引線112c。
隨後，用使用鋁線113的焊接法，各自使汲極焊墊102與汲極引線112a，閘極焊墊103與閘極引線112b，以及源極焊墊104與源極引線112c相互電性連接。
之後，用使用模塑樹脂(molding resin)114的轉移成型法(transfer molding method)，樹脂密封HEMT晶片100，以及切下導線架112。此製程形成該離散封裝件。
(第三具體實施例)
本具體實施例揭示一種設有選自第一及第 二具體實施例之一種AlGaN/GaN HEMT的PFC(功率因子修正)電路。
第8圖圖示PFC電路的連接線路圖。
PFC電路20設有開關元件(電晶體)21、二極體22、抗流線圈(choke coil)23、電容器24、25、橋式二極體(diode bridge)26，以及交流電源供應器(AC)27。選自第一及第二具體實施例之一種AlGaN/GaN HEMT係應用於開關元件21。
在PFC電路20中，開關元件21的汲極電極連接至二極體22的陽極端子以及抗流線圈23的一個端子。開關元件21的源極電極連接至電容器24的一個端子以及電容器25的一個端子。電容器24的另一端子以及抗流線圈23的另一端子相互連接。電容器25的另一端子與二極體22的陰極端子相互連接。AC27通過橋式二極體26連接於電容器24的兩個端子之間。直流電源(DC)連接於電容器25的兩個端子之間。應注意，未圖示的PFC控制器係連接至開關元件21。
在本具體實施例中，選自第一及第二具體實施例的一種AlGaN/GaN HEMT係應用於PFC電路20。此組態實現高可靠性的PFC電路30。
(第四具體實施例)
本具體實施例揭示一種設有選自第一及第二具體實施例之一種AlGaN/GaN HEMT的電源供應器單元。
第9圖的連接線路圖根據第四具體實施例圖示電源供應器單元的示意組態。
根據本具體實施例的電源供應器單元設有高電壓一次側電路31，低電壓二次側電路32，以及配置於一次側電路31、二次側電路32之間的變壓器33。
一次側電路31包含根據第三具體實施例的PFC電路20，以及換流器電路，例如，連接於PFC電路50之電容器25的兩個端子之間的全橋式換流器電路30。全橋式換流器電路30設有複數個(在此為4個)開關元件34a、34b、34c及34d。
二次側電路32設有複數個(在此為3個)開關元件35a、35b及35c。
在本具體實施例中，規定構成一次側電路31的PFC電路作為根據第三具體實施例的PFC電路20，以及規定全橋式換流器電路30的開關元件34a、34b、34c及34d作為選自第一及第二具體實施例的一種AlGaN/GaN HEMT。另一方面，規定二次側電路32的開關元件35a、35b及35c作為使用矽的正規MIS FET。
在本具體實施例中，根據第三具體實施例的PFC電路20以及選自第一及第二具體實施例的一種AlGaN/GaN HEMT係應用於為高電壓電路的一次側電路31。此組態實現高可靠性的高輸出電源供應器單元。
(第五具體實施例)
本具體實施例揭示一種設有選自第一及第 二具體實施例之一種AlGaN/GaN HEMT的高頻放大器。
第10圖的連接線路圖根據第五具體實施例圖示高頻放大器的示意組態。
根據本具體實施例的高頻放大器設有數位預失真電路41、混波器42a及42b、以及功率放大器43。
數位預失真電路41補償輸入訊號的非線性失真。混波器42a混合非線性失真已予補償的輸入訊號與交流訊號。功率放大器43放大與交流訊號混合的輸入訊號，以及包含選自第一及第二具體實施例的一種AlGaN/GaN HEMT。應注意，在第10圖中，高頻電路係經組態成能夠用混波器42b混合輸出側訊號與交流訊號以及例如，藉由切換操作，送出混合訊號至數位預失真電路41。
在本具體實施例中，選自第一及第二具體實施例的一種AlGaN/GaN HEMT係應用於該高頻放大器。此組態實現高可靠性的耐高電壓高頻放大器。
(其他具體實施例)
在第一及第二具體實施例中，例如，已描述作為化合物半導體裝置的AlGaN/GaN HEMT。作為化合物半導體裝置，除了AlGaN/GaN HEMT以外，該等具體實施例也可應用於以下所述的HEMT。
其他裝置的實施例1
本實施例揭示作為化合物半導體裝置的InAlN/GaN HEMT。
InAlN與GaN為化合物半導體，用組合物可 使它們的晶格常數彼此近似。就此情形而言，在上述第一及第二具體實施例中，電子傳輸層、中間層、電子供給層及蓋層各自由i-GaN、AlN、n-InAlN及n-GaN形成。此外，二維電子氣體主要是藉由InAlN的自發極化來產生，因為壓電極化在此情形下難以發生。
根據本實施例，如同上述AlGaN/GaN HEMT，可實現高可靠性InAlN/GaN HEMT，其係能夠實現可靠的常關操作而對於層壓式化合物半導體結構不會造成任何損傷。
其他裝置的實施例2
本實施例揭示作為化合物半導體裝置的InAlGaN/GaN HEMT。
GaN與InAlGaN為化合物半導體，其中用組合物可使GaN的晶格常數小於InAlGaN的晶格常數。就此情形而言，在上述第一及第二具體實施例中，電子傳輸層、中間層、電子供給層及蓋層各自由i-GaN、i-InAlGaN、n-InAlGaN及n-GaN形成。
根據本實施例，如同上述AlGaN/GaN HEMT，可實現高可靠性InAlN/GaN HEMT，其係能夠實現可靠的常關操作而對於層壓式化合物半導體結構不會造成任何損傷。
根據該等具體實施例的上述各個方面，可實現能夠實現可靠常關操作而對於層壓式化合物半導體結構不會造成任何損傷的高可靠性化合物半導體裝置。
理由：須用整個圖式[第4A圖及第4B圖]才能顯示完整技術特徵。
1‧‧‧半絕緣SiC基板
2‧‧‧層壓式化合物半導體結構
2a‧‧‧成核層
2b‧‧‧電子傳輸層
2c‧‧‧中間層(間隔體層)
2d‧‧‧電子供給層
2e‧‧‧蓋層
2eA、2eB‧‧‧開口
2DEG‧‧‧二維電子氣體
5‧‧‧鎂擴散區
7‧‧‧源極電極
8‧‧‧汲極電極
9‧‧‧閘極電極

Claims (10)

  1. 一種化合物半導體裝置，其係包含：層壓式化合物半導體結構；以及形成於該層壓式化合物半導體結構上的電極，其中p型雜質局限於該層壓式化合物半導體結構中與該電極對齊的下區，至一深度以致於造成該層壓式化合物半導體結構中所產生的二維電子氣體部份消失。
  2. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該p型雜質及氧局限於該層壓式化合物半導體結構中與該電極對齊的該下區，至一深度以致於造成該層壓式化合物半導體結構中所產生的二維電子氣體部份消失。
  3. 如申請專利範圍第1項或第2項所述之化合物半導體裝置，復包含形成於該層壓式化合物半導體結構與該電極之間的絕緣膜。
  4. 如申請專利範圍第3項所述之化合物半導體裝置，其中，該絕緣膜為該p型雜質的化合物層，其係用作該p型雜質的熱擴散源。
  5. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該p型雜質為鎂與鈹中之一者。
  6. 一種製造化合物半導體裝置的方法，該方法包含下列步驟：在層壓式化合物半導體結構上，形成經p型雜質 摻雜之化合物層於將會形成電極的區域中；以及熱處理該化合物層以使該化合物層的該p型雜質擴散至一深度以致於造成該層壓式化合物半導體結構中所產生的二維電子氣體部份消失。
  7. 如申請專利範圍第6項所述之用於製造化合物半導體裝置的方法，其中，經形成為覆蓋該層壓式化合物半導體結構之上部的該化合物層係被濕蝕刻以在將會形成電極的區域中留下該化合物層。
  8. 如申請專利範圍第6項或第7項所述之用於製造化合物半導體裝置的方法，其中，形成保護膜以便覆蓋該化合物層，以及在該化合物層被該保護膜覆蓋下進行該熱處理。
  9. 如申請專利範圍第6項所述之用於製造化合物半導體裝置的方法，復包括：在該熱處理之後，移除該化合物層；以及在將會形成電極的區域中形成閘極電極。
  10. 如申請專利範圍第6項所述之用於製造化合物半導體裝置的方法，復包括：在該熱處理之後，形成閘極電極於該化合物層上。
TW101148014A 2012-03-19 2012-12-18 化合物半導體裝置及其製造方法 TWI492378B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062708A JP5902010B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201340314A true TW201340314A (zh) 2013-10-01
TWI492378B TWI492378B (zh) 2015-07-11

Family

ID=49157450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148014A TWI492378B (zh) 2012-03-19 2012-12-18 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20130242618A1 (zh)
JP (1) JP5902010B2 (zh)
KR (1) KR101473534B1 (zh)
CN (1) CN103325822B (zh)
TW (1) TWI492378B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
CN103794643B (zh) * 2014-01-22 2016-03-02 西安电子科技大学 一种基于槽栅高压器件及其制作方法
CN106233437A (zh) * 2014-05-01 2016-12-14 瑞萨电子株式会社 半导体器件及半导体器件的制造方法
JP6308049B2 (ja) 2014-06-26 2018-04-11 株式会社デンソー 半導体装置の製造方法
FR3026558B1 (fr) * 2014-09-26 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'activation de dopants dans une couche semi-conductrice a base de gan
CN106549049B (zh) * 2015-09-17 2019-08-30 苏州能屋电子科技有限公司 一种电化学刻蚀p型氮化物实现增强型hemt的方法
JP6560117B2 (ja) * 2015-12-25 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3751622A4 (en) * 2018-02-06 2021-05-26 Nissan Motor Co., Ltd. SEMICONDUCTOR DEVICE
KR102060383B1 (ko) * 2018-02-23 2019-12-30 한국과학기술연구원 3족-5족 화합물 반도체 장치
CN108807530B (zh) * 2018-06-19 2021-02-09 深圳大学 异质结场效应晶体管及其制备方法
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US10630080B1 (en) * 2019-06-28 2020-04-21 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC Converter for high power density charging application
US11258270B2 (en) 2019-06-28 2022-02-22 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application
CN110911484B (zh) * 2019-11-22 2021-02-19 华南理工大学 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11881404B2 (en) * 2020-02-11 2024-01-23 QROMIS, Inc. Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
TWI767219B (zh) * 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853018B2 (en) * 2001-07-19 2005-02-08 Sony Corporation Semiconductor device having a channel layer, first semiconductor layer, second semiconductor layer, and a conductive impurity region
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
JP5384029B2 (ja) * 2007-08-23 2014-01-08 日本碍子株式会社 Ｍｉｓゲート構造型のｈｅｍｔ素子およびｍｉｓゲート構造型のｈｅｍｔ素子の作製方法
JP4687742B2 (ja) * 2007-08-27 2011-05-25 株式会社デンソー 半導体装置の製造方法
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2010245465A (ja) * 2009-04-10 2010-10-28 Mitsubishi Electric Corp 窒化物系半導体レーザ及びその製造方法
JP2011204717A (ja) * 2010-03-24 2011-10-13 Sanken Electric Co Ltd 化合物半導体装置
CN102576727B (zh) * 2010-06-23 2016-01-27 康奈尔大学 门控iii-v半导体结构和方法

Also Published As

Publication number Publication date
US20130242618A1 (en) 2013-09-19
TWI492378B (zh) 2015-07-11
CN103325822A (zh) 2013-09-25
KR20130106263A (ko) 2013-09-27
CN103325822B (zh) 2016-03-30
JP5902010B2 (ja) 2016-04-13
JP2013197305A (ja) 2013-09-30
KR101473534B1 (ko) 2014-12-16

Similar Documents

Publication Publication Date Title
TWI492378B (zh) 化合物半導體裝置及其製造方法
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
TWI543366B (zh) 化合物半導體裝置及其製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP5895666B2 (ja) 化合物半導体装置及びその製造方法
KR101465306B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2018085414A (ja) 化合物半導体装置
JP6231730B2 (ja) 化合物半導体装置及びその製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
US9997612B2 (en) Compound semiconductor device and method of manufacturing the same
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP6304304B2 (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法