CN106549049B - 一种电化学刻蚀p型氮化物实现增强型hemt的方法 - Google Patents

一种电化学刻蚀p型氮化物实现增强型hemt的方法 Download PDF

Info

Publication number
CN106549049B
CN106549049B CN201510590876.0A CN201510590876A CN106549049B CN 106549049 B CN106549049 B CN 106549049B CN 201510590876 A CN201510590876 A CN 201510590876A CN 106549049 B CN106549049 B CN 106549049B
Authority
CN
China
Prior art keywords
etching
semiconductor layer
electrochemical
electrochemical etching
enhanced hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510590876.0A
Other languages
English (en)
Other versions
CN106549049A (zh
Inventor
张志利
张宝顺
蔡勇
潘革波
于国浩
付凯
孙世闯
宋亮
秦双娇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd filed Critical SUZHOU NENGWU ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201510590876.0A priority Critical patent/CN106549049B/zh
Publication of CN106549049A publication Critical patent/CN106549049A/zh
Application granted granted Critical
Publication of CN106549049B publication Critical patent/CN106549049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种电化学刻蚀实现增强型HEMT的方法,包括:提供刻蚀样品,其外延结构包括:主要第一、第二半导体层组成的异质结构,以及设置于第二半导体层上并能耗尽该异质结构导电沟道中二维电子气的第三半导体层,且第三半导体层的导电性高于第二半导体层;在第三半导体层上设置图形化刻蚀掩膜,并使第三半导体层上从刻蚀掩膜中露出的区域直接暴露于刻蚀溶液中,以及向第三半导体层提供设定强度的刻蚀电流,从而实现对第三半导体层的电化学刻蚀,使电化学刻蚀过程在除刻蚀掩膜覆盖区域的第三半导体层被完全刻蚀时自停止。由本发明可以有效实现增强型HEMT,且具有工艺简单,刻蚀自停止,重复性高,成本低廉,刻蚀损伤小,易于大规模生产等特点。

Description

一种电化学刻蚀P型氮化物实现增强型HEMT的方法
技术领域
本发明公开了一种半导体器件的制备方法,特别涉及一种通过电化学刻蚀P型氮化物半导体而实现增强型GaN高电子迁移率晶体管(HEMT)的方法,属于微电子工艺领域。
背景技术
HEMT器件是充分利用半导体的异质结构结构形成的二维电子气而制成的。与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比,由于Ⅲ族氮化物半导体压电极化和自发极化效应,在异质结构中(Heterostructure,例如AlGaN/GaN)能够形成高浓度的二维电子气。所以在使用Ⅲ族氮化物制成的HEMT器件中,势垒层一般不需要进行掺杂。另外,Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点,能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。
现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时,特别是作为功率开关器件时,增强型HEMT器件与耗尽型HEMT器件相比有助于提高系统的安全性、降低器件的损耗和简化设计电路。目前实现增强型HEMT主要的方法有薄的势垒层、凹栅结构、P型盖帽层和F处理等技术。但是每一种技术都存在自身的不足。其中,P型盖帽层技术不产生离子刻蚀对沟道电子的影响,所以具有较高的饱和电流,但是,常用的P型半导体(如P-AlGaN、P-GaN、P-InGaN等)在进行干法刻蚀的过程中(如Cl2等离子刻蚀),势垒层AlGaN与P型半导体具有很小的刻蚀选择比,所以很难控制将P型半导体完全刻蚀且使刻蚀停止在势垒层AlGaN表面。
发明内容
本发明的主要目的在于提出一种利用电化学刻蚀实现增强型HEMT的方法,以克服现有技术中的不足。
为实现前述发明目的,本发明采用的技术方案包括:
在一些实施方案之中提供了一种电化学刻蚀实现增强型HEMT的方法,其包括:
提供刻蚀样品,所述刻蚀样品的外延结构包括:主要由作为沟道层的第一半导层体和作为势垒层的第二半导体层组成的异质结构,以及,设置于所述第二半导体层上并能耗尽所述异质结构导电沟道中二维电子气的第三半导体层,且所述第三半导体层的导电性高于所述第二半导体层;
在所述第三半导体层上设置图形化刻蚀掩膜,并使所述第三半导体层上从所述刻蚀掩膜中露出的区域直接暴露于刻蚀溶液中,以及,向所述第三半导体层提供设定强度的刻蚀电流,从而实现对第三半导体层的电化学刻蚀,且使电化学刻蚀反应在除所述刻蚀掩膜覆盖区域的第三半导体层被完全刻蚀时自停止。
在一些实施方案之中,所述方法还可包括:在对所述刻蚀样品的第三半导体层进行电化学刻蚀时,还以至少能够激发所述第三半导体层中电子跃迁的光线直接照射所述第三半导体层上从所述刻蚀掩膜中露出的区域。
本发明通过电化学方法将HEMT器件中栅源和栅漏电极之间的P型半导体全部刻蚀,而保留了栅下的P型半导体,实现HEMT器件在零栅偏压的时候处于关断状态,达到由常开型HEMT器件向常关型HEMT器件的转变,即有效实现了增强型HEMT,既可以有效的控制损伤,避免或者减弱器件的迁移率由刻蚀损伤导致的降低,并且可以利用P型半导体与势垒层的导电性不同而实现刻蚀的自停止,特别是通过监测整个电化学刻蚀过程,特别是该过程中的电流强度变化,还可以有效提高制作器件制作的重复性。
总之,与现有技术相比,本发明的优点包括:采用了属于湿法刻蚀技术的电化学刻蚀工艺实现了增强型HEMT器件的制作,克服了采用现有的干法刻蚀P型半导体过程中等离子体会对器件造成损伤等缺陷,亦无需引入干法刻蚀过程中的有毒气体(如氯气等),同时刻蚀工艺简单,重复性好,刻蚀控制窗口大,成本低廉,易于进行大规模生产。
附图说明
图1是利用P型盖帽层实现增强型HEMT器件的局部结构示意图;
图2是本发明一典型实施方案中电化学方法刻蚀P型半导体样品的结构示意图;
图3是本发明一典型实施方案中采用电化学方法刻蚀P型半导体实现增强型HEMT的示意图;
附图标记说明:衬底1、氮化镓2、氮化铝3、势垒层4、P型半导体5、刻蚀掩膜6、电化学刻蚀电极7、二维电子气8、源电极9、漏电极10、栅电极11、电流表12、刻蚀电源13、容器14、刻蚀阴极15、刻蚀溶液16、紫外光17、光源18。
具体实施方式
本发明的一个方面提供了一种电化学刻蚀实现增强型HEMT的方法。
在一些实施例中,所述方法可以包括:
提供刻蚀样品(如下亦可简称样品),所述刻蚀样品的外延结构包括:主要由作为沟道层的第一半导层体和作为势垒层的第二半导体层组成的异质结构,以及,设置于所述第二半导体层上并能耗尽所述异质结构导电沟道中二维电子气的第三半导体层,且所述第三半导体层的导电性高于所述第二半导体层;
在所述第三半导体层上设置图形化刻蚀掩膜,并使所述第三半导体层上从所述刻蚀掩膜中露出的区域直接暴露于刻蚀溶液中,以及,向所述第三半导体层提供设定强度的刻蚀电流,从而实现对第三半导体层的电化学刻蚀,且使电化学刻蚀过程在除所述刻蚀掩膜覆盖区域的第三半导体层被完全刻蚀时自停止。
在前述的实施例中,在电化学刻蚀完成后,余留于所述刻蚀掩膜覆盖区域的第三半导体层亦即分布于栅电极下方的第三半导体层。
在前述实施例中,所述的设定强度的刻蚀电流是指能够激发所述刻蚀溶液与第三半导体之间的电化学反应,而使第三半导体被刻蚀的电流。
在一些实施例中,所述第三半导体层的组成材料至少可选自P型半导体,例如p-GaN、p-AlGaN、p-AlInN、p-InGaN、p-AlInGaN,但不限于此。
在一些实施例中,所述势垒层的组成材料至少可选自AlxGa1-xN(0<x≤1)、AlInN、AlInGaN,但不限于此。
在一些实施例中,所述沟道层的组成材料可优选自GaN,但不限于此。
在一些实施例中,对于前述P型半导体,其厚度可以为30nm-70nm,掺杂浓度在1×1018cm-3至1×1019cm-3之间,具体的掺杂浓度取决于势垒层的组分和厚度,例如AlGaN势垒层的铝组分和厚度。
进一步的,对于前述P型半导体,其掺杂种类可以选择但不限于Mg等。
进一步的,前述P型半导体应能耗尽第一、第二半导层体组成的异质结构中的二维电子,实现器件在零栅偏压的工作状态时,源、漏电极的断开。
前述的刻蚀溶液选自能够有效刻蚀第三半导体层,特别是P型半导体的刻蚀液,例如,其可以选择但不限于硫酸、氢氧化钾、草酸等电化学刻蚀液,并且,所述的刻蚀溶液在电化学刻蚀过程中还兼做电解液。
在一些实施例中,所述方法还可以包括:在对所述刻蚀样品的第三半导体层进行电化学刻蚀时,还以至少能够激发所述第三半导体层中电子跃迁的光线直接照射所述第三半导体层上从所述刻蚀掩膜中露出的区域。这种方式尤其适用于如下情况,即:在电化学刻蚀过程中,一些刻蚀溶液只有在光照的情况下才能刻蚀第三半导体,特别是P型半导体,所以在刻蚀过程中通过设置外界光源,提高刻蚀速率。
在一些实施例中,用以辅助电化学刻蚀过程的光线可以是紫外光等,但不限于此。
在一些实施例中,所述方法还可以包括:先在所述第三半导体层上设置刻蚀用电极,并使所述刻蚀电极与所述第三半导体层形成欧姆接触,之后使所述第三半导体层上从所述刻蚀掩膜中露出的区域直接暴露于刻蚀溶液中,并通过所述刻蚀电极向所述第三半导体层提供所述刻蚀电流。
进一步,前述刻蚀电极的制作方法可以选择但不限于在刻蚀样品表面沉积铟形成电极或者通过沉积镍/金(Ni/Au)等多层金属后进行快速退火制作电极,后一种方法可以形成良好稳定的欧姆接触。
较为优选的,所述刻蚀电极可设置于所述第三半导体层的边缘部。
在一些实施例中,所述刻蚀掩膜的材质至少可选自二氧化硅、氮化硅、光刻胶和栅金属中的任意一种以上,但不限于此。所述刻蚀掩膜的设置,系用于使栅下的第三半导体,例如P型半导体在刻蚀过程中保留。
在一些实施例中,所述方法具体可包括:在进行所述电化学刻蚀时,将所述刻蚀电极与刻蚀电源的阳极电连接,而将刻蚀电源的阴极与浸入所述刻蚀溶液的阴极板电连接,从而在所述刻蚀电源、刻蚀样品、刻蚀溶液和阴极板之间形成一刻蚀电流回路。
进一步的,所述方法还可包括:在所述刻蚀电流回路中接入刻蚀电流监测装置(例如电流表),用以对该电化学刻蚀过程进行实时监控,特别是监测电化学刻蚀反应过程中刻蚀电流回路中电流的变化趋势,例如,获得P型半导体刻蚀过程中刻蚀电流随刻蚀时间的变化曲线,进而可以通过刻蚀电流的变化曲线而探知刻蚀效果,提高刻蚀的重复性。
其中,刻蚀电流监测装置(例如电流表)可串联在刻蚀电流回路中。
在一些实施例中,所述方法进一步还可包括:在完成对第三半导体层的刻蚀后,对刻蚀样品进行台面隔离,之后在刻蚀样品上制作源电极、漏电极和栅电极,并使所述栅电极与余留的且位于栅电极下方的第三半导体层形成欧姆接触。
在前述的电化学刻蚀过程中,刻蚀电流主要经过第三半导体层(例如P型半导体),所以第三半导体层的刻蚀速率较快,而第二半导体层(例如AlGaN势垒层)的导电效果较差,所以刻蚀速率较慢,如此可以实现刻蚀的自停止,特别是停止位置在第二半导体层表面,如此避免对势垒层的损伤。
本发明的一个方面提供了一种电化学刻蚀实现增强型HEMT的系统。
在一些实施例中,该系统可以包括:刻蚀电源、刻蚀溶液、阴极板等。其中,刻蚀电源系用以提供刻蚀电流。刻蚀溶液系用以充当电解质和刻蚀液。
在一些实施例中,该系统还可以包括光源,用以提供光线照射刻蚀样品中的第三半导体,从而激发半导体电子的跃迁,促进刻蚀溶液在电化学刻蚀过程中对第三半导体(例如P型半导体)的刻蚀。
在一些实施例中,该系统还可以包括刻蚀电流监测装置(例如电流表),用以对该电化学刻蚀过程进行实时监控,特别是监测电化学刻蚀反应过程中刻蚀电流回路中电流的变化趋势。
在进行所述电化学刻蚀时,所述刻蚀电源的阳极与阴极分别与刻蚀样品的第三半导体层和阴极板电连接,所述阴极板被浸入所述刻蚀溶液,从而在所述刻蚀电源、刻蚀样品、刻蚀溶液和阴极板之间形成一刻蚀电流回路。其中刻蚀电流的流经途径为刻蚀电源阳极、第三半导体层、刻蚀溶液和刻蚀电源的阴极。
本发明的一个方面还提供了一种增强型HEMT器件,其包括:主要由作为沟道层的第一半导层体和作为势垒层的第二半导体层组成的异质结构,以及源、漏、栅电极,源、漏电极通过形成于异质结构中的二维电子气电连接,栅电极设于势垒层上方,且栅电极与势垒层之间还设有第三半导体层,该第三半导体层可以耗尽所述异质结构导电沟道中的二维电子气。
进一步的,所述第三半导体层与栅金属形成欧姆接触。
进一步的,所述第三半导体层的导电性高于所述第二半导体层。
在一些实施例中,所述异质结构由GaN和AlxGa(1-x)N(0<x≤1)半导体组成,源、漏电极位于AlxGa(1-x)N表面并且通过欧姆接触与二维电子气相连接,栅电极设于源、漏电极之间,在栅电极金属和AlxGa(1-x)N表面之间存在P型半导体,P型半导体可以耗尽沟道中的二维电子气,并且P型半导体与栅金属形成欧姆接触。
进一步的,当栅电极是零偏压时,HEMT器件栅下的P型半导体可以耗尽栅下的二维电子气,使器件处于断开状态,而当在栅电极加正向电压时,HEMT器件在栅电极下端积累电子,使器件处于处于开启状态。
进一步的,所述源电极和漏电极分别与电源的低电位和高电位连接。
进一步的,栅、源电极和栅、漏电极之间的第三半导体层(例如P型半导体)是通过电化学刻蚀方法除去,特别是前述的电化学刻蚀方法除去,如此可以消除栅电极以外的P型半导体对沟道二维电子气的耗尽,而栅下的P型半导体保留,实现HEMT器件在零栅偏压的时候处于关断状态,达到由常开型HEMT器件向常关型HEMT器件的转变。
藉由本发明的前述设计,可以有效实现增强型HEMT,且其具有工艺简单,刻蚀自停止,重复性高,成本低廉,刻蚀损伤小,易于进行大规模生产等特点。
请参阅图1,对于普通P型盖帽层增强型HEMT器件(以AlGaN/GaN器件为例,如下均简称“器件”),一般而言,当在栅电极11施加零偏压或者没有加偏压时,由于栅电极11下面的P型半导体5将二维电子气耗尽,所以源电极9和漏电极10处于断开状态,一般称这种器件为增强型HEMT器件,也可以称作常关型HEMT器件。为了使器件处于开启状态,必须使栅电极的下端积累二维电子气,实现源电极9和漏电极10之间的连接,当栅电极11加偏压达到Vg>Vth时,Vth为器件的阈值电压,对于增强型HEMT器件一般Vth为正值,可以使得栅下积累二维电子气,从而使器件处于开启状态。这种器件在实际电路应用过程中由于只有在栅电极11施加0偏压时,器件处于关断,与耗尽型器件相比,减小了器件的功耗,并且系统的安全性较高。但是在器件的制作过程中,一般采用的P型半导体都是通过一次外延原位生长的,所以需要将栅源和栅漏之间的P型半导体刻蚀干净,但是在干法刻蚀过程中,很能控制P型半导体的刻蚀,残留部分P型半导体或者过刻蚀都可能使器件的性能下降,并且由于刻蚀产生的缺陷,会影响器件的可靠性。
正是鉴于前述增强型HEMT器件P型半导体刻蚀控制较难等缺陷,本案发明人才经长期研究和大量实践,提出了一种利用电化学自停止刻蚀P型半导体而实现增强型HEMT器件的方法,其详见前文。
而再请参阅图2,在本发明的一典型实施方案中,为了实施电化学刻蚀P型氮化镓,可以在刻蚀之前制作用于电化学腐蚀的电极7(即刻蚀电极),电极可以采用点铟或者沉积金属,后一种方法可以形成良好稳定的欧姆接触。使电化学腐蚀电极7与P型半导体5形成良好的欧姆接触,电极的位置可以在样品的任何位置(推荐电极设置在样品的边缘,目的是节约样品的面积,提高样品的利用率),并且通过图形化的方法,如光刻、激光直写和电子束曝光等方法,在样品的特定区域制作电化学刻蚀的掩膜版6(图形化刻蚀掩膜),掩膜的材料可以选择但不限于氧化硅、氮化硅或者光刻胶。前述刻蚀电极、刻蚀掩膜的加工过程均是本领域技术人员利用各种合适的已知方式即可实现的。
再请参阅图3是本发明一典型实施方案中采用电化学的方法刻蚀P型半导体实现增强型HEMT的过程示意图,其可以包括:将需要刻蚀的栅、源电极和栅、漏电极之间的P型半导体5暴露在刻蚀溶液16中,然后将刻蚀样品的刻蚀电极7与刻蚀电源13的阳极电连接,为了对刻蚀进行实时的监测,可以在整个刻蚀电流回路中串联一电流表12,将电源的阴极15与电源13的阴极电连接,在刻蚀容器14中加入刻蚀溶液16,为了实现刻蚀的对P型半导体的刻蚀,可以采用紫外光17辐照的方法,紫外光的强度和波长可以需要根据实际应用中P型半导体的种类确定,在整个刻蚀过程中,电流依次经过电流表12,刻蚀电极7,P型半导体5,刻蚀溶液16,刻蚀阴极15最后回到刻蚀电源内部,其中,刻蚀电流主要经过导电性较好的P型半导体,所以对于P型半导体的刻蚀较快,由于势垒层AlGaN的导电性较差,所以流经电流较小,基本没有电化学刻蚀的过程,当P型半导体刻蚀完全后,刻蚀电流会减小,并且使得刻蚀停止在势垒层AlGaN的表面,实现自停止的目的。
以下结合实施例对本发明的技术方案作更为具体的说明。
实施例 请继续参考图2,首先在衬底1上外延HEMT结构,在外延结构是最上层原位生长P型半导体,如采用P型的氮化镓,厚度约50nm,掺杂浓度在1×1018cm-3以上,在刻蚀样品上首先制作一个用于电化学腐蚀的电极7,电极的制作方法可以选择点铟或者沉积进入,可以选择Ni/Au,一般P型半导体直接点铟形成的欧姆接触较差,所以可优选采用沉积金属的方法制作电化学刻蚀的电极,并且在沉积好金属后,为了减小欧姆接触的电阻,可以采用附加退火的方法,退火温度可以选择500℃至600℃,电极的位置可以选择在样品的任何位置,但是为了提高样品的利用率,优选将电极制作在样品的边缘位置。然后通过图形化的方法,例如可以选择光刻,形成电化学刻蚀的掩膜,掩膜的材料可以选择使用光刻胶、二氧化硅或者氮化硅等材料,使用光刻胶作为掩膜的工艺比较简单,但是考虑到在电化学刻蚀过程中使用紫外光照,光刻胶可能脱落,故而优选使用氮化硅作为刻蚀的掩膜,在图形化完成后,采用刻蚀工艺,如反应离子刻蚀等,形成刻蚀掩膜6。
对于器件的电化学刻蚀过程可以参考图3。该刻蚀过程可以包括:将样品的刻蚀电极7与电源13的阳极电连接,为了对刻蚀进行实时的监测,推荐在整个刻蚀回路中串联一个电流表12,将刻蚀的阴极15与电源13的阴极电连接,在刻蚀容器14中加入刻蚀溶液16,刻蚀溶液可以选择但不限于硫酸、氢氧化钾和草酸等刻蚀液体,将需要刻蚀的栅源和栅漏之间的P型半导体5暴露在溶液16中,为了实现对P型半导体的刻蚀,可以采用紫外光17辐照的方法,紫外光的强度和波长需要根据实际P型半导体的种类确定,在整个刻蚀过程中,电流依次经过电流表12,刻蚀电极7,P型半导体5,刻蚀溶液16,刻蚀阴极15最后回到电源内部,由此可见,电流主要经过导电性较好的P型半导体,所以对于P型半导体的刻蚀较快,由于势垒层AlGaN的导电性较差,所以流经电流较小,基本没有电化学刻蚀的过程,当P型半导体刻蚀完全后,电流会减小,并且使得刻蚀停止在势垒层AlGaN的表面,实现自停止的目的。整个刻蚀过程可以采用恒流刻蚀模式或恒压刻蚀模式,例如电压可以选择10V,刻蚀结束后将样品清洗干净。参阅图1,可以将样品进行台面隔离,隔离的方法可以选择业界悉知的干法刻蚀或者离子注入等方式。然后在样品表面制作源电极9和漏电极10,首先在样品表面旋涂光刻胶,然后通过设计的掩膜版和光刻技术等在样品表面形成源、漏电极的图形化,然后再沉积金属,一般选择沉积钛/铝/镍/金(Ti/Al/Ni/Au 20nm/130nm/50nm/150nm)等多层金属,金属沉积后将源、漏电极外的金属剥离干净,然后进行快速退火(例如,890℃,30秒),退火后源电极9和漏电极10与二维电子气8相连接。然后通过光刻方法等形成栅金属的图形,沉积栅金属(一般选择Ni/Au 50nm/150nm)和剥离工艺,形成栅电极,栅电极与P型半导体形成欧姆接触,一般可以选择在500-600℃退火。为了提高器件的性能,还可以采取一些钝化方式,这些方式都是业界已知的,故而此处不再列出。
该HEMT的工作原理如下:参阅图1,在增强型HEMT器件中,阈值电压Vth为正值,当栅电压Vg<Vth时,由于栅下的二维电子气被P型半导体耗尽,这时由于栅下没有导电沟道,所以源电极9和漏电极10处于断开,器件处于断开状态。当栅电压Vg>Vth时,栅下区域会积累电子,积累的电子形成新的导通沟道,使源电极9和漏电极10导通。器件处于开启状态。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
应当指出,以上所述仅是本发明的具体实施方式,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种电化学刻蚀实现增强型HEMT的方法,其特征在于包括:
提供刻蚀样品,所述刻蚀样品的外延结构包括:主要由作为沟道层的第一半导层体和作为势垒层的第二半导体层组成的异质结构,以及,设置于所述第二半导体层上并能耗尽所述异质结构导电沟道中二维电子气的第三半导体层,且所述第三半导体层的导电性高于所述第二半导体层;
在所述第三半导体层上设置图形化刻蚀掩膜,并使所述第三半导体层上从所述刻蚀掩膜中露出的区域直接暴露于刻蚀溶液中,以及,向所述第三半导体层提供设定强度的刻蚀电流,从而实现对第三半导体层的电化学刻蚀,且使电化学刻蚀反应在除所述刻蚀掩膜覆盖区域的第三半导体层被完全刻蚀时自停止。
2.根据权利要求1所述的电化学刻蚀实现增强型HEMT的方法,其特征在于还包括:在对所述刻蚀样品的第三半导体层进行电化学刻蚀时,还以至少能够激发所述第三半导体层中电子跃迁的光线直接照射所述第三半导体层上从所述刻蚀掩膜中露出的区域。
3.根据权利要求1所述的电化学刻蚀实现增强型HEMT的方法,其特征在于:所述第三半导体层的组成材料选自p-GaN、p-AlGaN、p-AlInN、p-InGaN或者p-AlInGaN;所述势垒层的组成材料选自AlxGa1-xN(0<x≤1)、AlInN或者AlInGaN;所述沟道层的组成材料采用GaN。
4.根据权利要求1所述的电化学刻蚀实现增强型HEMT的方法,其特征在于包括:先在所述第三半导体层上设置刻蚀用电极,并使所述刻蚀电极与所述第三半导体层形成欧姆接触,之后使所述第三半导体层上从所述刻蚀掩膜中露出的区域直接暴露于刻蚀溶液中,并通过所述刻蚀电极向所述第三半导体层提供所述刻蚀电流。
5.根据权利要求4所述的电化学刻蚀实现增强型HEMT的方法,其特征在于:所述刻蚀电极设置于所述第三半导体层的边缘部。
6.根据权利要求4所述的电化学刻蚀实现增强型HEMT的方法,其特征在于还包括:在进行所述电化学刻蚀时,将所述刻蚀电极与刻蚀电源的阳极电连接,而将刻蚀电源的阴极与浸入所述刻蚀溶液的阴极板电连接,从而在所述刻蚀电源、刻蚀样品、刻蚀溶液和阴极板之间形成一刻蚀电流回路。
7.根据权利要求6所述的电化学刻蚀实现增强型HEMT的方法,其特征在于还包括:在所述刻蚀电流回路中接入刻蚀电流监测装置,用以对该电化学刻蚀过程进行实时监控。
8.根据权利要求1所述的电化学刻蚀实现增强型HEMT的方法,其特征在于:所述刻蚀掩膜的材质选自二氧化硅、氮化硅、光刻胶和栅金属中的任意一种。
9.根据权利要求1所述的电化学刻蚀实现增强型HEMT的方法,其特征在于:所述刻蚀溶液含有硫酸、氢氧化钾、草酸中的任意一种。
10.根据权利要求2所述的电化学刻蚀实现增强型HEMT的方法,其特征在于:所述光线采用紫外光。
11.根据权利要求1所述的电化学刻蚀实现增强型HEMT的方法,其特征在于还包括:在完成对第三半导体层的刻蚀后,对刻蚀样品进行台面隔离,之后在刻蚀样品上制作源电极、漏电极和栅电极,并使所述栅电极与余留的且位于栅电极下方的第三半导体层形成欧姆接触。
CN201510590876.0A 2015-09-17 2015-09-17 一种电化学刻蚀p型氮化物实现增强型hemt的方法 Active CN106549049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510590876.0A CN106549049B (zh) 2015-09-17 2015-09-17 一种电化学刻蚀p型氮化物实现增强型hemt的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510590876.0A CN106549049B (zh) 2015-09-17 2015-09-17 一种电化学刻蚀p型氮化物实现增强型hemt的方法

Publications (2)

Publication Number Publication Date
CN106549049A CN106549049A (zh) 2017-03-29
CN106549049B true CN106549049B (zh) 2019-08-30

Family

ID=58361829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510590876.0A Active CN106549049B (zh) 2015-09-17 2015-09-17 一种电化学刻蚀p型氮化物实现增强型hemt的方法

Country Status (1)

Country Link
CN (1) CN106549049B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020062221A1 (zh) 2018-09-30 2020-04-02 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN112993103B (zh) * 2021-02-08 2022-06-03 广东省科学院半导体研究所 可剥离氮化物结构及其剥离方法
CN117747421B (zh) * 2024-02-19 2024-06-18 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 欧姆接触结构及其制备方法、GaN HEMT器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258739A (zh) * 2013-05-13 2013-08-21 北京大学 基于自停止刻蚀的凹槽栅氮化镓基增强型器件的制备方法
CN103325822A (zh) * 2012-03-19 2013-09-25 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583353B2 (en) * 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325822A (zh) * 2012-03-19 2013-09-25 富士通株式会社 化合物半导体器件及其制造方法
CN103258739A (zh) * 2013-05-13 2013-08-21 北京大学 基于自停止刻蚀的凹槽栅氮化镓基增强型器件的制备方法

Also Published As

Publication number Publication date
CN106549049A (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN104701359B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN107221565A (zh) 基于离子注入氟实现高增益氮化镓肖特基二极管的制备方法
CN106549049B (zh) 一种电化学刻蚀p型氮化物实现增强型hemt的方法
CN107924939A (zh) 具有间隔层的半导体结构
CN104659082B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN106206309A (zh) 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
CN105810607A (zh) 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统
CN105870012B (zh) 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统
CN106548939B (zh) 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法
CN104716189A (zh) 一种具有界面钝化层的锑化镓基半导体器件及其制备方法
CN106158693B (zh) 刻蚀自停止实现凹栅增强型hemt器件的系统及方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN106158627B (zh) 通过电化学腐蚀实现增强型hemt器件的方法及系统
CN112951911A (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN106531788B (zh) GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法
CN109755308A (zh) 半导体结构和高电子迁移率晶体管的制造方法
CN115498034B (zh) 一种GaN HEMT器件及其制备方法
RU2669265C1 (ru) Способ увеличения управляющего напряжения на затворе GaN транзистора
Sato et al. Damage-less wet etching for normally-off AlGaN/GaN HEMTs using photo-electrochemical reactions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant