CN103325822A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103325822A
CN103325822A CN2012105754877A CN201210575487A CN103325822A CN 103325822 A CN103325822 A CN 103325822A CN 2012105754877 A CN2012105754877 A CN 2012105754877A CN 201210575487 A CN201210575487 A CN 201210575487A CN 103325822 A CN103325822 A CN 103325822A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor structure
layer
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105754877A
Other languages
English (en)
Other versions
CN103325822B (zh
Inventor
山田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103325822A publication Critical patent/CN103325822A/zh
Application granted granted Critical
Publication of CN103325822B publication Critical patent/CN103325822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供化合物半导体器件及其制造方法。具体而言，提供一种AlGan/GaN HEMT，其包括在SiC衬底上的层叠化合物半导体结构以及形成在层叠化合物半导体结构上的栅电极，其中在层叠化合物半导体结构的与栅电极对准的下部区域中p型杂质(Mg)和氧(O)局域化为使得在层叠化合物半导体结构中生成的二维电子气的一部分消失的深度。

Description

化合物半导体器件及其制造方法
技术领域
本文中描述的实施方案涉及化合物半导体器件以及用于制造化合物半导体器件的方法。
背景技术
目前正在研究通过利用氮化物半导体的特性如高饱和电子速度、宽带隙等将氮化物半导体应用于耐高压的高输出半导体器件。例如，氮化物半导体GaN的带隙是3.4eV，高于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)，因此具有高的击穿场强。相应地，GaN非常有望用作用于可得到高电压操作和高输出的电源的半导体器件的材料。
已经对作为使用氮化物半导体的器件的场效应晶体管、特别是高电子迁移率晶体管(HEMT)作了许多报道。例如，使用GaN作为电子传输层并且使用AlGaN作为电子供给层的AlGaN/GaN HEMT作为GaN基HEMT(GaN-HEMT)是关注的焦点。在AlGaN/GaN HEMT中，由于GaN与AlGaN之间的晶格常数差，所以在AlGaN中出现了应变。由该应变引起的AlGaN的压电极化和自发极化提供了高浓度的二维电子气(two-dimensional gas，2DEG)。因此，HEMT预期用作用于电动车辆等的高效率开关元件或耐高压功率器件。
专利文件1：日本公开特许公报第2009-76845号
专利文件2：日本公开特许公报第2007-19309号
氮化物半导体器件需要局部控制所生成的2DEG的量的技术。例如，在HEMT的情况下，从所谓的故障安全角度，期望获得在电压断开时没有电流流动的所谓常断操作。为此目的，需要进行设计来抑制电压关断时在栅电极下方生成的2DEG的量。
作为实现用于常断操作的GaN HEMT的方法之一，已经提出了一种如下方法，其中：在电子供给层上形成p型GaN层以消除位于p型GaN层下方的电子供给层的一部分中的2DEG，从而实现常断操作。在该方法中，在例如AlGaN的整个表面上生长p型GaN，以用作电子供给层。然后，对p型GaN进行干法蚀刻，并且留下待形成栅电极的一部分中的p型GaN，从而形成p型GaN层。然后，在p型GaN层上形成栅电极。
然而，在这种情况下，当生长p型GaN层时，p型GaN层的p型掺杂剂通过电子供给层扩散至远至电子供给层下方的电子传输层中。因为2DEG生成于电子传输层与电子供给层的界面边界中，所以由于p型掺杂剂的扩散，2DEG全部消失。此后，因为p型掺杂剂扩散进电子传输层中，所以即使对p型GaN进行干法蚀刻并且移除但留下待形成栅电极的一部分，也无法重新获得2DEG。
此外，由于对p型GaN进行的干法蚀刻，处于p型GaN的较低部分中的电子供给层遭受蚀刻损伤。该损伤增加了电子供给层的电阻，使得更加难以重新获得2DEG。
发明内容
鉴于上述问题，已经做出了本文中描述的实施方案。相应地，实施方案的一个目的是提供能够在对层叠化合物半导体结构不造成任何损伤的情况下实现可靠的常断操作的高可靠性化合物半导体器件，以及用于制造化合物半导体器件的方法。
半导体器件的一个方面包括层叠化合物半导体结构以及形成在层叠化合物半导体结构上的电极，其中p型杂质位于在与电极对准的层叠化合物半导体结构的区域中，其深度为使得在层叠化合物半导体结构中生成的二维电子气的一部分消失。
半导体器件制造方法的一个方面包括：在层叠化合物半导体结构上的待形成电极的区域中形成掺杂有p型杂质的化合物层；以及对化合物层进行热处理以使化合物层的p型杂质扩散到使得在层叠化合物半导体结构中生成的二维电子气的一部分消失的深度。
附图说明
图1是按照步骤顺序示出根据第一实施方案的用于制造AlGaN/GaNHEMT的方法的示意性截面视图；
图2是在图1的步骤之后按照步骤顺序示出根据第一实施方案的用于制造AlGaN/GaN HEMT的方法的示意性截面视图；
图3是在图2的步骤之后按照步骤顺序示出根据第一实施方案的用于制造AlGaN/GaN HEMT的方法的示意性截面视图；
图4是在图3的步骤之后按照步骤顺序示出根据第一实施方案的用于制造AlGaN/GaN HEMT的方法的示意性截面视图；
图5是示出根据第二实施方案的用于制造AlGaN/GaN HEMT的方法的主要步骤的示意性截面视图；
图6是示出使用根据第一实施方案或第二实施方案的AlGaN/GaNHEMT的HEMT芯片的示意性平面图；
图7是示出使用根据第一实施方案或第二实施方案的AlGaN/GaNHEMT的HEMT芯片的分立封装件的示意性平面图；
图8是示出根据第三实施方案的PFC电路的连接线路图；
图9是示出根据第四实施方案的电源装置的示意性构造的连接线路图；以及
图10是示出根据第五实施方案的高频放大器的示意性配置的连接线路图。
具体实施方式
下文中将参照附图详细描述实施方案。在以下描述的实施方案中，将描述每个化合物半导体器件的配置以及制造该化合物半导体器件的方法。
注意，为了方便说明，在下述图中，一些元件未按照其相对正确的尺寸和厚度示出。
(第一实施方案)
本实施方案公开一种作为化合物半导体器件的肖特基型AlGaN/GaNHEMT。
图1至图4是按照步骤顺序示出根据第一实施方案的用于制造肖特基型AlGaN/GaN HEMT的方法的示意性截面视图。
首先，如图1A中所示，在例如用作用于生长的衬底的半绝缘SiC衬底1上形成层叠化合物半导体结构2。关于用于生长的衬底，可以使用蓝宝石衬底、GaAs衬底、Si衬底、GaN衬底等来代替SiC衬底。此外，衬底的导电性能可以是任意类型的，或者是半绝缘型的或者是导电型的。
层叠化合物半导体结构2包括成核层2a、电子传输层2b、中间层(间隔层)2c、电子供给层2d和盖层2e。
具体地，通过如金属有机气相外延(MOVPE)法在SiC衬底1上生长下文描述的各个化合物半导体。可以使用分子束外延(MBE)法等代替MOVPE法。
在SiC衬底1上，依次生长待用作成核层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e的各个化合物半导体。通过生长例如约0.1μm厚度的AlN来形成成核层2a。通过生长例如约3μm厚度的i(有意未掺杂)-GaN来形成电子传输层2b。通过生长例如约5nm厚度的i-AlGaN来形成中间层2c。通过生长例如约30nm厚度的n-AlGaN来形成电子供给层2d。通过生长例如约10nm厚度的n-GaN来形成盖层2e。在一些情况下，不形成中间层2c。电子供给层可以由i-AlGaN形成。
为了生长GaN，使用由作为Ga源的三甲基镓(TMGa)气体和氨(NH3)气体组成的混合气体作为原料气体。为了生长AlGaN，使用由三甲基铝(TMAl)气体、TMGa气体和NH3气体组成的混合气体作为原料气体。根据待生长的化合物半导体层，确定是否供给TMAl气体和/或TMGa气体，以及设定合适的气体流量。共用的原料NH3气体的流量设定为约100sccm至10slm。此外，生长压力设为约50托至300托，并且生长温度设定为约1000℃至1200℃。
当生长AlGaN和GaN作为n型半导体时，即当形成电子供给层2d(n-AlGaN)和盖层2e(n-GaN)时，向AlGaN和GaN的原料气体添加n型杂质。此处，例如，以预定的流量向原料气体添加包含Si的硅烷(SiH4)气体，由此用Si掺杂GaN和AlGaN。Si的掺杂浓度设定为约1×1018/cm3至1×1020/cm3，例如约5×1018/cm3。
在由此形成的层叠化合物半导体结构2中，由于GaN与AlGaN之间的晶格常数差所引起的应变而产生的压电极化发生在电子传输层2b与电子供给层2d的界面边界(确切地说，是与中间层2c的界面边界，其在下文被描述为GaN/AlGaN界面)中。该压电极化的作用与电子传输层2b和电子供给层2d的自发极化的作用相结合而在GaN/AlGaN界面中产生高电子浓度的二维电子气(2DEG)。
接着，如图1B所示，使掺杂有p型杂质的化合物层(此处为MgO层3)在层叠化合物半导体结构2上成膜。
具体地，通过例如蒸镀法在层叠化合物半导体结构2上沉积约50nm厚度的MgO。该过程形成覆盖层叠化合物半导体结构2的MgO层3。
接着，如图1C中所示对MgO层3进行处理。
具体地，在MgO层3上形成氧化硅(SiO2)并且通过光刻法对SiO2进行处理以形成覆盖MgO层3的待形成栅电极的一部分的SiO2掩模，并且露出MgO层3的剩余部分。利用该SiO2掩模，对MgO层3进行湿法蚀刻。通过浸入至硫酸中来对制造中的器件进行湿法蚀刻。该湿法蚀刻移除MgO层3的暴露于SiO2掩模的开口外的一部分，由此使得留下待形成栅电极的层叠化合物半导体结构2的一部分中的MgO层3。留下的MgO层3示出为MgO层3a。该MgO层3a用作下文描述的p型杂质Mg的扩散源。
通过湿法工艺、灰化处理等移除该SiO2掩模。
MgO是能够被湿法蚀刻以对其应用期望工艺的材料。在本实施方案中，通过湿法蚀刻而不是干法蚀刻来对MgO层3进行处理。相应地，能够获得具有期望的形状的MgO层3a，而不对层叠化合物半导体结构2造成任何蚀刻损伤。
接着，例如图2A所示，形成用于覆盖MgO层3a的保护膜4。
具体地，通过热CVD法等在层叠化合物半导体结构2上沉积例如约100nm厚度的氧化硅(SiO2)，以覆盖MgO层3a。该过程形成覆盖MgO层3a和盖层2e的保护膜4。形成保护膜4是为了保护GaN的表面。
接着，如图2B所示，在层叠化合物半导体结构2中形成Mg扩散区域5。
具体地，穿过保护膜4对MgO层3a进行热处理。热处理温度为900℃或更高，例如约1100℃，并且热处理时间约为30分钟。该热处理使得作为p型杂质的Mg从MgO层3a扩散至层叠化合物半导体结构2的位于MgO层3a下方的一部分中。氧(O)此时也扩散。在与MgO层3a对准的层叠化合物半导体结构2的范围内，Mg和O从层叠化合物半导体结构2的表面(盖层2e的表面)扩散至其包含GaN/AlGaN界面处的2DEG的一部分。该过程形成由位于层叠化合物半导体结构2下方的Mg和O组成的扩散区域5(下文中简述为Mg扩散区域5)。Mg扩散区域5是在与MgO层3a对准的层叠化合物半导体结构2的范围内、其中扩散的Mg和O位于从盖层2e的表面至电子传输层2b的包含2DEG的一部分。在Mg扩散区域5中，2DEG的一部分(2DEG的形成在GaN/AlGaN界面中的多个部分中与MgO层3a对准的一部分)被扩散的Mg抵消，并且因此消失。
接着，如图2C所示，移除保护膜4和MgO层3a。
通过湿法蚀刻移除层叠化合物半导体结构2上的保护膜4和MgO层3a。Mg扩散区域5保留在层叠化合物半导体结构2中。可以分别使用氢氟酸和硫酸作为湿法蚀刻中的蚀刻剂来蚀刻掉保护膜4和MgO层3a。
接着，如图3A所示，形成元件隔离结构6。在图3B及随后的图中，图示中将不包括元件隔离结构6。
具体地，例如，在层叠化合物半导体结构2的元件隔离区域中注入氩(Ar)。该过程在层叠化合物半导体结构2中以及SiC衬底1的表面层部分中形成了元件隔离结构6。因此，元件隔离结构6在层叠化合物半导体结构2上限定出有源区域。
注意，可以利用另一种公知的方法如STI(浅沟槽隔离)法代替上述注入法来进行元件隔离。此时，例如将氯基蚀刻气体用于层叠化合物半导体结构2的干法蚀刻。
接着，如图3B所示，在盖层2e中形成用于电极形成的开口2eA和2eB。
具体地，首先在层叠化合物半导体结构2的表面上涂覆光刻胶。然后用光刻法对光刻胶进行处理以形成开口，以露出层叠化合物半导体结构2的待形成源电极和漏电极的表面部分。该过程形成具有上述开口的光刻胶掩模。
利用该光刻胶掩模，对盖层2e进行干法蚀刻，直至电子供给层2d的表面变得露出。该过程在盖层2e中形成开口2eA和2eB，以露出电子供给层2d的待形成源电极和漏电极的表面部分。在干法蚀刻中，使用惰性气体例如氩和氯基气体例如Cl2作为蚀刻气体。注意，可以通过蚀刻盖层2e至中途位置或通过蚀刻层叠化合物半导体结构2至超过电子供给层2d的预定深度来形成开口2eA和2eB。
通过湿法处理、灰化处理等移除光刻胶掩模。
接着，如图4A所示，形成源电极7和漏电极8。
首先，形成用于形成源电极和漏电极的光刻胶掩模。此处使用例如适合于蒸镀法和剥离法的檐式结构的两层光刻胶。在层叠化合物半导体结构2上涂覆该光刻胶以形成露出开口2eA和2eB的开口。该过程形成具有上述开口的光刻胶掩模。
例如，利用该光刻胶掩模，通过例如蒸镀法在光刻胶掩模上(包括开口2eA和2eB的内部)沉积Ta和Al作为电极材料。Ta的厚度设定为约20nm，并且Al的厚度设定为约200nm。通过剥离法移除光刻胶掩模以及其上沉积的Ta和Al。其后，在400℃至1000℃、例如约550℃的温度下，在例如氮气气氛中对SiC衬底1进行热处理，由此使得保留的Ta和Al与电子供给层2d欧姆接触。热处理可以不是必要的，只要可获得Ta和Al与电子供给层2d的欧姆接触即可。该过程形成源电极7和漏电极8，其中开口2eA和2eB填充有部分电极材料。
接着，如图4B所示，形成栅电极9。
具体地，首先形成用于形成栅电极的光刻胶掩模。此处，使用例如适合于蒸镀法和剥离法的檐式结构的两层光刻胶。在层叠化合物半导体结构2上涂覆该光刻胶以形成开口，以露出盖层2e的Mg扩散区域5的表面。该过程形成具有上述开口的光刻胶掩模。
例如，利用该光刻胶掩模，通过例如蒸镀法在光刻胶掩模上(包括用于露出Mg扩散区域5的表面的开口的内部)沉积Ni和Au作为电极材料。Ni的厚度设定为约30nm，Au的厚度设定为约400nm。通过剥离法移除光刻胶掩模以及其上沉积的Ni和Au。该过程在盖层2e的Mg扩散区域5上形成栅电极9。
此后，在经过多个步骤，包括形成待连接至源电极7、漏电极8和栅电极9的接线的步骤之后，形成根据本实施方案的肖特基型AlGaN/GaNHEMT。
在本实施方案中，如之前已经描述的，使用MgO层3a作为p型杂质Mg的扩散源。通过热处理来使Mg扩散以形成Mg扩散区域5，其位于在层叠化合物半导体结构2中的栅电极9下方的区域中。仅在Mg扩散区域5的与栅电极9对准的一部分中，GaN/AlGaN界面中的2DEG消失。该配置使得在栅电极9正下方的能带升高，从而实现可靠的常断操作。
此外，在本实施方案中，在通过蚀刻技术对MgO层3进行处理时使用湿法蚀刻，以留下MgO层3的待形成栅电极的一部分中的MgO层3a。相应地，与使用干法蚀刻的情况不同，没有对层叠化合物半导体结构2造成蚀刻损伤。因此，本实施方案实现了高品质、高可靠性的常断型AlGaN/GaN HEMT。
(第二实施方案)
本实施方案公开了作为化合物半导体器件的MIS(金属绝缘半导体)型AlGaN/GaN HEMT。
图5A和图5B是示出根据第二实施方案的用于制造MIS型AlGaN/GaN HEMT的方法的主要步骤的示意性截面视图。注意，与第一实施方案相同的元件等用相同的附图标记表示，并且在此将不会对其进一步详细描述。
首先，按照与第一实施方案相同的方式依次执行图1A至图2B的步骤。图2A的步骤在层叠化合物半导体结构2中形成Mg扩散区域5。
接着，如图5A所示，移除保护膜4。
具体地，通过湿法蚀刻移除保护膜4的在层叠化合物半导体结构2上的一部分。其上的Mg扩散区域5和MgO层3a仍然保留在层叠化合物半导体结构2中。使用湿法蚀刻，可以用氢氟酸作为蚀刻液仅移除保护膜4，同时留下MgO层3a。如后面将描述的，留下的MgO层3a用作栅极绝缘膜。
接着，按照与第一实施方案同样的方式依次执行图3A至图4A的步骤。图3B的步骤在层叠化合物半导体结构2中形成源电极7和漏电极8。
接着，如图5B所示，形成栅电极9。
具体地，首先形成用于形成栅电极的光刻胶掩模。此处，使用例如适合于蒸镀法和剥离法的檐式结构的两层光刻胶。在层叠化合物半导体结构2上涂覆该光刻胶以形成用于露出MgO层3a的表面的开口。该过程形成具有上述开口的光刻胶掩模。
例如，利用该光刻胶掩模，通过例如蒸镀法在光刻胶掩模上(包括用于露出MgO层3a的表面的开口内部)沉积Ni和Au作为电极材料。Ni的厚度设定为约30nm，并且Au的厚度设定为约400nm。通过剥离法移除其上沉积的光刻胶掩模以及Ni和Au。该过程在MgO层3a上形成栅电极9。MgO层3a起栅极绝缘膜的作用。
注意，在第一实施方案中，引用过其中在图1B的步骤中形成约50nm厚度的MgO层3的情况。然而，在本实施方案中，用作扩散源的MgO层3a也用作栅极绝缘膜。相应地，可以形成最适合栅极绝缘膜的厚度的MgO层3，即约10nm至100nm、此处例如约20nm的厚度。
此后，在经过多个步骤，包括形成待连接至源电极7、漏电极8和栅电极9的接线的步骤之后，形成根据本实施方案的MIS型AlGaN/GaNHEMT。
如之前已经描述的，在本实施方案中，使用MgO层3a作为p型杂质Mg的扩散源。通过热处理来使Mg扩散以形成Mg扩散区域5，所述Mg扩散区域5位于在层叠化合物半导体结构2中的栅电极9下方的区域中。在Mg扩散区域5中，在与栅电极9对准的层叠化合物半导体结构2的范围内，电子传输层2b的2DEG消失。该配置使得在栅电极9正下方的能带升高，从而实现了可靠的常断操作。
此外，在本实施方案中，在用蚀刻技术对MgO层3进行处理时使用湿法蚀刻，以留下MgO层3的待形成栅电极的一部分中的MgO层3a。相应地，与使用干法蚀刻的情况不同，没有对层叠化合物半导体结构2造成蚀刻损伤。因此，本实施方案实现了高品质、高可靠性的常关型AlGaN/GaN HEMT。
另外，在本实施方案中，在将MgO层3a用作Mg扩散源之后，还将MgO层3a用作栅极绝缘膜而不移除。该配置消除了形成栅极绝缘膜的步骤并且能够降低制造成本。
注意，栅极绝缘膜的选择范围可以扩展，以形成与MgO层3a分离的期望的栅极绝缘膜。在这种情况下，在依次执行第一实施方案的图1A至图2C的步骤以及移除MgO层3a连同保护膜4之后，在层叠化合物半导体结构2上形成用作栅极绝缘膜的绝缘膜。在栅极绝缘膜上形成栅电极9。关于绝缘膜的材料，使用Al2O3或Al的氮化物或氧氮化物。除了这些材料之外，还可以使用Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物或氧氮化物。或者，可以从这些选择中选择合适的材料并沉积成多层，由此形成栅极绝缘膜。
在第一实施方案和第二实施方案中，引用其中使用MgO作为p型杂质的扩散源以形成MgO层3的情况。然而，扩散源不限于MgO。或者，可以形成另一p型杂质化合物作为扩散源。例如，可设想使用BeO作为p型杂质的扩散源。在这种情况下，对沉积在层叠化合物半导体结构2上的BeO膜进行图案化，以留下层叠化合物半导体结构2的待形成栅电极的一部分中的BeO掩模。然后，通过热处理使Be从保留的BeO膜扩散至层叠化合物半导体结构2下方。在与其BeO膜对准的层叠化合物半导体结构2的范围内，Be从层叠化合物半导体结构2的表面(盖层2e的表面)扩散至层叠化合物半导体结构2的包含电子传输层2b的2DEG的一部分。以与形成Mg扩散区域5同样的方式，该过程形成Be扩散区域，所述Be扩散区域位于在层叠化合物半导体结构2上的栅极电极9下方的区域中。在Be扩散区域中，在与栅电极9对准的层叠化合物半导体结构2的范围内，电子传输层2b的2DEG消失，从而实现了可靠的常断操作。
根据第一实施方案或第二实施方案的AlGaN/GaN HEMT应用于所谓的分立封装件。
在该分立封装件上安装有根据第一实施方案或第二实施方案的AlGaN/GaN HEMT的芯片。在下文，将通过举例的方式描述根据第一实施方案或第二实施方案的AlGaN/GaN HEMT的芯片的分立封装件(下文中称为HEMT芯片)。
图6示出HEMT芯片的示意性配置。
HEMT芯片100的表面上设置有上述AlGaN/GaN HEMT的晶体管区域101、连接至漏电极的漏极焊垫102、连接至栅电极的栅极焊垫103以及连接至源电极的源极焊垫104。
图7是示出该分立封装件的示意性平面图。
为了制造该分立封装件，首先利用管芯粘合剂111如钎料将HEMT芯片100固定至引线框112。漏极引线112a与引线框112一体形成，并且栅极引线112b和源极引线112c远离引线框112并分开布置。
接着，通过使用Al线113接合分别将漏极焊垫102与漏极引线112a、栅极焊垫103与栅极引线112b以及源极焊垫104与源极引线112c互相电连接。
此后，通过使用成型树脂114的传递成型法对HEMT芯片100进行树脂密封并且切掉引线框112。该过程形成了分立封装件。
(第三实施方案)
本实施方案公开了设置有与选自第一实施方案和第二实施方案中的AlGaN/GaN HEMT的一种类型的AlGaN/GaN HEMT的PFC(功率因子校正)电路。
图8是示出PFC电路的连接线路图。
PFC电路20设置有开关元件(晶体管)21、二极管22、扼流圈23、电容器24、电容器25、二极管电桥26和AC电源(AC)27。将选自第一实施方案和第二实施方案中的AlGaN/GaN HEMT的一种类型的AlGaN/GaN HEMT应用于开关元件21。
在PFC电路20中，开关元件21的漏电极连接至二极管22的阳极端子和扼流圈23的一个端子。开关元件21的源电极连接至电容器24的一个端子和电容器25的一个端子。电容器24的另一端子与扼流圈23的另一端子彼此连接。电容器25的另一端子与二极管22的阴极端子彼此连接。AC 27通过二极管电桥26连接在电容器24的两个端子之间。DC电源(DC)连接在电容器25的两个端子之间。注意，未示出的PFC控制器连接至开关元件21。
在本实施方案中，将选自第一实施方案和第二实施方案中的AlGaN/GaN HEMT中的一种类型的AlGaN/GaN HEMT应用于PFC电路20。该配置实现了高可靠性的PFC电路30。
(第四实施方案)
本实施方案公开了一种设置有选自第一实施方案和第二实施方案中的AlGaN/GaN HEMT的一种类型的AlGaN/GaN HEMT的电源装置。
图9是示出根据第四实施方案的电源装置的示意性配置的连接线路图。
根据本实施方案的电源装置设置有高压一次侧电路31、低压二次侧电路32以及置于一次侧电路31与二次侧电路32之间的变压器33。
一次侧电路31包括根据第三实施方案的PFC电路20以及逆变电路，例如连接在PFC电路50的电容器25的两个端子之间的全桥逆变电路30。全桥逆变电路30设置有多个(此处是4个)开关元件34a、34b、34c以及34d。
二次侧电路32设置有多个(此处是3个)开关元件35a、35b以及35c。
在本实施方案中，构成一次侧电路31的PFC电路指定为根据第三实施方案的PFC电路20，并且全桥逆变电路30的开关元件34a、34b、34c以及34d指定为选自第一实施方案和第二实施方案中的AlGaN/GaNHEMT的一种类型的AlGaN/GaN HEMT。另一方面，二次侧电路32的开关元件35a、35b、35c指定为使用硅的常规MIS FET。
在本实施方案中，将根据第三实施方案的PFC电路20以及选自第一实施方案和第二实施方案中的AlGaN/GaN HEMT中的一种类型的AlGaN/GaN HEMT应用于为作为高电压电路的一次侧电路31。该配置实现了高可靠性、高输出的电源装置。
(第五实施方案)
本实施方案公开了一种设置有选自第一实施方案和第二实施方案中的AlGaN/GaN HEMT中的一种类型的AlGaN/GaN HEMT的高频放大器。
图10是示出根据第五实施方案的高频放大器的示意性配置的连接线路图。
根据本实施方案的高频放大器设置有数字预失真电路41、混频器42a和42b以及功率放大器43。
数字预失真电路41对输入信号的非线性失真进行补偿。混频器42a将非线性失真已得到补偿的输入信号与AC信号混合。功率放大器43对与AC信号混合的输入信号进行放大，并且包括选自第一实施方案和第二实施方案中的AlGaN/GaN HEMT中的一种类型的AlGaN/GaN HEMT。注意，在图10中，高频电路配置为能够通过混频器42b将输出侧信号与AC信号混合，然后借助于例如开关操作将混合信号发送至数字预失真电路41。
在本实施方案中，将选自第一实施方案和第二实施方案中的AlGaN/GaN HEMT中的一种类型的AlGaN/GaN HEMT应用于高频放大器。该配置实现了高可靠性、高耐压的高频放大器。
(其他实施方案)
在第一实施方案和第二实施方案中，已经通过举例的方式引用了AlGaN/GaN HEMT作为化合物半导体器件。作为化合物半导体器件，除了AlGaN/GaN HEMT，实施方案还可以应用于下文描述的HEMT。
其他器件的实施例1
本实施例公开了作为化合物半导体器件的InAlN/GaN HEMT。
InAlN和GaN是其晶格常数能够借助于组成彼此接近的化合物半导体。在这种情况下，在上述第一实施方案和第二实施方案中，分别由i-GaN、AlN、n-InAlN和n-GaN形成电子传输层、中间层、电子供给层和盖层。此外，由于在这种情况下几乎不发生压电极化，所以主要通过InAlN的自发极化来生成二维电子气。
根据本实施例，实现了能够实现可靠常断操作的高可靠性InAlN/GaNHEMT，例如上述AlGaN/GaN HEMT，而不对层叠化合物半导体结构造成任何损伤。
其他器件的实施例2
本实施例公开了作为化合物半导体器件的InAlGaN/GaN HEMT。
GaN和InAlGaN是如下化合物半导体：其中能够借助于组成使得GaN的晶格常数小于InAlGaN的晶格常数。在这种情况下，在上述第一实施方案和第二实施方案中，分别由i-GaN、i-InAlGaN、n-InAlGaN和n-GaN形成电子传输层、中间层、电子供给层和盖层。
根据本实施例，实现了能够实现可靠常断操作的高可靠性InAlN/GaNHEMT，例如上述AlGaN/GaN HEMT，而不对层叠化合物半导体结构造成任何损伤。
根据实施方案的上述各个方面，实现了能够实现可靠常断操作的高可靠性化合物半导体器件，而不对层叠化合物半导体结构造成任何损伤。

Claims (10)

1.一种化合物半导体器件，包括：
层叠化合物半导体结构；以及
形成在所述层叠化合物半导体结构上的电极，
其中在所述层叠化合物半导体结构的与所述电极对准的下部区域中p型杂质局域化为使得在所述层叠化合物半导体结构中生成的二维电子气的一部分消失的深度。
2.根据权利要求1所述的化合物半导体器件，其中在所述层叠化合物半导体结构的与所述电极对准的所述下部区域中所述p型杂质和氧局域化为使得在所述层叠化合物半导体结构中生成的二维电子气的一部分消失的深度。
3.根据权利要求1或2所述的化合物半导体器件，还包括形成在所述层叠化合物半导体结构与所述电极之间的绝缘膜。
4.根据权利要求3所述的化合物半导体器件，其中所述绝缘膜是用作所述p型杂质的热扩散源的所述p型杂质的化合物层。
5.根据权利要求1所述的化合物半导体器件，其中所述p型杂质是Mg和Be中的一种。
6.一种用于制造化合物半导体器件的方法，所述方法包括：
在层叠化合物半导体结构上的待形成电极的区域中形成掺杂有p型杂质的化合物层；以及
对所述化合物层进行热处理以使所述化合物层的所述p型杂质扩散到使得在所述层叠化合物半导体结构中生成的二维电子气的一部分消失的深度。
7.根据权利要求6所述的用于制造化合物半导体器件的方法，其中对形成为覆盖所述层叠化合物半导体结构的上部的所述化合物层进行湿法蚀刻，以留下待形成电极的所述区域中的所述化合物层。
8.根据权利要求6或7所述的用于制造化合物半导体器件的方法，其中形成保护膜以覆盖所述化合物层，并且对覆盖有所述保护膜的所述化合物层进行所述热处理。
9.根据权利要求6所述的用于制造化合物半导体器件的方法，还包括：
在所述热处理之后，移除所述化合物层；以及
在待形成电极的所述区域中形成栅电极。
10.根据权利要求6所述的用于制造化合物半导体器件的方法，还包括：
在所述热处理之后，在所述化合物层上形成栅电极。
CN201210575487.7A 2012-03-19 2012-12-26 化合物半导体器件及其制造方法 Active CN103325822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-062708 2012-03-19
JP2012062708A JP5902010B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103325822A true CN103325822A (zh) 2013-09-25
CN103325822B CN103325822B (zh) 2016-03-30

Family

ID=49157450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210575487.7A Active CN103325822B (zh) 2012-03-19 2012-12-26 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20130242618A1 (zh)
JP (1) JP5902010B2 (zh)
KR (1) KR101473534B1 (zh)
CN (1) CN103325822B (zh)
TW (1) TWI492378B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549049A (zh) * 2015-09-17 2017-03-29 苏州能屋电子科技有限公司 一种电化学刻蚀p型氮化物实现增强型hemt的方法
CN110911484A (zh) * 2019-11-22 2020-03-24 华南理工大学 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法
CN111699560A (zh) * 2018-02-06 2020-09-22 日产自动车株式会社 半导体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
CN103794643B (zh) * 2014-01-22 2016-03-02 西安电子科技大学 一种基于槽栅高压器件及其制作方法
US10658469B2 (en) * 2014-05-01 2020-05-19 Renesas Electronics Corporation Semiconductor device including a plurality of nitride semiconductor layers
JP6308049B2 (ja) 2014-06-26 2018-04-11 株式会社デンソー 半導体装置の製造方法
FR3026558B1 (fr) * 2014-09-26 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'activation de dopants dans une couche semi-conductrice a base de gan
JP6560117B2 (ja) * 2015-12-25 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102060383B1 (ko) * 2018-02-23 2019-12-30 한국과학기술연구원 3족-5족 화합물 반도체 장치
CN108807530B (zh) * 2018-06-19 2021-02-09 深圳大学 异质结场效应晶体管及其制备方法
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US10630080B1 (en) * 2019-06-28 2020-04-21 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC Converter for high power density charging application
US11258270B2 (en) * 2019-06-28 2022-02-22 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11881404B2 (en) * 2020-02-11 2024-01-23 QROMIS, Inc. Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
TWI767219B (zh) * 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011915A1 (en) * 2004-07-14 2006-01-19 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
EP2031653A2 (en) * 2007-08-27 2009-03-04 Denso Corporation Semiconductor device having multiple element formation regions and manufacturing method thereof
US20110233538A1 (en) * 2010-03-24 2011-09-29 Sanken Electric Co., Ltd. Compound semiconductor device
US8125004B2 (en) * 2008-12-24 2012-02-28 Sanken Electric Co., Ltd. Field-effect semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853018B2 (en) * 2001-07-19 2005-02-08 Sony Corporation Semiconductor device having a channel layer, first semiconductor layer, second semiconductor layer, and a conductive impurity region
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP5384029B2 (ja) * 2007-08-23 2014-01-08 日本碍子株式会社 Ｍｉｓゲート構造型のｈｅｍｔ素子およびｍｉｓゲート構造型のｈｅｍｔ素子の作製方法
JP4687742B2 (ja) * 2007-08-27 2011-05-25 株式会社デンソー 半導体装置の製造方法
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2010245465A (ja) * 2009-04-10 2010-10-28 Mitsubishi Electric Corp 窒化物系半導体レーザ及びその製造方法
US9299821B2 (en) * 2010-06-23 2016-03-29 Cornell University Gated III-V semiconductor structure and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011915A1 (en) * 2004-07-14 2006-01-19 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
EP2031653A2 (en) * 2007-08-27 2009-03-04 Denso Corporation Semiconductor device having multiple element formation regions and manufacturing method thereof
US8125004B2 (en) * 2008-12-24 2012-02-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US20110233538A1 (en) * 2010-03-24 2011-09-29 Sanken Electric Co., Ltd. Compound semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549049A (zh) * 2015-09-17 2017-03-29 苏州能屋电子科技有限公司 一种电化学刻蚀p型氮化物实现增强型hemt的方法
CN106549049B (zh) * 2015-09-17 2019-08-30 苏州能屋电子科技有限公司 一种电化学刻蚀p型氮化物实现增强型hemt的方法
CN111699560A (zh) * 2018-02-06 2020-09-22 日产自动车株式会社 半导体装置
CN111699560B (zh) * 2018-02-06 2024-04-30 日产自动车株式会社 半导体装置
CN110911484A (zh) * 2019-11-22 2020-03-24 华南理工大学 湿法腐蚀辅助掺杂制备的增强型GaN HEMT器件及制备方法
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法

Also Published As

Publication number Publication date
TWI492378B (zh) 2015-07-11
CN103325822B (zh) 2016-03-30
TW201340314A (zh) 2013-10-01
US20130242618A1 (en) 2013-09-19
JP5902010B2 (ja) 2016-04-13
KR20130106263A (ko) 2013-09-27
JP2013197305A (ja) 2013-09-30
KR101473534B1 (ko) 2014-12-16

Similar Documents

Publication Publication Date Title
CN103325822B (zh) 化合物半导体器件及其制造方法
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
CN103367424B (zh) 化合物半导体器件及其制造方法
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103367426B (zh) 化合物半导体器件及其制造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
TWI475696B (zh) 化合物半導體裝置及其製造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
JP2014072388A (ja) 化合物半導体装置及びその製造方法
JP2014090033A (ja) 化合物半導体装置及びその製造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP7032641B2 (ja) 化合物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP6953886B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2024005729A (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140730

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140730

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant