JP5990976B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5990976B2
JP5990976B2 JP2012078260A JP2012078260A JP5990976B2 JP 5990976 B2 JP5990976 B2 JP 5990976B2 JP 2012078260 A JP2012078260 A JP 2012078260A JP 2012078260 A JP2012078260 A JP 2012078260A JP 5990976 B2 JP5990976 B2 JP 5990976B2
Authority
JP
Japan
Prior art keywords
insulating film
region
semiconductor device
halogen
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012078260A
Other languages
English (en)
Other versions
JP2013207274A (ja
Inventor
雅仁 金村
雅仁 金村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012078260A priority Critical patent/JP5990976B2/ja
Priority to US13/783,551 priority patent/US8846479B2/en
Priority to TW102109433A priority patent/TWI515894B/zh
Priority to CN201310096622.4A priority patent/CN103367423B/zh
Priority to KR1020130032968A priority patent/KR101439015B1/ko
Publication of JP2013207274A publication Critical patent/JP2013207274A/ja
Application granted granted Critical
Publication of JP5990976B2 publication Critical patent/JP5990976B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。例えば、窒化物半導体であるＧａＮは、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ１．１ｅＶ、ＧａＡｓのバンドギャップ１．４ｅＶよりも大きい。
このような高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。具体的には、ＡｌＧａＮを電子供給層、ＧａＮを電子走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差による歪みによりＡｌＧａＮにピエゾ分極等が生じ、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。このため、高電圧における動作が可能であり、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイスに用いることができる。
このように発生した２ＤＥＧは、通常、ゲート電極等に電圧を印加しない状態においても、ゲート直下の領域において存在しているため、作製されるデバイスはノーマリオンとなってしまう。しかしながら、一般的には電力用スイッチング素子等においては、ノーマリーオフであること、即ち、ゲート電圧が０Ｖの場合には、ドレイン−ソース間に電流が流れないものが求められている。従って、ノーマリーオフにするために様々な構造及び方法の検討がなされている（例えば、特許文献２）。また、ＨＥＭＴ等のトランジスタにおけるリーク電流を抑制するため、ゲート電極の下に絶縁膜を形成した絶縁ゲート構造のデバイスも開示されている（例えば、特許文献３）。
特開２００２−３５９２５６号公報 特開２０１１−１４７８９号公報 特開２０１０−１９９４８１号公報
ところで、窒化物半導体を用いたＨＥＭＴにおいて、ノーマリーオフにするためには、電子供給層の上に、ｐ−ＧａＮキャップ層を形成した構造のものや、ゲートリセスを形成した構造のものがある。しかしながら、ｐ−ＧａＮキャップ層は結晶成長させることが困難であり、また、ゲートリセスを形成しただけでは、十分にノーマリーオフさせることができない場合がある。また、他には半導体層やゲート絶縁膜の所定の領域に負イオンを打ち込む方法がある。しかしながら、負イオンを打ち込むことにより、電子供給層や電子走行層等の窒化物半導体層の受けるダメージは大きく、作製されたＨＥＭＴの特性が低下する場合や、均一性が低下し歩留りが低下する場合等がある。
よって、電子供給層や電子走行層等の窒化物半導体層にダメージを与えることなく、簡易に、安定的にノーマリーオフにすることのできる半導体装置及び半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成された第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜が順次積層形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、を有し、前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されており、前記第１の絶縁膜において、前記ゲート電極が形成される領域の直下となる領域には、ハロゲンイオンを含む領域が形成されており、前記第３の絶縁膜は、ハロゲンを含むものであって、前記第２の絶縁膜におけるハロゲン濃度は、前記第３の絶縁膜におけるハロゲン濃度よりも低いことを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、前記第２の半導体層の上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜の所定の領域に、ハロゲンイオンのイオン注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、前記第１の絶縁膜の上に、第２の絶縁膜及び第３の絶縁膜を順次形成する工程と、前記第３の絶縁膜に、ハロゲンイオンを注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、前記所定の領域の直上となる前記第３の絶縁膜の上に、ゲート電極を形成する工程と、を有することを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、前記第２の半導体層の上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜の所定の領域に、ハロゲンイオンのイオン注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、前記第１の絶縁膜の上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に、ハロゲンを含む第３の絶縁膜を形成する工程と、前記所定の領域の直上となる前記第３の絶縁膜の上に、ゲート電極を形成する工程と、を有することを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、電子供給層や電子走行層等の窒化物半導体層にダメージを与えることなく、容易に、安定的にノーマリーオフにすることができる。
ＧａＮの上にＡｌ２Ｏ３膜を形成した試料の説明図 ＧａＮの上にＡｌ２Ｏ３膜を形成した試料の電圧と容量との相関図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（３） 第４の実施の形態における半導体装置の構造図 第５の実施の形態における半導体装置の製造方法の工程図（１） 第５の実施の形態における半導体装置の製造方法の工程図（２） 第５の実施の形態における半導体装置の製造方法の工程図（３） 第６の実施の形態における半導体デバイスの説明図 第６の実施の形態におけるＰＦＣ回路の回路図 第６の実施の形態における電源装置の回路図 第６の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
ところで、前述したように、窒化物半導体層にフッ素イオン等の負イオンをイオン注入やプラズマ照射により注入等した場合、窒化物半導体層はダメージを受けるため、特性が低下する場合や、歩留りが低下する場合がある。一方、ＨＥＭＴ等のトランジスタにおいては、リーク電流を抑制するため、窒化物半導体層とゲート電極との間に絶縁膜が形成されている構造のもの、即ち、窒化物半導体層の上に、絶縁膜が形成され、この絶縁膜上に、ゲート電極が形成されている構造のものがある。発明者は、鋭意研究の結果、窒化物半導体層には負イオンを注入することなく、ゲート膜にのみ負イオンを注入すれば、ＨＥＭＴ等の特性等を低下させることなく、ノーマリーオフにすることができることを見出した。即ち、ゲート絶縁膜にのみ負イオンを注入等した場合には、窒化物半導体層にはダメージを与えることはないため、ＨＥＭＴ等の特性等を低下させることなく、ノーマリーオフにすることができることを見出したのである。
次に、この内容に基づき行なった実験について図１及び図２に基づき説明する。具体的には、図１に示される３種類の試料を作製しＣ−Ｖ特性を調べた。図１（ａ）に示される試料１Ａは、不図示の基板上に、ｎ−ＧａＮ膜２を形成し、ｎ−ＧａＮ膜２の上に、絶縁膜３を形成し、絶縁膜３の上に第１の電極４を形成し、ｎ−ＧａＮ層２に接する第２の電極５を形成した構造のものである。尚、ｎ−ＧａＮ膜２は、不純物元素としてＳｉが１×１０１７／ｃｍ３ドープされており、絶縁膜３はＡｌ２Ｏ３により形成されている。
次に、図１（ｂ）に示される試料１Ｂは、不図示の基板上に、ｎ−ＧａＮ膜２を形成し、ｎ−ＧａＮ膜２の上に、絶縁膜６を形成し、絶縁膜６の上に第１の電極４を形成し、ｎ−ＧａＮ層２に接する第２の電極５を形成した構造のものである。尚、ｎ−ＧａＮ膜２は、不純物元素としてＳｉが１×１０１７／ｃｍ３ドープされており、絶縁膜６はＡｌ２Ｏ３により形成されている。また、絶縁膜６においては、絶縁膜６とｎ−ＧａＮ層２との界面近傍に、イオン注入によりフッ素イオンを含む領域６ａが形成されている。
次に、図１（ｃ）に示される試料１Ｃは、不図示の基板上に、ｎ−ＧａＮ膜２を形成し、ｎ−ＧａＮ膜２の上に、絶縁膜７を形成し、絶縁膜７の上に第１の電極４を形成し、ｎ−ＧａＮ層２に接する第２の電極５を形成した構造のものである。尚、ｎ−ＧａＮ膜２は、不純物元素としてＳｉが１×１０１７／ｃｍ３ドープされており、絶縁膜７はＡｌ２Ｏ３により形成されている。また、絶縁膜７においては、絶縁膜７とｎ−ＧａＮ層２との界面近傍に、イオン注入によりフッ素イオンを含む領域７ａが形成されており、第１の電極５が形成されている側の絶縁膜７の表面近傍に、イオン注入によりフッ素イオンを含む領域７ｂが形成されている。
図２は、図１に示される試料を作製し、第１の電極３と第２の電極４との間に印加される電圧を昇降させた場合において、第１の電極３と第２の電極４との間における容量の変化（Ｃ−Ｖ特性）を示すものである。具体的には、最初に、−１０Ｖから＋１０Ｖまで印加する電圧を変化させた後、＋１０Ｖから−１０Ｖ迄印加する電圧を変化させた場合における容量の変化を示すものである。図２に基づき、試料１Ａ〜１Ｃにおける特性等について説明する。
図１（ａ）に示される構造の試料１Ａは、昇圧させた場合には、電圧が０Ｖ以前で容量が変化しはじめている。また、電圧を昇降させた場合において、同じ電圧における容量の値が異なっており、ヒステリシスを有している。従って、試料１Ａの構造に基づき形成されるＨＥＭＴは、ノーマリーオフではなく、また、ヒステリシスを有していることから、ゲート閾値電圧の変動幅が大きく均一性が低いものと考えられる。
次に、図１（ｂ）に示される構造の試料１Ｂは、昇圧させた場合には、電圧が０Ｖ以前では、あまり容量は変化していない。また、電圧を昇降させた場合において、同じ電圧における容量の値が異なっており、ヒステリシスを有している。従って、試料１Ｂの構造に基づき形成されるＨＥＭＴは、ノーマリーオフにはなるものの、ヒステリシスリープを有していることから、ゲート閾値電圧の変動幅が大きく均一性が低いものと考えられる。
次に、図１（ｃ）に示される構造の試料１Ｃは、電圧が０Ｖ以前では、殆ど容量が変化していない。また、電圧を昇降させた場合において、同じ電圧における容量の値は略同じであり、殆どヒステリシスを有していない。従って、試料１Ｃの構造に基づき形成されるＨＥＭＴは、ノーマリーオフになるものであり、また、殆どヒステリシスを有していないため、ゲート閾値電圧の変動幅が小さく均一性が高いものと考えられる。尚、試料１Ｂに比べて、試料１Ｃの方が、容量変化が開始する電圧等が高いため、より一層確実にゲート閾値電圧を正にシフトさせることができ、ノーマリーオフであって閾値電圧の高い半導体装置を得ることができる。
以上により、試料１Ｃの構造に基づく構造の半導体装置を作製することにより、ノーマリーオフとなるものであって、ゲート閾値電圧の変動幅が少ない安定的なＨＥＭＴを得ることができる。即ち、ゲート絶縁膜においてｎ−ＧａＮ層等との界面近傍にフッ素イオンを含む領域を形成し、ゲート絶縁膜の表面近傍にフッ素イオンを含む領域を形成することにより、ノーマリーオフで、ゲート閾値電圧の変動幅が少ない安定的なＨＥＭＴを得ることができる。
（半導体装置）
次に、第１の実施の形態における半導体装置について、図３に基づき説明する。本実施の形態における半導体装置は、シリコン等の基板１０の上に、窒化物半導体層として、不図示のバッファ層、電子走行層２１、電子供給層２２が順次積層して形成されている。これにより、電子走行層２１における電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが形成される。尚、電子走行層２１は、厚さが３μｍのインテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）により形成されており、電子供給層２２は、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎ（ｉ−Ａｌ０．２５Ｇａ０．７５Ｎ）により形成されている。
電子供給層２２の上には、第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜３３によりゲート絶縁膜となる絶縁膜３０が形成されている。第１の絶縁膜３１は、Ａｌ２Ｏ３（酸化アルミニウム）より形成されており、後述するゲート電極４１の直下となる領域に、フッ素イオン（Ｆ−）を含む領域３１ａが形成されている。また、第２の絶縁膜３２は、Ａｌ２Ｏ３により形成されており、第３の絶縁膜３３は、フッ素イオンを含むＡｌ２Ｏ３により形成されている。第３の絶縁層３３の表面の所定の領域には、ゲート電極４１が形成されており、また、電子供給層２２と接してソース電極４２及びドレイン電極４３が形成されている。尚、ゲート電極４１の直下の領域における電子供給層２２等の一部を除去することにより、ゲートリセスが形成されている構造のものであってもよい。
このように、第１の絶縁膜３１において、ゲート電極４１の直下となる領域に、フッ素イオンを含む領域３１ａを形成することにより、ゲート電極４１の直下となる領域における２ＤＥＧ２１ａを消失させることができ、ノーマリーオフにすることができる。また、ゲート電極４１の直下となる領域を越えて、フッ素イオンを含む領域３１ａを形成した場合、２ＤＥＧ２１ａが消失される領域が、ゲート電極４１の直下以外の領域にまで広がるため、トランジスタとして機能しなくなる場合がある。尚、本実施の形態においては、フッ素イオンを含む領域３１ａはハロゲンイオンを含む領域と記載する場合がある。また、第３の絶縁層３３においては、フッ素イオンを含む領域が略全体に形成されているものとする。また、電子走行層２１及び電子供給層２２には、各々の素子ごとに素子分離するための素子分離領域５０が形成されている。
本実施の形態における半導体装置は、絶縁膜３０における電子供給層２２との界面近傍と、絶縁膜３０の表面近傍には、フッ素イオンがドープされているため、ノーマリーオフにすることができ、更には、ゲート閾値電圧の変動幅を少なくすることができる。尚、本実施の形態では、絶縁層３０には、フッ素イオンをドープした場合について説明したが、フッ素イオン以外のハロゲン、例えば、塩素、臭素、ヨウ素、アスタチンのイオンであっても同様の効果を得ることができるものと考えられる。
（製造方法）
次に、本実施の形態における半導体装置の製造方法について、図４〜図６に基づき説明する。
最初に、図４（ａ）に示すように、基板１０の上に、窒化物半導体層である不図示のバッファ層、電子走行層２１、電子供給層２２をＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法によりエピタキシャル成長により形成する。基板１１としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。また、電子走行層２１は、厚さ３μｍのインテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）により形成されており、電子供給層２２は、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎ（ｉ−Ａｌ０．２５Ｇａ０．７５Ｎ）により形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが形成される。尚、電子供給層２２の上には、不図示のキャップ層等を形成してもよく、また、電子走行層２１と電子供給層２２との間に中間層等を形成してもよい。
本実施の形態におけるＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、窒化物半導体層の一部をｎ型で形成する場合には、不純物元素としてＳｉが用いられ、Ｓｉの原料ガスにはＳｉＨ３（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉（チャンバー）に供給される。
次に、図４（ｂ）に示すように、形成された半導体層に素子間分離領域５０を形成する。具体的には、電子供給層２２上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域５０が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング及び絶縁材料の埋め込み、または、イオン注入法により素子間分離領域５０を形成する。素子間分離領域５０を形成した後は、レジストパターンは有機溶剤等により除去する。
次に、図４（ｃ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ｔｉ／Ａｌの積層金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層２２の上において、残存するＴｉ／Ａｌの積層金属膜によりソース電極４２及びドレイン電極４３が形成される。この後、約７００℃の温度で熱処理を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図５（ａ）に示すように、第１の絶縁膜３１を形成する。具体的には、電子供給層２２の上に、ＡＬＤ（Atomic Layer Deposition）法により、厚さが１０ｎｍのＡｌ２Ｏ３を成膜することにより形成する。第１の絶縁膜３１の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ（Chemical Vapor Deposition）法、熱ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、スパッタリング法、電子ビーム蒸着法等の成膜法により形成してもよい。また、第１の絶縁膜３１を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等により形成してもよい。尚、第１の絶縁膜３１の膜厚は、上記の膜厚に限定されるものではなく、第１の絶縁膜３１を成膜した後、熱処理等を行ってもよい。また、第１の絶縁膜３１を形成する前に、後述するゲート電極４１が形成される領域の直下における電子供給層２２等の一部をドライエッチング等により除去した後、第１の絶縁膜３１を形成した構造のものであってもよい。
次に、図５（ｂ）に示すように、第１の絶縁膜３１において、後述するゲート電極４１が形成される領域の直下の領域にフッ素イオンを注入し、フッ素イオンを含む領域３１ａを形成する。具体的には、第１の絶縁膜３１の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、後述するゲート電極４１の直下となる領域に開口部を有するレジストパターン６１を形成し、この後、ＣＦ４を用いてプラズマ照射を行なう。この際行なわれるプラズマ照射の条件は、ＣＦ４の流量が１５ｓｃｃｍ、チャンバー内の圧力が３Ｐａ、印加電圧が５０Ｗ、照射時間が５分である。これにより、レジストパターン６１の形成されていない領域にのみフッ素イオン（Ｆ−）を注入し、フッ素イオンを含む領域３１ａを形成することができる。また、この際注入されるフッ素イオンの濃度は、１×１０１５〜１×１０１９ｃｍ−３であり、プラズマ照射に用いられるガスとしては、ＣＦ４の他、ＳＦ６、ＮＦ３、Ｆ２等が挙げられる。また、フッ素イオンを含む領域３１ａは、プラズマ照射以外にもフッ素イオンのイオン注入により形成してもよい。また、フッ素イオンは第１の絶縁膜３１よりも深く電子供給層２２等の窒化物半導体層まで注入されると、窒化物半導体層がダメージを受けるため特性等に悪影響を与える。よって、フッ素イオンは窒化物半導体層には殆ど注入されることなく、第１の絶縁膜３１のフッ素イオンを含む領域３１ａにのみ注入されていることが好ましい。また、本実施の形態においては、ＣＦ４を用いたプラズマ照射についてはハロゲン化合物を用いたプラズマ照射と記載する場合があり、フッ素イオンのイオン注入についてはハロゲンイオンのイオン注入と記載する場合がある。
次に、図５（ｃ）に示すように、レジストパターン６１を有機溶剤等により除去した後、第１の絶縁膜３１の上に、第２の絶縁膜３２及び第３の絶縁膜３３を形成する。具体的には、第１の絶縁膜３１の上に、ＡＬＤ法により、厚さが１５ｎｍのＡｌ２Ｏ３を成膜することにより第２の絶縁膜３２を形成し、更に、第２の絶縁膜３２の上に、厚さが１５ｎｍのＡｌ２Ｏ３を成膜することにより第３の絶縁膜３３を形成する。第２の絶縁膜３２及び第３の絶縁膜３３の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、スパッタリング法、電子ビーム蒸着法等の成膜法が挙げられる。また、第２の絶縁膜３２及び第３の絶縁膜３３を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等であってもよい。尚、第２の絶縁膜３２及び第３の絶縁膜３３は連続して成膜することにより形成してもよい。
次に、図６（ａ）に示すように、第３の絶縁膜３３にフッ素イオンを注入する。具体的には、第３の絶縁膜３３の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成されている領域にレジストパターン６２を形成し、この後、ＣＦ４を用いてプラズマ照射を行なう。この際行なわれるプラズマ照射の条件は、ＣＦ４の流量が１５ｓｃｃｍ、チャンバー内の圧力が３Ｐａ、印加電圧が５０Ｗ、照射時間が５分である。これにより、レジストパターン６２の形成されていない領域にフッ素イオンを注入する。この際注入されるフッ素イオンの濃度は、１×１０１５〜１×１０１９ｃｍ−３であり、プラズマ照射に用いられるガスとしては、ＣＦ４の他、ＳＦ６、ＮＦ３、Ｆ２等が挙げられる。また、第３の絶縁膜３３におけるフッ素イオンの注入は、プラズマ照射以外にもフッ素イオンのイオン注入により行ってもよい。尚、フッ素イオンは第３の絶縁膜３３の領域内に注入されていることが好ましい。また、フッ素イオンが注入されている第３の絶縁膜３３と、第１の絶縁膜３１におけるフッ素イオンを含む領域３１ａとは、第２の絶縁膜３２により隔てられていることが好ましい。
次に、図６（ｂ）に示すように、レジストパターン６２を有機溶剤等により除去した後、第３の絶縁膜３３の上の所定の領域にゲート電極４１を形成する。具体的には、第３の絶縁膜３３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口部の形成される位置が、第１の絶縁膜３１におけるフッ素イオンを含む領域３１ａの直上となるように形成する。この後、真空蒸着により、Ｎｉ／Ａｕの積層金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、フッ素イオンを含む領域３１ａの直上における第３の絶縁膜３３の上に、残存するＮｉ／Ａｕの積層金属膜により、ゲート電極４１が形成される。
以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置は、電子供給層や電子走行層等の窒化物半導体層にフッ素イオンが殆ど、または、まったく注入されないため、窒化物半導体層おけるダメージを殆ど受けることがない。従って、本実施の形態においては、ノーマリーオフであって、ゲート閾値電圧が安定的な半導体装置を得ることができる。
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について、図７に基づき説明する。本実施の形態は、第１の実施の形態における半導体装置において、絶縁膜に注入されるハロゲンのイオンをフッ素イオンに代えて塩素イオンを注入した構造のものである。
本実施の形態における半導体装置は、シリコン等の基板１０の上に、窒化物半導体層として、不図示のバッファ層、電子走行層２１、電子供給層２２が順次積層して形成されている。これにより、電子走行層２１における電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが形成される。尚、電子走行層２１は、厚さが３μｍのインテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）により形成されており、電子供給層２２は、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎ（ｉ−Ａｌ０．２５Ｇａ０．７５Ｎ）により形成されている。
電子供給層２２の上には、第１の絶縁膜１３１、第２の絶縁膜１３２、第３の絶縁膜１３３によりゲート絶縁膜となる絶縁膜１３０が形成されている。第１の絶縁膜１３１は、Ａｌ２Ｏ３により形成されており、後述するゲート電極４１の直下となる領域に、塩素イオン（Ｃｌ−）を含む領域１３１ａが形成されている。また、第２の絶縁膜１３２は、Ａｌ２Ｏ３により形成されており、第３の絶縁膜１３３は、塩素イオンを含むＡｌ２Ｏ３により形成されている。第３の絶縁層１３３の表面の所定の領域には、ゲート電極４１が形成されており、また、電子供給層２２と接してソース電極４２及びドレイン電極４３が形成されている。尚、ゲート電極４１の直下の領域における電子供給層２２等の一部を除去することにより、ゲートリセスが形成されている構造のものであってもよい。
このように、第１の絶縁膜１３１において、ゲート電極４１の直下となる領域に、塩素イオンを含む領域１３１ａを形成することにより、ゲート電極４１の直下となる領域における２ＤＥＧ２１ａを消失させることができ、ノーマリーオフにすることができる。また、ゲート電極４１の直下となる領域を越えて、塩素イオンを含む領域１３１ａを形成した場合、２ＤＥＧ２１ａが消失される領域が、ゲート電極４１の直下以外の領域にまで広がるため、トランジスタとして機能しなくなる場合がある。尚、本実施の形態においては、塩素イオンを含む領域１３１ａはハロゲンイオンを含む領域と記載する場合がある。また、第３の絶縁層１３３においては、塩素イオンを含む領域が略全体に形成されているものとする。また、電子走行層２１及び電子供給層２２には、各々の素子ごとに素子分離するための素子分離領域５０が形成されている。
本実施の形態における半導体装置は、絶縁膜１３０における電子供給層２２との界面近傍と、絶縁膜１３０の表面近傍には、塩素イオンがドープされているため、ノーマリーオフにすることができ、更には、ゲート閾値電圧の変動幅を少なくすることができる。
（製造方法）
次に、本実施の形態における半導体装置の製造方法について、図８〜図１０に基づき説明する。
最初に、図８（ａ）に示すように、基板１０の上に、窒化物半導体層である不図示のバッファ層、電子走行層２１、電子供給層２２をＭＯＶＰＥ法によりエピタキシャル成長により形成する。基板１１としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。また、電子走行層２１は、厚さ３μｍのインテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）により形成されており、電子供給層２２は、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎ（ｉ−Ａｌ０．２５Ｇａ０．７５Ｎ）により形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが形成される。尚、電子供給層２２の上には、不図示のキャップ層等を形成してもよく、また、電子走行層２１と電子供給層２２との間に中間層等を形成してもよい。
本実施の形態におけるＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、窒化物半導体層の一部をｎ型で形成する場合には、不純物元素としてＳｉが用いられ、Ｓｉの原料ガスにはＳｉＨ３（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉（チャンバー）に供給される。
次に、図８（ｂ）に示すように、形成された半導体層に素子間分離領域５０を形成する。具体的には、電子供給層２２上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域５０が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング及び絶縁材料の埋め込み、または、イオン注入法により素子間分離領域５０を形成する。素子間分離領域５０を形成した後は、レジストパターンは有機溶剤等により除去する。
次に、図８（ｃ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ｔｉ／Ａｌの積層金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層２２の上において、残存するＴｉ／Ａｌの積層金属膜によりソース電極４２及びドレイン電極４３が形成される。この後、約７００℃の温度で熱処理を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図９（ａ）に示すように、第１の絶縁膜１３１を形成する。具体的には、電子供給層２２の上に、ＡＬＤ法により、厚さが１０ｎｍのＡｌ２Ｏ３を成膜することにより形成する。第１の絶縁膜１３１の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、スパッタリング法、電子ビーム蒸着法等の成膜法により形成してもよい。また、第１の絶縁膜１３１を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等により形成してもよい。尚、第１の絶縁膜１３１の膜厚は、上記の膜厚に限定されるものではなく、また、第１の絶縁膜１３１を成膜した後、熱処理等を行ってもよい。また、第１の絶縁膜３１を形成する前に、後述するゲート電極４１が形成される領域の直下における電子供給層２２等の一部をドライエッチング等により除去した後、第１の絶縁膜３１を形成した構造のものであってもよい。
次に、図９（ｂ）に示すように、第１の絶縁膜１３１において、後述するゲート電極４１が形成される領域の直下の領域に塩素イオンを注入し、塩素イオンを含む領域１３１ａを形成する。具体的には、第１の絶縁膜１３１の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１の直下となる領域に開口部を有するレジストパターン６１を形成し、この後、Ｃｌ２を用いてプラズマ照射を行なう。この際行なわれるプラズマ照射の条件は、Ｃｌ２の流量が３０ｓｃｃｍ、チャンバー内の圧力が２Ｐａ、印加電圧が４０Ｗ、照射時間が５分である。これにより、レジストパターン６１の形成されていない領域にのみ塩素イオン（Ｃｌ−）を注入し、塩素イオンを含む領域１３１ａを形成することができる。また、この際注入される塩素イオンの濃度は、１×１０１５〜１×１０１９ｃｍ−３である。プラズマ照射に用いられるガスとしては、Ｃｌ２の他、ＣＣｌ４、ＢＣｌ３、ＳｉＣｌ４等が挙げられる。また、塩素イオンを含む領域１３１ａは、プラズマ照射以外にも塩素イオンのイオン注入により形成してもよい。また、塩素イオンは第１の絶縁膜１３１よりも深く電子供給層２２等の窒化物半導体層まで注入されると、窒化物半導体層がダメージを受けるため特性等に悪影響を与える。よって、塩素イオンは窒化物半導体層には殆ど注入されることなく、第１の絶縁膜１３１の塩素イオンを含む領域１３１ａにのみ注入されていることが好ましい。尚、本実施の形態においては、Ｃｌ２を用いたプラズマ照射についてはハロゲン化合物を用いたプラズマ照射と記載する場合があり、塩素イオンのイオン注入についてはハロゲンイオンのイオン注入と記載する場合がある。
次に、図９（ｃ）に示すように、レジストパターン６１を有機溶剤等により除去した後、第１の絶縁膜１３１の上に、第２の絶縁膜１３２及び第３の絶縁膜１３３を形成する。具体的には、第１の絶縁膜１３１の上に、ＡＬＤ法により、厚さが１５ｎｍのＡｌ２Ｏ３を成膜することにより第２の絶縁膜１３２を形成し、更に、第２の絶縁膜１３２の上に、厚さが１５ｎｍのＡｌ２Ｏ３を成膜することにより第３の絶縁膜１３３を形成する。第２の絶縁膜１３２及び第３の絶縁膜１３３の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、スパッタリング法、電子ビーム蒸着法等の成膜法が挙げられる。また、第２の絶縁膜１３２及び第３の絶縁膜１３３を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等であってもよい。尚、第２の絶縁膜１３２及び第３の絶縁膜１３３は、連続して成膜することにより形成してもよい。
次に、図１０（ａ）に示すように、第３の絶縁膜１３３に塩素イオンを注入する。具体的には、第３の絶縁膜１３３の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成されている領域にレジストパターン６２を形成すし、この後、Ｃｌ２を用いてプラズマ照射を行なう。この際行なわれるプラズマ照射の条件は、Ｃｌ２の流量が３０ｓｃｃｍ、チャンバー内の圧力が２Ｐａ、印加電圧が４０Ｗ、照射時間が５分である。これにより、レジストパターン６２の形成されていない領域に塩素イオンを注入する。この際注入される塩素イオンの濃度は、１×１０１５〜１×１０１９ｃｍ−３であり、プラズマ照射に用いられるガスとしては、Ｃｌ２の他、ＣＣｌ４、ＢＣｌ３、ＳｉＣｌ４等が挙げられる。また、第３の絶縁膜１３３における塩素イオンの注入は、プラズマ照射以外にも塩素イオンのイオン注入により行ってもよい。尚、塩素イオンは第３の絶縁膜１３３の領域内に注入されていることが好ましい。また、塩素イオンが注入されている第３の絶縁膜１３３と、第１の絶縁膜１３１における塩素イオンを含む領域１３１ａとは、第２の絶縁膜１３２により隔てられていることが好ましい。
次に、図１０（ｂ）に示すように、レジストパターン６２を有機溶剤等により除去した後、第３の絶縁膜１３３の上の所定の領域にゲート電極４１を形成する。具体的には、第３の絶縁膜１３３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口部の形成される位置が、第１の絶縁膜１３１における塩素イオンを含む領域１３１ａの直上となるように形成する。この後、真空蒸着により、Ｎｉ／Ａｕの積層金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、塩素イオンを含む領域１３１ａの直上における第３の絶縁膜１３３の上に、残存するＮｉ／Ａｕの積層金属膜により、ゲート電極４１が形成される。
以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置は、電子供給層や電子走行層等の窒化物半導体層に塩素イオンが殆ど、または、または、まったく注入されないため、窒化物半導体層おけるダメージを殆ど受けることがない。従って、本実施の形態においては、ノーマリーオフであって、ゲート閾値電圧が安定的な半導体装置を得ることができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図１１に基づき説明する。本実施の形態は、ゲート電極の直下にゲートリセスを形成した構造のものである。このようなゲートリセスを形成することにより、ゲート電圧の閾値電圧をより確実に正にすることができる。本実施の形態における半導体装置は、シリコン等の基板１０の上に、窒化物半導体層として、不図示のバッファ層、電子走行層２１、電子供給層２２が順次積層して形成されている。これにより、電子走行層２１における電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが形成される。尚、電子走行層２１は、厚さが３μｍのインテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）により形成されており、電子供給層２２は、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎ（ｉ−Ａｌ０．２５Ｇａ０．７５Ｎ）により形成されている。
電子供給層２２の上には、第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜２３３によりゲート絶縁膜となる絶縁膜２３０が形成されている。第１の絶縁膜３１は、Ａｌ２Ｏ３により形成されており、後述するゲート電極４１の直下となる領域に、フッ素イオン（Ｆ−）を含む領域３１ａが形成されている。また、第２の絶縁膜３２は、Ａｌ２Ｏ３により形成されており、第３の絶縁膜２３３は、全部又は一部においてフッ素イオンを含むＡｌ２Ｏ３により形成されている。第３の絶縁層２３３の表面の所定の領域には、ゲートリセス２４０が形成されており、ゲートリセス２４０が形成されている領域にはゲート電極４１が形成されている。また、電子供給層２２と接してソース電極４２及びドレイン電極４３が形成されている。
このように、第１の絶縁膜３１において、ゲート電極４１の直下となる領域に、フッ素イオンを含む領域３１ａを形成することにより、ゲート電極４１の直下となる領域における２ＤＥＧ２１ａを消失させることができ、より確実にノーマリーオフにすることができる。また、ゲート電極４１の直下となる領域を越えて、フッ素イオンを含む領域３１ａを形成した場合、２ＤＥＧ２１ａが消失される領域が、ゲート電極４１の直下以外の領域にまで広がるため、トランジスタとして機能しなくなる場合がある。尚、本実施の形態において、フッ素イオンを含む領域３１ａはハロゲンイオンを含む領域と記載する場合がある。また、第３の絶縁層２３３においてはフッ素イオンを含む領域が略全体に形成されているものとする。また、電子走行層２１及び電子供給層２２には、各々の素子ごとに素子分離するための素子分離領域５０が形成されている。
本実施の形態における半導体装置は、絶縁膜３０における電子供給層２２との界面近傍と、絶縁膜３０の表面近傍には、フッ素イオンがドープされているため、ノーマリーオフにすることができ、更には、ゲート閾値電圧の変動幅を少なくすることができる。また、本実施の形態では、ゲートリセス２４０が形成されているため、より確実にノーマリーオフにすることができ、閾値電圧を高くすることができる。尚、本実施の形態では、絶縁層３０には、フッ素イオンをドープした場合について説明したが、フッ素イオン以外のハロゲン、例えば、塩素、臭素、ヨウ素、アスタチンのイオンであっても同様の効果を得ることができるものと考えられる。
（製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１２〜図１４に基づき説明する。
最初に、図１２（ａ）に示すように、基板１０の上に、窒化物半導体層である不図示のバッファ層、電子走行層２１、電子供給層２２をＭＯＶＰＥ法によりエピタキシャル成長により形成する。基板１１としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。また、電子走行層２１は、厚さ３μｍのインテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）により形成されており、電子供給層２２は、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎ（ｉ−Ａｌ０．２５Ｇａ０．７５Ｎ）により形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが形成される。尚、電子供給層２２の上には、不図示のキャップ層等を形成してもよく、また、電子走行層２１と電子供給層２２との間に中間層等を形成してもよい。
本実施の形態におけるＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、窒化物半導体層の一部をｎ型で形成する場合には、不純物元素としてＳｉが用いられ、Ｓｉの原料ガスにはＳｉＨ３（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉（チャンバー）に供給される。
次に、図１２（ｂ）に示すように、形成された半導体層に素子間分離領域５０を形成する。具体的には、電子供給層２２上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域５０が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング及び絶縁材料の埋め込み、または、イオン注入法により素子間分離領域５０を形成する。素子間分離領域５０を形成した後は、レジストパターンは有機溶剤等により除去する。
次に、図１２（ｃ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ｔｉ／Ａｌの積層金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層２２の上において、残存するＴｉ／Ａｌの積層金属膜によりソース電極４２及びドレイン電極４３が形成される。この後、約７００℃の温度で熱処理を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図１３（ａ）に示すように、第１の絶縁膜３１を形成する。具体的には、電子供給層２２の上に、ＡＬＤ法により、厚さが１０ｎｍのＡｌ２Ｏ３を成膜することにより形成する。第１の絶縁膜３１の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、スパッタリング法、電子ビーム蒸着法等の成膜法により形成してもよい。また、第１の絶縁膜３１を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等により形成してもよい。尚、第１の絶縁膜３１の膜厚は、上記の膜厚に限定されるものではなく、また、第１の絶縁膜３１を成膜した後、熱処理等を行ってもよい。
次に、図１３（ｂ）に示すように、第１の絶縁膜３１において、後述するゲート電極４１が形成される領域の直下の領域にフッ素イオンを注入し、フッ素イオンを含む領域３１ａを形成する。具体的には、第１の絶縁膜３１の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、後述するゲート電極４１の直下となる領域に開口部を有するレジストパターン６１を形成し、この後、ＣＦ４を用いてプラズマ照射を行なう。この際行なわれるプラズマ照射の条件は、ＣＦ４の流量が１５ｓｃｃｍ、チャンバー内の圧力が３Ｐａ、印加電圧が５０Ｗ、照射時間が５分である。これにより、レジストパターン６１の形成されていない領域にのみフッ素イオン（Ｆ−）を注入し、フッ素イオンを含む領域３１ａを形成することができる。また、この際注入されるフッ素イオンの濃度は、１×１０１５〜１×１０１９ｃｍ−３であり、プラズマ照射に用いられるガスとしては、ＣＦ４の他、ＳＦ６、ＮＦ３、Ｆ２等が挙げられる。また、フッ素イオンを含む領域３１ａは、プラズマ照射以外にもフッ素イオンのイオン注入により形成してもよい。尚、フッ素イオンは第１の絶縁膜３１よりも深く電子供給層２２等の窒化物半導体層まで注入されると、窒化物半導体層がダメージを受けるため特性等に悪影響を与える。よって、フッ素イオンは窒化物半導体層には殆ど注入されることなく、第１の絶縁膜３１のフッ素イオンを含む領域３１ａにのみ注入されていることが好ましい。また、本実施の形態においては、ＣＦ４を用いたプラズマ照射についてはハロゲン化合物を用いたプラズマ照射と記載する場合があり、フッ素イオンのイオン注入についてはハロゲンイオンのイオン注入と記載する場合がある。
次に、図１３（ｃ）に示すように、レジストパターン６１を有機溶剤等により除去した後、第１の絶縁膜３１の上に、第２の絶縁膜３２及び第３の絶縁膜２３３を形成する。具体的には、第１の絶縁膜３１の上に、ＡＬＤ法により、厚さが２０ｎｍのＡｌ２Ｏ３を成膜することにより第２の絶縁膜３２を形成し、更に、第２の絶縁膜３２の上に、厚さが２０ｎｍのＡｌ２Ｏ３を成膜することにより第３の絶縁膜２３３を形成する。第２の絶縁膜３２及び第３の絶縁膜２３３の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、スパッタリング法、電子ビーム蒸着法等の成膜法が挙げられる。また、第２の絶縁膜３２及び第３の絶縁膜２３３を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等であってもよい。尚、第２の絶縁膜３２及び第３の絶縁膜２３３は連続して成膜することにより形成してもよい。
次に、図１４（ａ）に示すように、第３の絶縁膜２３３にゲートリセス２４０を形成する。具体的には、第３の絶縁膜２３３の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲートリセス２４０が形成される領域に開口部を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口部の形成される位置が、第１の絶縁膜３１におけるフッ素イオンを含む領域３１ａの直上となるように形成する。次に、この不図示のレジストパターンをマスクとして、レジストパターンの形成されていない領域において、第３の絶縁膜２３３を深さが約１０ｎｍとなるように、ウェットエッチングにより除去する。このウェットエッチングでは、エッチング液としてＴＭＡＨ溶液が用いられる。尚、第３の絶縁膜２３３を一部除去する方法は、ウェットエッチング以外の方法であってもよく、例えば、塩素系ガスを用いたドライエッチングであってもよい。
これにより、後述するゲート電極４１が形成される領域の直下の領域において、第３の絶縁膜２３３にゲートリセス２４０を形成することができる。
次に、図１４（ｂ）に示すように、第３の絶縁膜２３３にフッ素イオンを注入する。具体的には、第３の絶縁膜２３３の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成されている領域にレジストパターン６２を形成する。この後、ＣＦ４を用いてプラズマ照射を行なう。この際行なわれるプラズマ照射の条件は、ＣＦ４の流量が１５ｓｃｃｍ、チャンバー内の圧力が３Ｐａ、印加電圧が５０Ｗ、照射時間が５分である。これにより、レジストパターン６２の形成されていない領域にフッ素イオンを注入する。この際注入されるフッ素イオンの濃度は、１×１０１５〜１×１０１９ｃｍ−３であり、プラズマ照射に用いられるガスとしては、ＣＦ４の他、ＳＦ６、ＮＦ３、Ｆ２等が挙げられる。また、第３の絶縁膜２３３におけるフッ素イオンの注入は、プラズマ照射以外にもフッ素イオンのイオン注入により行ってもよい。尚、フッ素イオンは第３の絶縁膜２３３の領域内に注入されていることが好ましい。また、フッ素イオンが注入されている第３の絶縁膜２３３と、第１の絶縁膜３１におけるフッ素イオンを含む領域３１ａとは、第２の絶縁膜３２により隔てられていることが好ましい。
次に、図１４（ｃ）に示すように、レジストパターン６２を有機溶剤等により除去した後、第３の絶縁膜２３３の上のゲートリセス２４０が形成されている領域にゲート電極４１を形成する。具体的には、第３の絶縁膜２３３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域、即ち、ゲートリセス２４０が形成されている領域に開口部を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口部の形成される位置が、第１の絶縁膜３１におけるフッ素イオンを含む領域３１ａの直上となるように形成する。この後、真空蒸着により、Ｎｉ／Ａｕの積層金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、第３の絶縁膜２３３において、ゲートリセス２４０が形成されている領域に、残存するＮｉ／Ａｕの積層金属膜により、ゲート電極４１が形成される。
以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置は、電子供給層や電子走行層等の窒化物半導体層にフッ素イオンが殆ど、または、まったく注入されないため、窒化物半導体層おけるダメージを殆ど受けることがない。従って、本実施の形態においては、ノーマリーオフであって、ゲート閾値電圧が安定的な半導体装置を得ることができる。更に、本実施の形態における半導体装置は、ゲートリセス２４０を形成しているため、より一層ノーマリーオフにしやすい構造となっている。また、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第３の絶縁膜の一部にフッ素イオンを注入することにより、第３の絶縁膜にフッ素イオンを含む領域を形成した構造のものである。本実施の形態における半導体装置について、図１５に基づき説明する。
本実施の形態における半導体装置は、シリコン等の基板１０の上に、窒化物半導体層として、不図示のバッファ層、電子走行層２１、電子供給層２２が順次積層して形成されている。これにより、電子走行層２１における電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが形成される。尚、電子走行層２１は、厚さが３μｍのインテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）により形成されており、電子供給層２２は、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎ（ｉ−Ａｌ０．２５Ｇａ０．７５Ｎ）により形成されている。
電子供給層２２の上には、第１の絶縁膜３１、第２の絶縁膜３２、第３の絶縁膜３３３によりゲート絶縁膜となる絶縁膜３３０が形成されている。第１の絶縁膜３１は、Ａｌ２Ｏ３により形成されており、後述するゲート電極４１の直下となる領域に、フッ素イオン（Ｆ−）を含む領域３１ａが形成されている。また、第２の絶縁膜３２は、Ａｌ２Ｏ３により形成されており、第３の絶縁膜３３３は、Ａｌ２Ｏ３により形成されており、後述するソース電極４２及びドレイン電極４３と接することのないフッ素イオンを含む領域３３３ａが形成されている。第３の絶縁層３３３の表面の所定の領域には、ゲート電極４１が形成されており、また、電子供給層２２と接してソース電極４２及びドレイン電極４３が形成されている。
このように、第１の絶縁膜３１において、ゲート電極４１の直下となる領域に、フッ素イオンを含む領域３１ａを形成することにより、ゲート電極４１の直下となる領域における２ＤＥＧ２１ａを消失させることができ、ノーマリーオフにすることができる。また、ゲート電極４１の直下となる領域を越えて、フッ素イオンを含む領域３１ａを形成した場合、２ＤＥＧ２１ａが消失される領域が、ゲート電極４１の直下以外の領域にまで広がるため、トランジスタとして機能しなくなる場合がある。尚、本実施の形態においては、フッ素イオンを含む領域３１ａは第１のハロゲンイオンを含む領域と記載する場合があり、フッ素イオンを含む領域３３３ａは第２のハロゲンイオンを含む領域と記載する場合がある。また、電子走行層２１及び電子供給層２２には、各々の素子ごとに素子分離するための素子分離領域５０が形成されている。
また、本実施の形態においては、第３の絶縁膜３３３には、第３の絶縁膜３３３の一部に、ソース電極４２及びドレイン電極４３に接することのないフッ素イオンを含む領域３３３ａが形成されている。このように、第３の絶縁膜３３３においてフッ素イオンを含む領域３３３ａをソース電極４２及びドレイン電極４３と接することなく形成することにより、ソース−ドレイン間における耐圧を向上させることができる。尚、本実施の形態では、絶縁層３０には、フッ素イオンをドープした場合について説明したが、フッ素イオン以外のハロゲン、例えば、塩素、臭素、ヨウ素、アスタチンのイオンであっても同様の効果を得ることができるものと考えられる。
本実施の形態における半導体装置は、第１の実施の形態における製造方法において、形成されるレジストパターン６２をより大きく形成することにより製造することが可能である。即ち、図６（ａ）に示されるレジストパターン６２の大きさを第１の実施の形態において形成したものよりも大きく形成し、その後、フッ素イオンの注入等を第１の実施の形態における製造方法と同様の工程を行なうことにより製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態は、第２の実施の形態及び第３の実施の形態にも適用可能である。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体装置の製造方法であり、第１の実施の形態とは異なる半導体装置の製造方法である。本実施の形態における半導体装置の製造方法について、図１６〜図１８に基づき説明する。
最初に、図１６（ａ）に示すように、基板１０の上に、窒化物半導体層である不図示のバッファ層、電子走行層２１、電子供給層２２をＭＯＶＰＥ法によりエピタキシャル成長により形成する。基板１１としては、Ｓｉ、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板を用いることができる。また、電子走行層２１は、厚さ３μｍのインテンショナリーアンドープＧａＮ（ｉ−ＧａＮ）により形成されており、電子供給層２２は、厚さが２０ｎｍのインテンショナリーアンドープＡｌ０．２５Ｇａ０．７５Ｎ（ｉ−Ａｌ０．２５Ｇａ０．７５Ｎ）により形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが形成される。尚、電子供給層２２の上には、不図示のキャップ層等を形成してもよく、また、電子走行層２１と電子供給層２２との間に中間層等を形成してもよい。
本実施の形態におけるＭＯＶＰＥでは、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、窒化物半導体層の一部をｎ型で形成する場合には、不純物元素としてＳｉが用いられ、Ｓｉの原料ガスにはＳｉＨ３（モノシラン）等が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉（チャンバー）に供給される。
次に、図１６（ｂ）に示すように、形成された半導体層に素子間分離領域５０を形成する。具体的には、電子供給層２２上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域５０が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチング及び絶縁材料の埋め込み、または、イオン注入法により素子間分離領域５０を形成する。素子間分離領域５０を形成した後は、レジストパターンは有機溶剤等により除去する。
次に、図１６（ｃ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２２の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ｔｉ／Ａｌの積層金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、電子供給層２２の上において、残存するＴｉ／Ａｌの積層金属膜によりソース電極４２及びドレイン電極４３が形成される。この後、約７００℃の温度で熱処理を行なうことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図１７（ａ）に示すように、第１の絶縁膜３１を形成する。具体的には、電子供給層２２の上に、ＡＬＤ法により、厚さが１０ｎｍのＡｌ２Ｏ３を成膜することにより形成する。第１の絶縁膜３１の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、スパッタリング法、電子ビーム蒸着法等の成膜法により形成してもよい。また、第１の絶縁膜３１を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等により形成してもよい。尚、第１の絶縁膜３１の膜厚は、上記の膜厚に限定されるものではなく、また、第１の絶縁膜３１を成膜した後、熱処理等を行ってもよい。
次に、図１７（ｂ）に示すように、第１の絶縁膜３１において、後述するゲート電極４１が形成される領域の直下の領域にフッ素イオンを注入し、フッ素イオンを含む領域３１ａを形成する。具体的には、第１の絶縁膜３１の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、後述するゲート電極４１の直下となる領域に開口部を有するレジストパターン６１を形成し、この後、ＣＦ４を用いてプラズマ照射を行なう。この際行なわれるプラズマ照射の条件は、ＣＦ４の流量が１５ｓｃｃｍ、チャンバー内の圧力が３Ｐａ、印加電圧が５０Ｗ、照射時間が５分である。これにより、レジストパターン６１の形成されていない領域にのみフッ素イオン（Ｆ−）を注入し、フッ素イオンを含む領域３１ａを形成することができる。また、この際注入されるフッ素イオンの濃度は、１×１０１５〜１×１０１９ｃｍ−３であり、プラズマ照射に用いられるガスとしては、ＣＦ４の他、ＳＦ６、ＮＦ３、Ｆ２等が挙げられる。また、フッ素イオンを含む領域３１ａは、プラズマ照射以外にもフッ素イオンのイオン注入により形成してもよい。また、フッ素イオンは第１の絶縁膜３１よりも深く電子供給層２２等の窒化物半導体層まで注入されると、窒化物半導体層がダメージを受けるため特性等に悪影響を与える。よって、フッ素イオンは窒化物半導体層には殆ど注入されることなく、第１の絶縁膜３１のフッ素イオンを含む領域３１ａにのみ注入されていることが好ましい。
次に、図１７（ｃ）に示すように、レジストパターン６１を有機溶剤等により除去した後、第１の絶縁膜３１の上に、第２の絶縁膜３２を形成する。具体的には、第１の絶縁膜３１の上に、ＡＬＤ法により、厚さが１５ｎｍのＡｌ２Ｏ３を成膜することにより第２の絶縁膜３２を形成する。第２の絶縁膜３２の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、スパッタリング法、電子ビーム蒸着法等の成膜法が挙げられる。また、第２の絶縁膜３２を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等であってもよい。
次に、図１８（ａ）に示すように、第２の絶縁膜３２の上に、厚さが１５ｎｍのフッ素を含むＡｌ２Ｏ３を成膜することにより第３の絶縁膜３３を形成する。具体的には、第３の絶縁膜３３を成膜する際、Ａｌ２Ｏ３を形成する材料の他、フッ素成分を含むガスを所望のドープ量となるように添加した状態で第３の絶縁膜３３を形成する。これにより、フッ素を含むＡｌ２Ｏ３により第３の絶縁膜３３を形成することができる。第３の絶縁膜３３の形成方法としては、ＡＬＤ法以外にも、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、スパッタリング法、電子ビーム蒸着法等の成膜法が挙げられる。また、第３の絶縁膜３３を形成する材料としては、酸化物、窒化物、酸窒化物等が挙げられ、Ａｌ２Ｏ３の他、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮ等であってもよい。これにより、第１の絶縁膜３１、第２の絶縁膜３２及び第３の絶縁膜３３により絶縁膜３０が形成される。
次に、図１８（ｂ）に示すように、レジストパターン６２を有機溶剤等により除去した後、第３の絶縁膜３３の上の所定の領域にゲート電極４１を形成する。具体的には、第３の絶縁膜３３の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。尚、このレジストパターンは、開口部の形成される位置が、第１の絶縁膜３１におけるフッ素イオンを含む領域３１ａの直上となるように形成する。この後、真空蒸着により、Ｎｉ／Ａｕの積層金属膜を成膜し、有機溶剤等に浸漬させることにより、レジストパターン上に形成された積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、フッ素イオンを含む領域３１ａの直上における第３の絶縁膜３３の上に、残存するＮｉ／Ａｕの積層金属膜により、ゲート電極４１が形成される。
以上により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置は、電子供給層や電子走行層等の窒化物半導体層にフッ素イオンが殆ど、または、まったく注入されないため、窒化物半導体層におけるダメージを殆ど受けることがない。
また、本実施の形態では、第１の実施の形態におけるレジストパターン６２に相当するものを形成する必要がないため、製造工程を簡略化することができ、低コストで第１の実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。本実施の形態については、第２の実施の形態及び第３の実施の形態にも適用可能である。
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
（半導体デバイス）
本実施の形態における半導体デバイスは、第１から第５の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１９に基づき説明する。尚、図１９は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第５の実施の形態に示されているものとは、異なっている。
最初に、第１から第５の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第５の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３は、Ａｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドの一種であり第１から第５の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドの一種であり、第１から第５の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドの一種であり、第１から第５の実施の形態における半導体装置のドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
（ＰＦＣ回路、電源装置及び高周波増幅器）
次に、本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器は、第１から第５の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
（ＰＦＣ回路）
次に、本実施の形態におけるＰＦＣ（Power Factor Correction）回路について説明する。本実施の形態におけるＰＦＣ回路は、第１から第５の実施の形態における半導体装置を有するものである。
図２０に基づき、本実施の形態におけるＰＦＣ回路について説明する。本実施の形態におけるＰＦＣ回路４５０は、スイッチ素子（トランジスタ）４５１と、ダイオード４５２と、チョークコイル４５３と、コンデンサ４５４、４５５と、ダイオードブリッジ４５６と、不図示の交流電源とを有している。スイッチ素子４５１には、第１から第５の実施の形態における半導体装置であるＨＥＭＴが用いられている。
ＰＦＣ回路４５０では、スイッチ素子４５１のドレイン電極とダイオード４５２のアノード端子及びチョークコイル４５３の一方の端子とが接続されている。また、スイッチ素子４５１のソース電極とコンデンサ４５４の一方の端子及びコンデンサ４５５の一方の端子とが接続されおり、コンデンサ４５４の他方の端子とチョークコイル４５３の他方の端子とが接続されている。コンデンサ４５５の他方の端子とダイオード４５２のカソード端子とが接続されており、コンデンサ４５４の双方の端子間にはダイオードブリッジ４５６を介して不図示の交流電源が接続されている。このようなＰＦＣ回路４５０においては、コンデンサ４５５の双方端子間より、直流（ＤＣ）が出力される。
（電源装置）
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第１から第５の実施の形態における半導体装置であるＨＥＭＴを有する電源装置である。
図２１に基づき本実施の形態における電源装置について説明する。本実施の形態における電源装置は、前述した本実施の形態におけるＰＦＣ回路４５０を含んだ構造のものである。
本実施の形態における電源装置は、高圧の一次側回路４６１及び低圧の二次側回路４６２と、一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３とを有している。
一次側回路４６１は、前述した本実施の形態におけるＰＦＣ回路４５０と、ＰＦＣ回路４５０のコンデンサ４５５の双方の端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路４６０とを有している。フルブリッジインバータ回路４６０は、複数（ここでは４つ）のスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄを有している。また、二次側回路４６２は、複数（ここでは３つ）のスイッチ素子４６５ａ、４６５ｂ、４６５ｃを有している。尚、ダイオードブリッジ４５６には、交流電源４５７が接続されている。
本実施の形態においては、一次側回路４６１におけるＰＦＣ回路４５０のスイッチ素子４５１において、第１から第５の実施の形態における半導体装置であるＨＥＭＴが用いられている。更に、フルブリッジインバータ回路４６０におけるスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄにおいて、第１または第２の実施の形態における半導体装置であるＨＥＭＴが用いられている。一方、二次側回路４６２のスイッチ素子４６５ａ、４６５ｂ、４６５ｃは、シリコンを用いた通常のＭＩＳ構造のＦＥＴが用いられている。
（高周波増幅器）
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第１から第５の実施の形態における半導体装置であるＨＥＭＴが用いられている構造のものである。
図２２に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、ディジタル・プレディストーション回路４７１、ミキサー４７２ａ、４７２ｂ、パワーアンプ４７３及び方向性結合器４７４を備えている。
ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償するものである。ミキサー４７２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅するものであり、第１から第５の実施の形態における半導体装置であるＨＥＭＴを有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。尚、図２２では、例えばスイッチの切り替えにより、出力側の信号をミキサー４７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜が順次積層形成された絶縁膜と、
絶縁膜の上に形成された電極と、
を有し、
前記第１の絶縁膜において、前記電極が形成される領域の直下となる領域には、ハロゲンイオンを含む領域が形成されており、
前記第３の絶縁膜は、ハロゲンを含むものであることを特徴とする半導体装置。
（付記２）
前記電極が形成される領域において、前記第３の絶縁膜の一部を除去することにより、リセスが形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記ハロゲンは、塩素またはフッ素であることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記絶縁膜は、酸化物、窒化物、酸窒化物のいずれかを含むものであることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記絶縁膜は、Ａｌ２Ｏ３、ＳｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮのうちの１又は２以上の材料を含むものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記絶縁膜は、酸化アルミニウムを含むものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記７）
前記電極はゲート電極であって、
前記第２の半導体層に接して、ソース電極及びドレイン電極が形成されているものであること特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記半導体装置は、ＨＥＭＴであることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層の上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の所定の領域に、ハロゲンイオンのイオン注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、
前記第１の絶縁膜の上に、第２の絶縁膜及び第３の絶縁膜を順次形成する工程と、
前記第３の絶縁膜に、ハロゲンイオンを注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、
前記所定の領域の直上となる前記第３の絶縁膜の上に、電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１２）
基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層の上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の所定の領域に、ハロゲンイオンのイオン注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、
前記第１の絶縁膜の上に、第２の絶縁膜を順次形成する工程と、
前記第２の絶縁膜の上に、ハロゲンを含む第３の絶縁膜を形成する工程と、
前記所定の領域の直上となる前記第３の絶縁膜の上に、電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１３）
前記第１の絶縁膜の所定の領域にハロゲンイオンを注入する工程は、
前記第１の絶縁膜の上に、所定の領域に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの形成されている面に、ハロゲンイオンのイオン注入、またはハロゲン化合物のプラズマ照射を行なう工程と、
を有することを特徴とする付記１１または１２に記載の半導体装置の製造方法。
（付記１４）
前記第３の絶縁膜を形成した後、前記電極の形成される領域において、前記第３の絶縁膜の一部を除去することによりリセスを形成する工程を有することを特徴とする付記１１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５）
前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜は、酸化物、窒化物、酸窒化物のいずれかを含むものであることを特徴とする付記１１から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記ハロゲンはフッ素であって、
前記ハロゲンイオンを注入する工程は、ＣＦ４、ＳＦ６、ＳｉＦ４、ＮＦ３、Ｆ２のうちの１または２以上のガスを用いたプラズマ照射により行なわれるものであることを特徴とする付記１１から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記ハロゲンは塩素であって、
前記ハロゲンイオンを注入する工程は、Ｃｌ２、ＣＣｌ４、ＢＣｌ３、ＳｉＣｌ４のうちの１または２以上のガスを用いたプラズマ照射により行なわれるものであることを特徴とする付記１１から１５のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
２ ｎ−ＧａＮ膜
３ 絶縁膜
４ 第１の電極
５ 第２の電極
６ 絶縁膜
６ａ フッ素イオンを含む領域
７ 絶縁膜
７ａ フッ素イオンを含む領域
７ｂ フッ素イオンを含む領域
１０ 基板
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
３０ 絶縁膜
３１ 第１の絶縁膜
３１ａ フッ素イオンを含む領域
３２ 第２の絶縁膜
３３ 第３の絶縁膜
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
５０ 素子間分離溝

Claims (13)

  1. 基板の上に形成された第１の半導体層と、
    前記第１の半導体層の上に形成された第２の半導体層と、
    前記第２の半導体層の上に形成された第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜が順次積層形成された絶縁膜と、
    前記絶縁膜の上に形成されたゲート電極と、
    を有し、
    前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されており、
    前記第１の絶縁膜において、前記ゲート電極が形成される領域の直下となる領域には、ハロゲンイオンを含む領域が形成されており、
    前記第３の絶縁膜は、ハロゲンを含むものであって、
    前記第２の絶縁膜におけるハロゲン濃度は、前記第３の絶縁膜におけるハロゲン濃度よりも低いことを特徴とする半導体装置。
  2. 前記ゲート電極が形成される領域において、前記第３の絶縁膜の一部を除去することにより、リセスが形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ハロゲンは、塩素またはフッ素であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記絶縁膜は、酸化物、窒化物、酸窒化物のいずれかを含むものであることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記絶縁膜は、酸化アルミニウムを含むものであることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 前記第１の絶縁膜、前記第２の絶縁膜及び前記第３の絶縁膜は、同じ材料により形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 前記第１の絶縁膜において、前記ゲート電極が形成される領域の直下となる領域におけるハロゲン濃度は、前記ゲート電極が形成される領域の直下となる領域以外の領域におけるハロゲン濃度よりも高いことを特徴とする請求項１から６のいずれかに記載の半導体装置。
  8. 基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、
    前記第２の半導体層の上に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の所定の領域に、ハロゲンイオンのイオン注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、
    前記第１の絶縁膜の上に、第２の絶縁膜及び第３の絶縁膜を順次形成する工程と、
    前記第３の絶縁膜に、ハロゲンイオンを注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、
    前記所定の領域の直上となる前記第３の絶縁膜の上に、ゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  9. 基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、
    前記第２の半導体層の上に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の所定の領域に、ハロゲンイオンのイオン注入、またはハロゲン化合物のプラズマ照射により、ハロゲンイオンを注入する工程と、
    前記第１の絶縁膜の上に、第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜の上に、ハロゲンを含む第３の絶縁膜を形成する工程と、
    前記所定の領域の直上となる前記第３の絶縁膜の上に、ゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 前記第１の絶縁膜の所定の領域にハロゲンイオンを注入する工程は、
    前記第１の絶縁膜の上に、所定の領域に開口部を有するレジストパターンを形成する工程と、
    前記レジストパターンの形成されている面に、ハロゲンイオンのイオン注入、またはハロゲン化合物のプラズマ照射を行なう工程と、
    を有することを特徴とする請求項８または９に記載の半導体装置の製造方法。
  11. 前記第３の絶縁膜を形成した後、前記ゲート電極の形成される領域において、前記第３の絶縁膜の一部を除去することによりリセスを形成する工程を有することを特徴とする請求項８から１０のいずれかに記載の半導体装置の製造方法。
  12. 前記ハロゲンはフッ素であって、
    前記ハロゲンイオンを注入する工程は、ＣＦ４、ＳＦ６、ＳｉＦ４、ＮＦ３、Ｆ２のうちの１または２以上のガスを用いたプラズマ照射により行なわれるものであることを特徴とする請求項８から１１のいずれかに記載の半導体装置の製造方法。
  13. 前記ハロゲンは塩素であって、
    前記ハロゲンイオンを注入する工程は、Ｃｌ２、ＣＣｌ４、ＢＣｌ３、ＳｉＣｌ４のうちの１または２以上のガスを用いたプラズマ照射により行なわれるものであることを特徴とする請求項８から１１のいずれかに記載の半導体装置の製造方法。
JP2012078260A 2012-03-29 2012-03-29 半導体装置及び半導体装置の製造方法 Active JP5990976B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012078260A JP5990976B2 (ja) 2012-03-29 2012-03-29 半導体装置及び半導体装置の製造方法
US13/783,551 US8846479B2 (en) 2012-03-29 2013-03-04 Semiconductor device and method for manufacturing semiconductor device
TW102109433A TWI515894B (zh) 2012-03-29 2013-03-18 半導體裝置及半導體裝置的製造方法
CN201310096622.4A CN103367423B (zh) 2012-03-29 2013-03-25 半导体器件和用于制造半导体器件的方法
KR1020130032968A KR101439015B1 (ko) 2012-03-29 2013-03-27 반도체 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012078260A JP5990976B2 (ja) 2012-03-29 2012-03-29 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013207274A JP2013207274A (ja) 2013-10-07
JP5990976B2 true JP5990976B2 (ja) 2016-09-14

Family

ID=49233691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012078260A Active JP5990976B2 (ja) 2012-03-29 2012-03-29 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8846479B2 (ja)
JP (1) JP5990976B2 (ja)
KR (1) KR101439015B1 (ja)
CN (1) CN103367423B (ja)
TW (1) TWI515894B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120133652A (ko) * 2011-05-31 2012-12-11 삼성전자주식회사 반도체 소자의 제조 방법
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2014190069A1 (en) * 2013-05-21 2014-11-27 Massachusetts Institute Of Technology Enhancement-mode transistors with increased threshold voltage
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6478752B2 (ja) * 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
JP6444789B2 (ja) * 2015-03-24 2018-12-26 株式会社東芝 半導体装置及びその製造方法
CN107430065B (zh) * 2015-03-29 2020-05-19 住友化学株式会社 层叠基板的测定方法、层叠基板及测定装置
JP2017054960A (ja) 2015-09-10 2017-03-16 株式会社東芝 半導体装置
JP2017092083A (ja) * 2015-11-02 2017-05-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6567468B2 (ja) * 2016-06-20 2019-08-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6772579B2 (ja) * 2016-06-23 2020-10-21 富士通株式会社 半導体装置及び半導体装置の製造方法
CN108321198B (zh) 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
TWI676293B (zh) * 2018-10-09 2019-11-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10804385B2 (en) 2018-12-28 2020-10-13 Vanguard International Semiconductor Corporation Semiconductor devices with fluorinated region and methods for forming the same
US11658217B2 (en) * 2019-01-08 2023-05-23 Intel Corporation Transistors with ion- or fixed charge-based field plate structures
TWI725433B (zh) * 2019-05-24 2021-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
US11195945B2 (en) 2019-09-03 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cap structure coupled to source to reduce saturation current in HEMT device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
JP4945979B2 (ja) 2005-09-16 2012-06-06 富士通株式会社 窒化物半導体電界効果トランジスタ
US20070218663A1 (en) * 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
JP5347228B2 (ja) 2007-03-05 2013-11-20 日本電気株式会社 電界効果トランジスタ
US8252649B2 (en) * 2008-12-22 2012-08-28 Infineon Technologies Ag Methods of fabricating semiconductor devices and structures thereof
JP5582378B2 (ja) 2009-02-27 2014-09-03 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8013339B2 (en) * 2009-06-01 2011-09-06 Ishiang Shih Thin film transistors and arrays with controllable threshold voltages and off state leakage current
JP5554024B2 (ja) 2009-07-03 2014-07-23 古河電気工業株式会社 窒化物系半導体電界効果トランジスタ
US8399344B2 (en) * 2009-10-07 2013-03-19 Asm International N.V. Method for adjusting the threshold voltage of a gate stack of a PMOS device
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP5755460B2 (ja) * 2010-02-12 2015-07-29 インターナショナル レクティフィアー コーポレイション 単一ゲートの誘電体構造を有するエンハンスメントモードのｉｉｉ族窒化物トランジスタ
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Also Published As

Publication number Publication date
US8846479B2 (en) 2014-09-30
US20130256686A1 (en) 2013-10-03
KR101439015B1 (ko) 2014-09-05
CN103367423B (zh) 2016-05-04
JP2013207274A (ja) 2013-10-07
TWI515894B (zh) 2016-01-01
CN103367423A (zh) 2013-10-23
KR20130111383A (ko) 2013-10-10
TW201349490A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP5957994B2 (ja) 半導体装置の製造方法
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP5728922B2 (ja) 半導体装置及び半導体装置の製造方法
JP6017248B2 (ja) 半導体装置の製造方法及び半導体装置
CN103325822B (zh) 化合物半导体器件及其制造方法
JP6136573B2 (ja) 半導体装置及び半導体装置の製造方法
US9269782B2 (en) Semiconductor device
JP5685917B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014072424A (ja) 半導体装置及び半導体装置の製造方法
JP2014183125A (ja) 半導体装置
KR20130111390A (ko) 화합물 반도체 장치 및 그 제조 방법
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
US9899492B2 (en) Compound semiconductor device and method for manufacturing the same
JP6493523B2 (ja) 半導体装置及び半導体装置の製造方法
JP6231730B2 (ja) 化合物半導体装置及びその製造方法
JP2019096739A (ja) 半導体装置及び半導体装置の製造方法
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
JP2017228685A (ja) 半導体装置及び半導体装置の製造方法
JP6194769B2 (ja) 半導体装置及び半導体装置の製造方法
JP6107922B2 (ja) 半導体装置
JP6248574B2 (ja) 半導体装置及びその製造方法
JP6304304B2 (ja) 化合物半導体装置及びその製造方法
JP2014220338A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R150 Certificate of patent or registration of utility model

Ref document number: 5990976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150