JP2014220338A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014220338A JP2014220338A JP2013097865A JP2013097865A JP2014220338A JP 2014220338 A JP2014220338 A JP 2014220338A JP 2013097865 A JP2013097865 A JP 2013097865A JP 2013097865 A JP2013097865 A JP 2013097865A JP 2014220338 A JP2014220338 A JP 2014220338A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor device
- semiconductor
- gate recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
Description
(半導体装置)
第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図2に示されるように、シリコン等の基板10の上に、窒化物半導体によりバッファ層11、電子走行層21、電子供給層22が形成されており、電子供給層22にはゲートリセス30が形成されている。尚、本実施の形態においては、電子走行層21を第1の半導体層と記載し、電子供給層22を第2の半導体層と記載する場合がある。
次に、本実施の形態における半導体装置の製造方法について説明する。
次に、第2の実施の形態について説明する。本実施の形態における半導体装置は、電子供給層が、組成の異なる3層以上のAlGaNまたはGaNにより形成されており、電子走行層の界面の側から電子供給層の表面に向かって、徐々に段階的にAlの組成比が減少するように形成されている構造のものである。具体的には、図10に示されるように、例えば、電子供給層220は、電子走行層21の上に、Al0.2Ga0.8N層221、Al0.08Ga0.92N層222、GaN層223の順で積層することにより形成されている。尚、本実施の形態においては、ゲートリセス30の底面30aは、Al0.08Ga0.92N層222となるように形成されており、電子走行層21と接するAl0.2Ga0.8N層221に対し、Alの組成比が半分未満となっている。このように、組成の異なる3層以上の層を電子走行層21の側から表面に向かって、徐々に段階的にAlの組成比が減少するように電子供給層220を形成することにより、第1の実施の形態と同様の効果を得ることができる。本実施の形態においては、電子供給層220は、組成の異なる3層のAlGaNまたはGaNにより形成されている場合について説明したが、電子供給層220は、組成の異なる4層以上のAlGaNまたはGaNにより形成されていてもよい。
次に、第3の実施の形態について説明する。本実施の形態における半導体装置は、ゲートリセスの側面が、基板面に対し垂直ではなく、傾斜して形成されている構造のものである。本実施の形態における半導体装置では、図11に示されるように、組成傾斜している電子供給層22において、底面230aと側面230bとが形成されるゲートリセス230が形成されている。本実施の形態においては、ゲートリセス230の側面230bは、基板10面に対し垂直ではなく、傾いて形成されている。このように、ゲートリセス230の側面230bを傾いた形状となるように形成することにより、電界集中等を緩和することができる。尚、ゲートリセス230の側面230bを傾いた形状となるように形成する方法としては、ゲートリセス230を形成する際に、ウェットエッチングにより電子供給層22をエッチングする方法等が挙げられる。
次に、第4の実施の形態について説明する。本実施の形態における半導体装置は、電子供給層22の上に、パッシベーション膜となる保護膜を形成した構造ものである。具体的には、本実施の形態における半導体装置は、図12に示されるように、電子供給層22の上に、保護膜310を形成した構造ものである。本実施の形態においては、例えば、絶縁層31はSiO2により形成されており、保護膜310はSiNにより形成されている。
次に、第5の実施の形態について説明する。本実施の形態は、ゲートリセス30の側面30bのみならず、底面30aにも絶縁層を形成した構造のものである。具体的には、本実施の形態における半導体装置は、図14に示されるように、ゲートリセス30の底面30a及び側面30bに、絶縁層330が形成されている構造のものであり、ゲート電極41は、ゲートリセス30における絶縁層330の上に形成される。本実施の形態においては、ゲートリセス30の底面30aにも絶縁層を形成することにより、ゲートリセス30の底面30aに絶縁層が形成されていないものと比べて、より一層、高耐圧及び高パワーに対応することができる。
次に、第6の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
(付記1)
基板の上に形成された第1の半導体層と、
前記第1の半導体層の上に形成された第2の半導体層と、
前記第2の半導体層に形成されたゲートリセスと、
前記ゲートリセスの側面に形成された絶縁層と、
前記ゲートリセスに形成されたゲート電極と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記第2の半導体層は、前記第1の半導体層との界面から、前記第2の半導体層の表面に向かって、徐々にバンドギャップが狭くなっていることを特徴とする半導体装置。
(付記2)
前記第2の半導体層は、組成傾斜していることを特徴とする付記1に記載の半導体装置。
(付記3)
前記第2の半導体層は、組成の異なる3層以上の層を積層することにより形成されていることを特徴とする付記1に記載の半導体装置。
(付記4)
前記絶縁層は、酸化シリコン、窒化シリコン、酸化アルミニウムのうちのいずれかを含む材料により形成されていることを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記5)
前記第1の半導体層及び前記第2の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記第1の半導体層は、GaNを含む材料により形成されていることを特徴とする付記1から5のいずれかに記載の半導体装置。
(付記7)
前記第2の半導体層は、AlGaNまたはInAlGaNを含む材料により形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記8)
前記第2の半導体層は、前記第1の半導体層との界面から前記第2の半導体層の表面に向かって、Alの組成比が徐々に減少していることを特徴とする付記7に記載の半導体装置。
(付記9)
前記第2の半導体層は、前記ゲートリセスの底面におけるAlの組成比が、前記第1の半導体層との界面近傍のAlの組成比の1/2未満であることを特徴とする付記1から8のいずれかに記載の半導体装置。
(付記10)
前記第2の半導体層の上には、前記ゲート電極、前記ソース電極及び前記ドレイン電極が形成されている領域を除き、保護膜が形成されていることを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記11)
前記絶縁層と前記保護膜とは、同一の材料により形成されていることを特徴とする付記10に記載の半導体装置。
(付記12)
前記絶縁層は、前記ゲートリセスの底面にも形成されていることを特徴とする付記1から11のいずれかに記載の半導体装置。
(付記13)
付記1から12のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記14)
付記1から13のいずれかに記載の半導体装置を有することを特徴とする増幅器。
11 バッファ層
21 電子走行層(第1の半導体層)
22 電子供給層(第2の半導体層)
30 ゲートリセス
30a 底面
30b 側面
31 絶縁層
41 ゲート電極
42 ソース電極
43 ドレイン電極
Claims (5)
- 基板の上に形成された第1の半導体層と、
前記第1の半導体層の上に形成された第2の半導体層と、
前記第2の半導体層に形成されたゲートリセスと、
前記ゲートリセスの側面に形成された絶縁層と、
前記ゲートリセスに形成されたゲート電極と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記第2の半導体層は、前記第1の半導体層との界面から、前記第2の半導体層の表面に向かって、徐々にバンドギャップが狭くなっていることを特徴とする半導体装置。 - 前記第2の半導体層は、組成傾斜していることを特徴とする請求項1に記載の半導体装置。
- 前記第2の半導体層は、組成の異なる3層以上の層を積層することにより形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第2の半導体層は、AlGaNまたはInAlGaNを含む材料により形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。
- 前記第2の半導体層は、前記第1の半導体層との界面から前記第2の半導体層の表面に向かって、Alの組成比が徐々に減少していることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013097865A JP2014220338A (ja) | 2013-05-07 | 2013-05-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013097865A JP2014220338A (ja) | 2013-05-07 | 2013-05-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014220338A true JP2014220338A (ja) | 2014-11-20 |
Family
ID=51938541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013097865A Pending JP2014220338A (ja) | 2013-05-07 | 2013-05-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014220338A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003151996A (ja) * | 2001-09-03 | 2003-05-23 | Nichia Chem Ind Ltd | 2次元電子ガスを用いた電子デバイス |
JP2005302916A (ja) * | 2004-04-09 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
WO2007091383A1 (ja) * | 2006-02-10 | 2007-08-16 | Nec Corporation | 半導体装置 |
JP2008124373A (ja) * | 2006-11-15 | 2008-05-29 | Sharp Corp | 電界効果トランジスタ |
WO2009001888A1 (ja) * | 2007-06-27 | 2008-12-31 | Nec Corporation | 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 |
JP2011124246A (ja) * | 2009-12-08 | 2011-06-23 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
JP2011238931A (ja) * | 2010-05-11 | 2011-11-24 | Iqe Rf Llc | エンハンスメントモード電界効果デバイスおよびそれを製造する方法 |
-
2013
- 2013-05-07 JP JP2013097865A patent/JP2014220338A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003151996A (ja) * | 2001-09-03 | 2003-05-23 | Nichia Chem Ind Ltd | 2次元電子ガスを用いた電子デバイス |
JP2005302916A (ja) * | 2004-04-09 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
WO2007091383A1 (ja) * | 2006-02-10 | 2007-08-16 | Nec Corporation | 半導体装置 |
JP2008124373A (ja) * | 2006-11-15 | 2008-05-29 | Sharp Corp | 電界効果トランジスタ |
WO2009001888A1 (ja) * | 2007-06-27 | 2008-12-31 | Nec Corporation | 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜 |
JP2011124246A (ja) * | 2009-12-08 | 2011-06-23 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
JP2011238931A (ja) * | 2010-05-11 | 2011-11-24 | Iqe Rf Llc | エンハンスメントモード電界効果デバイスおよびそれを製造する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5784440B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6161246B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI542008B (zh) | 半導體裝置 | |
JP5990976B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6136571B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9269782B2 (en) | Semiconductor device | |
US20140091314A1 (en) | Semiconductor apparatus | |
JP2014072429A (ja) | 半導体装置 | |
JP6540461B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6398678B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017195299A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017085062A (ja) | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 | |
JP7139774B2 (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
JP2014072428A (ja) | 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置 | |
JP6252122B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017228685A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6194769B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2020113625A (ja) | 半導体装置、半導体装置の製造方法及び増幅器 | |
US10032899B2 (en) | Semiconductor device and method therefor including multiple cap layers with amorphous layer | |
JP7155934B2 (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
JP7103145B2 (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
JP2018056319A (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
JP2014220338A (ja) | 半導体装置 | |
JP6561559B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2019160966A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171215 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171225 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180202 |