JP2003151996A - 2次元電子ガスを用いた電子デバイス - Google Patents

2次元電子ガスを用いた電子デバイス

Info

Publication number
JP2003151996A
JP2003151996A JP2002257821A JP2002257821A JP2003151996A JP 2003151996 A JP2003151996 A JP 2003151996A JP 2002257821 A JP2002257821 A JP 2002257821A JP 2002257821 A JP2002257821 A JP 2002257821A JP 2003151996 A JP2003151996 A JP 2003151996A
Authority
JP
Japan
Prior art keywords
layer
band gap
wide band
electronic device
mixed crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002257821A
Other languages
English (en)
Other versions
JP2003151996A5 (ja
Inventor
Mitsuo Hayamura
光雄 早村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2002257821A priority Critical patent/JP2003151996A/ja
Publication of JP2003151996A publication Critical patent/JP2003151996A/ja
Publication of JP2003151996A5 publication Critical patent/JP2003151996A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 InGaNチャネル層/InAlGaNワイ
ドバンドギャップ層からなるヘテロ構造を有する高電子
移動度トランジスタにおいて、2次元電子ガスの電子移
動度をさらに向上させる。 【解決手段】 InGa1−xNチャネル層/In
AlGa1−y− Nワイドバンドギャップ層からな
るヘテロ構造を有する高電子移動度トランジスタにおい
て、そのワイドバンドギャップ層のAl混晶比をヘテロ
界面から離れるに従って小さくすることにより、チャネ
ル層を流れる2次元電子ガスの電子移動度を高速化す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、第三世代移動体通
信用基地局、衛星通信などの分野で有用であり、高周
波、高出力特性を持つ2次元電子ガスを利用した高速電
界効果トランジスタに関する。より詳しくは、本発明
は、InAlGa1−y−zN系化合物半導体を用
いた高電子移動度トランジスタ(HEMT)であって、
その2次元電子ガスの電子移動度が向上されたHEMT
に関する。すなわち、本発明は、高い電子移動度、およ
び、高周波、高出力特性等を有するHEMTを提供す
る。
【0002】
【従来の技術】ガリウムヒ素(GaAs)系化合物半導
体を用いた高電子移動度トランジスタ(HEMT)は、
電子移動度が高く、12GHzの高い周波数の信号も低
雑音で増幅できるため、電波望遠鏡や、家庭用衛星テレ
ビ受信機、カーナビゲーション受信機等に広く使われて
いる。
【0003】近年、窒化物系III−V族化合物半導体
である窒化ガリウム(GaN)系化合物半導体が開発さ
れ、その降伏電界は約5×10V/cmであり、Ga
As系化合物半導体の降伏電界よりも一桁大きい。それ
ゆえ、GaN系化合物半導体を用いたHEMTは、Ga
As系HEMTを凌駕する高出力、高耐圧動作が可能で
あり、高周波、高温、大電力用の半導体素子として大き
な可能性を持つことが期待されている。かくして、現
在、GaN系化合物半導体を用いたHEMTの開発が進
められている。
【0004】従来のGaN系化合物半導体を用いたHE
MTは、例えば、図1に示すごとく、サファイア基板1
上に低温成長GaNバッファー層2が形成され、さらに
その上に不純物を含まないGaNチャネル層3とAlG
aNワイドバンドギャップ層4とからなるヘテロ構造が
形成された構造を有している。さらに、該ワイドバンド
ギャップ層4の上面には、ソース電極5およびドレイン
電極6がオーミック接続され、ゲート電極7がショット
キー接続されている。上記のGaN/AlGaNヘテロ
構造により、2次元電子ガスがGaNチャネル層に蓄積
される。この2次元電子ガスをソース電極5およびドレ
イン電極6で接続し、ゲート電極7により電流を制御し
て動作させる。このとき、2次元電子ガスは、不純物を
含まないGaNチャネル層3を移動するため、高い電子
移動度が達成される。
【0005】
【特許文献1】特開平11−274474号公報
【特許文献2】特開平11−163399号公報
【特許文献3】特開2000−252458号公報
【非特許文献1】エム・アシフ・カーンら(M. Asif Kha
n et al.)、「アプライド・フィジックス・レターズ (A
pp. Phys. Lett.)」 68(4)、22 1996年1
月、p.514−516
【0006】
【発明が解決しようとする課題】現在、GaAs系HE
MTで得られる電子移動度は、3000〜4000cm
/V・s以上が達成されているが、従来のGaN系H
EMTの構造により得られる室温での電子移動度は、サ
ファイア基板上において1500cm/V・s程度に
過ぎない。GaN系のHEMTにおいて電子移動度の高
速化が達成されれば、GaAs系HEMTを凌駕する高
出力、高耐圧動作が可能なHEMTをさらに広い分野に
適用することができる。
【0007】かくして、本発明の目的は、GaN系HE
MTの電子移動度を向上させることにある。より詳しく
は、本発明の目的は、特に、InGaN/InAlGa
Nヘテロ構造を有するHEMTにおいて、電子移動度を
高速化することにある。
【0008】
【課題を解決するための手段】本発明者らは、GaN系
化合物半導体を用いた高電子移動度トランジスタのさら
なる電子移動度の向上を目的とし、鋭意研究を行なった
結果、驚くべきことに、従来のHEMT構造を大きく変
更することなく、InAlGaN系ワイドバンドギャッ
プ層のAl混晶比をヘテロ界面から離れるに従い次第に
小さくすることにより、電子移動度を高速化できること
を見出した。
【0009】本発明者らは、HEMTの電子移動度の高
速化を達成するために、ワイドバンドギャップ層の結晶
性を向上させることに着目し、このワイドバンドギャッ
プ層の成長条件の最適化を検討した。一般に、GaNチ
ャネル層は、有機金属化学気相成長法(MOCVD)等
の薄膜形成技術を用いて、1000℃以上の高温で成長
させている。一方、AlGaNワイドバンドギャップ層
は、結晶性のよい層を得ることを考慮し、窒素脱離を抑
制するために1000℃よりも低い温度(例えば、80
0℃)で成長させることを考えた。また、チャネル層と
ワイドバンドギャップ層との界面に不必要な物質(例え
ば、Gaメタル)が付着しないように、界面における成
長条件の切替えには時間をかけないことが好ましい。
【0010】そこで、本発明において、例えば、105
0℃にてチャネル層を形成した後、目標の温度(例え
ば、800℃)に達してからワイドバンドギャップ層を
形成するのではなく、1050℃から800℃まで降温
させながら一定の原料ガス供給量にてワイドバンドギャ
ップ層を形成したところ、1050℃または800℃の
一定温度にてワイドバンドギャップ層を形成した場合よ
りも高い電子移動度を示すことが見出された。これは、
800℃程度の低温ではAlもGaも脱離しにくいが、
1000℃以上の高温では、Alは脱離しにくいがGa
は脱離し易くなるため、成長温度が高いほど、形成され
た層中のAl混晶比が相対的に高くなったことに起因す
るものと考えられる。かくして、本発明者らは、AlG
aN系ワイドバンドギャップ層を降温させながら形成し
たことにより、AlGaN系ワイドバンドギャップ層の
Al混晶比がヘテロ界面から離れるに従って減少するこ
とにより、電子移動度が向上したのではないかと考え
た。そこで、成長温度を一定とし、意図的にAl原料ガ
ス供給量を変化させて、ヘテロ界面から離れるに従って
Al混晶比が減少するようにワイドバンドギャップ層を
形成したところ、上記同様、電子移動度の高速化が達成
されることが確認された。
【0011】かくして、本発明のHEMTは、In
1−xNチャネル層/InAl Ga1−y−z
ワイドバンドギャップ層からなるヘテロ構造を有し、ワ
イドバンドギャップ層のAl混晶比zがヘテロ界面から
離れるに従って減少している。これにより、チャネル層
を流れる2次元電子ガスの電子移動度を高速化すること
ができた。
【0012】より詳しくは、本発明は、InGa
1−xN系化合物半導体層(0≦x≦1)からなるチャ
ネル層およびInAlGa1−y−zN系化合物半
導体層(0≦y、0≦z、y+z≦1)からなるワイド
バンドギャップ層により構成されるヘテロ構造を含み、
該InAlGa1−y−zN系ワイドバンドギャッ
プ層において、該ヘテロ界面でのバンドギャップが該チ
ャネル層のバンドギャップよりも広く、該ヘテロ界面か
ら離れるに従って、Al混晶比zが連続的にまたは段階
的に減少することを特徴とする2次元電子ガスを用いた
電子デバイスを提供する。
【0013】すなわち、本発明の2次元電子ガスを用い
た電子デバイスは、該ワイドバンドギャップ層におい
て、該へテロ界面でのバンドギャップが該チャネル層の
バンドギャップよりも広いので、2次元電子ガス層がチ
ャネル層に形成される。また、本発明において、該ワイ
ドバンドギャップ層におけるAl混晶比を該へテロ界面
から離れるに従って減少させることにより、高速化され
た電子ガス移動度を有する2次元電子ガスを用いた電子
デバイスを作製することが可能となった。また、該ワイ
ドバンドギャップ層において、該チャネル層とのヘテロ
界面でのAl混晶比zを0.35とすれば、GaNチャ
ネル層のバンドギャップとワイドバンドギャップ層のバ
ンドギャップとの差が充分あるので、効率的に2次元電
子ガス層をチャネル層に形成することができる。また、
Al混晶比が0.35であれば、ワイドバンドギャップ
層の結晶性も良好である。
【0014】さらに、本発明の電子デバイスは、該チャ
ネル層がGaN層であって、該ワイドバンドギャップ層
がAlGa1−zN層(0≦z≦1)であることを特
徴とする。
【0015】本発明は、該ワイドバンドギャップ層は、
ドナー不純物をドープした1または複数のドープ層と1
または複数のアンドープ層とからなる多層構造であっ
て、該GaNチャネル層にはアンドープ層が接している
ことを特徴とする電子デバイスも提供する。特に、上記
ドナー不純物はSiであることが好ましい。すなわち、
本発明のHEMTにおいて、ワイドバンドギャップ層が
チャネル層と接合される部分にはドナー不純物がドープ
されていないので、ワイドバンドギャップ層の結晶性が
高い。
【0016】また、本発明の電子デバイスは、該ワイド
バンドギャップ層上にn型ハイドープGaNコンタクト
層を形成することを特徴とする。コンタクト層にドープ
する不純物はSiであることが好ましい。
【0017】また、本発明は、基板上にInGa
1−xN系化合物半導体層(0≦x≦1)からなるチャ
ネル層を成膜する工程と、該チャネル層上にInAl
Ga1−y−zN系化合物半導体層(0≦y、0≦
z、y+z≦1)からなるワイドバンドギャップ層を成
膜して、ヘテロ構造を形成する工程とを含む電子デバイ
スの製造方法を提供する。さらに、この製造方法は、該
ワイドバンドギャップ層のAl混晶比をヘテロ界面から
離れるに従って減少させることを特徴とする すなわち、本発明の方法によれば、InGa1−x
系化合物半導体層(0≦x≦1)からなるチャネル層お
よびInAlGa1−y−zN系化合物半導体層
(0≦y、0≦z、y+z≦1)からなるワイドバンド
ギャップ層から構成されるヘテロ構造を有し、そのワイ
ドバンドギャップ層におけるAl混晶比がヘテロ界面か
ら離れるに従い減少しているHEMTを製造できる。
【0018】本発明の電子デバイスの製造方法におい
て、該ワイドバンドギャップ層の成膜は、一定の成長温
度にて、Al原料ガス供給量を減少させて行なうことも
できるし、一定のAl原料ガス供給量にて、成長温度を
降温させながら行なうこともできる。
【0019】
【発明の実施の形態】以下、HEMTを例として本発明
を説明するが、本発明はHEMTに限定されず、2次元
電子ガスを利用した電子デバイスに適用することができ
る。
【0020】高電子移動度トランジスタ(HEMT)構
本発明のHEMTは、図2および3に示すごとく、基板
101上にInGa 1−xNチャネル層103とIn
AlGa1−y−zNワイドバンドギャップ層10
4とからなるヘテロ構造を有する。基板としては、サフ
ァイア基板、SiC基板、GaN基板、Si基板等を用
いることができる。基板101とチャネル層103との
格子定数不整を緩和し、結晶欠陥を低減させるために、
InGa1−xNチャネル層103を形成する前に、
基板101上に低温成長させたAlGa1−xNバッ
ファー層102を形成することが好ましい。上記ワイド
バンドギャップ層104上にソース電極105、ドレイ
ン電極106およびゲート電極107が形成されてい
る。また、ソース電極105およびドレイン電極106
は、好ましくは、電極との接触抵抗が小さくなるような
材料、例えば、SiハイドープGaNなどの材料からな
るコンタクト層108および109を介して形成されて
いる。
【0021】HEMT製造工程 まず、例えば、サファイア基板101上に、有機金属化
学気相成長法(MOCVD)のごとき通常の薄膜形成技
術を用いて、膜厚0.1〜500nmのGaNバッファ
ー層102を形成する。次いで、InGa1−x
(0≦x≦1)、好ましくは、GaNを用いてチャネル
層103を形成する。該チャネル層103は不純物を含
まない。チャネル層もMOCVDのごとき通常の薄膜形
成技術を用いて形成することができる。該InGa
1−xNのチャネル層103の好ましい膜厚は、1〜6
μmである。GaAs系HEMTにおいて、膜厚500
μmのチャネル層に0.1μm厚程度の2次元電子ガス
層が形成されたことが知られている。これにより、結晶
性の高い領域で有効に2次元電子ガスを形成するために
は、チャネル層の膜厚は1μm以上であることが好まし
い。また、基板の種類および厚みに依存するが、チャネ
ル層の膜厚が6μm以下であれば、熱膨張係数の差によ
り基板に反りが発生することがないので好ましい。
【0022】次いで、MOCVDのごとき通常の薄膜形
成技術を用いて、ワイドバンドギャップ層を形成する。
ワイドバンドギャップ層は、該チャネル層のバンドギャ
ップよりも広いバンドギャップを有する材料系で形成す
ればよいが、InAlGa1−y−zN系材料(0
≦y、0≦z、y+z≦1)で形成することが好まし
く、AlGa1−zN系材料(0≦z≦1)で形成す
ることがより好ましい。最も好ましくは、該ワイドバン
ドギャップ層はAlGaNで形成する。ワイドバンドギ
ャップ層の膜厚は、5〜50nmであることが好まし
い。2次元電子ガスの形成には、膜厚が5nm以上ある
ことが必要であり、膜厚が50nmを超えると、チャネ
ル層に電子が遷移しにくくなりワイドバンドギャップ層
が伝導層となってしまう。より好ましくは、ワイドバン
ドギャップ層の膜厚は、10〜20nmである。
【0023】ワイドバンドギャップ層104は、n型に
するためにSi等の不純物をドープする。ワイドバンド
ギャップ層におけるドープ濃度は、3×1017〜1×
10 18cm−3であることが好ましい。ドープ濃度が
前記範囲にあれば、キャリア効果があり、結晶性も良好
であるので好ましく、高い電子移動度を達成することが
可能となる。本発明において、図3(A)に示すごと
く、ワイドバンドギャップ層は、GaNチャネル層10
3に接する側が不純物をドープしないアンドープ層10
4aであり、その上にドープ層104bが積層された2
層構造とすることができる。この構成により、不純物ド
ープによるヘテロ界面領域の結晶性の低下を抑制するこ
とができる。
【0024】本発明において、ワイドバンドギャップ層
はアンドープ層/ドープ層の2層構造に限らず、1また
は複数のアンドープ層および1または複数のドープ層か
らなる多層構造とすることができる。例えば、図3
(B)に示すごとく、GaNチャネル層103側から、
第1のアンドープ層104a、ドープ層104bおよび
第2のアンドープ層104cのような多層構造とする。
なお、図3では、説明の便宜上、コンタクト層の図示を
省略したが、上記構成においても、図2に示した構成と
同様にコンタクト層を形成することができる。
【0025】該ワイドバンドギャップ層において、Al
の混晶比を変化させることによって、バンドギャップを
変化させることができる。すなわち、Al混晶比を高く
すれば、バンドギャップを広くし、Al混晶比を低くす
れば、バンドギャップを狭くすることが可能である。し
かしながら、Al混晶比を高くすると、結晶性を低下さ
せてしまうので、Al混晶比を変化させる際には、バン
ドギャップと結晶性の両方の特性を考慮する必要があ
る。
【0026】該へテロ界面においては、該チャネル層の
バンドギャップとワイドバンドギャップ層のバンドギャ
ップの差が大きいほど2次元電子ガスを有効にチャネル
層に分離できるので、Al混晶比は高い方が好ましい
が、Al混晶比が約0.35を超えるとワイドバンドギ
ャップ層の結晶性が著しく低下してしまう。したがっ
て、Al混晶比は最大でも0.35とすることが好まし
い。
【0027】本発明の実施の形態において、InAl
Ga1−y−zNワイドバンドギャップ層のAl混晶
比zをヘテロ界面では0.35とし、該へテロ界面から
離れるに従って小さくする。このとき、ワイドバンドギ
ャップ層のヘテロ界面から最上層に向かうAl混晶比変
化のプロファイルの例を図4に示す。Al混晶比は、例
えば、図4(A)に示すごとく、段階的に変化させるこ
とが簡便であるが、連続的に減少させることも可能であ
る。例えば、図4(B)および(C)に示すごとく、非
線形的または線形的に漸次減少させることができる。な
お、Al混晶比変化のプロファイルは、上記したドープ
層/アンドープ層の膜厚比とは、独立して設定される。
【0028】MOCVD等の薄膜形成技術によりAlG
aNワイドバンドギャップ層を成長させる際、マスフロ
ーコントローラによる原料ガスの供給量の制御や、Al
GaNの成長温度の制御によって、Al混晶比を変化さ
せることができる。すなわち、Al混晶比を低下させる
ためには、一般に、一定の成長温度にてAlの原料ガス
の供給量を減少させるが、原料ガスの供給量を一定とし
て、成長温度を降温することによっても、Al混晶比を
低下させることが可能である。
【0029】ソース電極105およびドレイン電極10
6が接触するワイドバンドギャップ層の領域近傍におけ
るSi等の不純物のドープ濃度を高くし、ゲート電極1
07が接触する領域近傍における不純物のドープ濃度を
低くすることが好ましい。これにより、ソース電極/ド
レイン電極をオーミック接続し、ゲート電極をショット
キー接続することができる。すなわち、ワイドバンドギ
ャップ層上面に、後述のソース電極105およびドレイ
ン電極106をオーミック接続するために、Si等の不
純物をハイドープしたGaNを用いてn型コンタクト層
108および109を形成する。ここで、良好なオーミ
ック電極を得るためには、ドープ濃度を3×1018
−3程度とすることが好ましい。
【0030】コンタクト層108および109を形成す
るには、まず、MOCVDのごとき通常の薄膜形成技術
を用いて、ワイドバンドギャップ層上全面にコンタクト
層を形成する。次いで、コンタクト層上にエッチングマ
スクを形成し、パターニングした後、エッチングによ
り、コンタクト層108および109を形成する方法が
ある。別法として、まず、ワイドバンドギャップ層上に
フォトマスクを形成し、コンタクト層108および10
9を形成すべき領域が開口するようにパターニングす
る。次いで、MOCVD等によりコンタクト層を形成す
る方法もある。
【0031】ワイドバンドギャップ層の上面、または、
上記のコンタクト層の上にn型半導体に対してオーミッ
ク接触できる電極材料系を用いて、ソース電極105お
よびドレイン電極106を形成し、n型半導体に対して
ショットキー接触できる電極材料系を用いて、ゲート電
極107を形成する。ソース電極105およびドレイン
電極106は、接触抵抗が最小となるように形成すれば
よく、例えば、Ti/Alの積層配線とすることが好ま
しい。また、ゲート電極107は、ショットキー特性が
最適になるように、例えば、Ni/Auの積層配線とす
ることが好ましい。上記の電極はスパッタ法のごとき通
常の技術を用いて形成する。
【0032】
【実施例】以下、本発明の実施例を詳細に説明するが、
本発明は以下の実施例に限定されるものではない。
【0033】実施例1 従来例と同様に、AlGaNワイドバンドギャップ層の
Al混晶比を一定にしてHEMTを作製し、該Al混晶
比が電子移動度およびシートキャリア濃度に与える影響
を調べた。
【0034】1.HEMTの製造 基板として、オリエンテーションフラット面がA面であ
り、(0001)C面を主面とするサファイア基板10
1(直径2インチφ、厚み425μm)を用いた。この
サファイア基板101をMOCVD反応容器にセット
し、温度を500℃にして、トリメチルガリウム(TM
G)およびアンモニア(NH)を用いて、GaNバッ
ファー層102を20nmの膜厚まで成長させた。
【0035】次いで、反応容器の温度を1050℃にし
て、TMGおよびアンモニアを用いて、不純物を含まな
いGaNチャネル層103を3μmの膜厚まで成長させ
た。
【0036】続いて、1050℃にて、TMG、トリメ
チルアルミニウム(TMA)、アンモニアおよびシラン
ガスを用いて、チャネル層の上にAlGa1−zNワ
イドバンドギャップ層104を成長させた。ここで、ワ
イドバンドギャップ層104の全膜厚を15nmとし、
アンドープAlGaN層104aの膜厚を5nmとし、
Siをドープしたドープ層104bの膜厚を10nmと
した。また、このとき、表1に示すごとく、Alの混晶
比zが異なる6種のワイドバンドギャップ層を形成し
た。
【0037】次に、ワイドバンドギャップ層104の上
面に、MOCVD反応容器中、1050℃にて、TMG
およびアンモニア、不純物としてシランガスを用いて、
ソース電極105およびドレイン電極106をワイドバ
ンドギャップ層にオーミック接触させるためのコンタク
ト層108および109を形成した。このとき、これら
のコンタクト層の膜厚は10nmであり、Siドープ濃
度は3×1018cm −3であった。
【0038】最後に、コンタクト層上に10nm厚Ti
/200nm厚Alを積層した後、600℃にてアニー
リングすることにより合金からなる配線を形成して、ソ
ース電極105およびドレイン電極106とした。ま
た、ワイドバンドギャップ層上に150nm厚Ni/1
00nm厚Auの積層配線を形成してゲート電極107
とした。上記の3つの電極はスパッタ法を用いて形成し
た。
【0039】2.ワイドバンドギャップ層のAl混晶比
が電子移動度およびシートキャリア濃度に与える影響 上記の工程により得られた、ワイドバンドギャップ層1
04のAl混晶比の異なる6種のHEMTを用いて、A
l混晶比zと電子移動度およびシートキャリア濃度(N
s)との関係を調べた。固体内において自由電子のドリ
フト速度(cm/s)は電界強度(V/cm)に比例
し、この比例係数を「電子移動度(cm/V・s)」
という。また、「シートキャリア濃度」とは、自由電子
数の面密度(個/cm)を意味する。これら2つの電
気的特性は、van der Pauw 法により測定した。得られ
た結果を表1および図5に示す。
【0040】
【表1】
【0041】以上の結果から、Al混晶比zが増加する
に従い、シートキャリア濃度が増大するが、一方、電子
移動度は、z=0.15付近で最大となり、さらにzが
増加すると減少することが明らかとなった。Al混晶比
が低い領域(z=0.15以下)では、Al混晶比が低
いほど電子移動度が低くなるのは、チャネル層とのバン
ドギャップ差が小さくなり、2次元電子ガスが有効にチ
ャネル層に蓄積されないためと考えられる。Al混晶比
zの値が高いほどシートキャリア濃度が増大するが、A
l混晶比が高くなるに従い、結晶性が悪くなり、他のト
ランジスタ特性の低下を招くので、z=0.35を上限
とした。
【0042】実施例2 HEMTに大電流を流すためには、高い電子移動度と共
に高いシートキャリア濃度が必要である。すなわち、概
略的には、高い電子移動度を有し、さらに電子移動度と
シートキャリア濃度との積が大きいことが、高速度、高
出力特性のHEMTを形成するのに有用である。実施例
1の結果から、ワイドバンドギャップ層104の結晶性
を考慮しつつ、最も高いシートキャリア濃度を与えるA
l混晶比zは0.35であることが明らかになった。し
かしながら、このAl混晶比では、低い電子移動度しか
得られなかった。
【0043】そこで、(1)有効に2次元電子ガスをチ
ャネル層に蓄積するために、チャネル層とワイドバンド
ギャップ層との間のバンドギャップ差を大きく保ちつ
つ、(2)高い電子移動度と高いシートキャリア濃度と
を同時に達成するために、チャネル層/ワイドバンドギ
ャップ層のヘテロ界面におけるAl混晶比zを0.35
に固定し、ヘテロ界面から離れるに従ってAl混晶比を
減少させることを検討した。ここで、ワイドバンドギャ
ップ層において、ヘテロ界面でのAl混晶比を「初期A
l混晶比z」と定義し、最上層でのAl混晶比を「最
終Al混晶比z」と定義する。
【0044】上記したごとく、AlGaNワイドバンド
ギャップ層のAl混晶比の変化は、MOCVDによる薄
膜形成工程において、(1)一定の成長温度にて、Al
原料ガスの供給量を変化させることにより、または
(2)Al原料ガスの供給量を一定とし、成長温度を変
化させることにより達成することができる。
【0045】1.Al原料ガス供給量によるAl混晶比
の制御 ワイドバンドギャップ層形成時、成長温度を1050℃
に固定し、Al原料ガス(TMA)の供給量を変化させ
る以外は実施例1と同様にしてHEMTを作製した。そ
のとき、ワイドバンドギャップ層のヘテロ界面における
初期Al混晶比zを0.35とし、最上層における最
終Al混晶比zを0から0.35まで変化させた。
【0046】Al原料ガス(TMA)の初期供給量を2
0cc/分とすることで初期Al混晶比zを0.35
とした。そこから、Al原料ガス以外の原料ガス供給量
は一定のままAl原料ガス供給量を減少させることによ
り、漸次Al混晶比を減少させた。最終Al混晶比z
を0とした場合のAl原料ガス供給量プロファイルを図
6に示す。このとき、Al原料ガス供給量は、1ステッ
プ2秒間として48ステップ、すなわち96秒間かけて
20cc/分から0cc/分にまで減少させた。図6に
示すように、Al原料ガスの供給量はほぼ直線的に減少
した。その後、実施例1と同様にして形成したHEMT
につき、電子移動度およびシートキャリア濃度を測定し
た。得られた結果を表2および図7に示す。
【0047】
【表2】
【0048】以上の結果から、最終Al混晶比zを小
さくすると、キャリア濃度を高く保ったまま、電子移動
度を顕著に増大させることができた。
【0049】かくして、ワイドバンドギャップ層104
のAl混晶比zをヘテロ界面において0.35とし、該
層の上面において0になるように変化させたとき、電子
移動度が1880cm/V・sとなり、従来の有機金
属化学気相成長法のみを用いたHEMT構造に比べ、約
25%高速化された。
【0050】2.成長温度によるAl混晶比の制御 ワイドバンドギャップ層形成時、Al原料ガス(TM
A)の供給量を固定し、成長温度を変化させる以外は実
施例1と同様にしてHEMTを作製した。具体的には、
実施例1と同様にしてTMGおよびアンモニアを用いて
1050℃にて、アンドープGaNチャネル層(3μm
厚)を形成後、すぐにTMAを流し、Al0.35Ga
0.65Nワイドバンドギャップ層(15nm厚)を形
成した。このワイドバンドギャップ層を形成するとき、
ヘテロ界面では1050℃、ワイドバンドギャップ層の
最上層では850℃になるようにヘテロ界面から離れる
に従って、90秒間かけて温度を降温させながら成長さ
せた。
【0051】このように、ワイドバンドギャップ層を降
温させながら成長させた場合、キャリア濃度を高く保っ
たまま電子移動度を顕著に増大させることができた。こ
のときの電子移動度は2000cm/V・sとなり、
従来の有機金属化学気相成長法のみを用いたHEMT構
造と比べ、約30%高速化された。
【図面の簡単な説明】
【図1】 従来のHEMTの構造を表す概略断面図。
【図2】 本発明のHEMTの構造を表す概略断面図。
【図3】 本発明ののHEMTの構造を表す概略断面
図。
【図4】 本発明のHEMTのワイドバンドギャップ層
におけるAl混晶比の濃度変化を示すグラフ。
【図5】 本発明のHEMTのワイドバンドギャップ層
におけるAl混晶比と電子移動度およびキャリア濃度と
の関係を表すグラフ。
【図6】 本発明のHEMTのワイドバンドギャップ層
を形成するときのAl原料ガス供給量の変化プロファイ
ルの一例を示すグラフ。
【図7】 本発明のHEMTのワイドバンドギャップ層
におけるAl混晶比の勾配と電子移動度およびキャリア
濃度関係を表すグラフ。
【符号の説明】
1・・・基板、 2・・・GaN系バッファー層、 3・・・GaN系チャネル層、 4・・・AlGaN系ワイドバンドギャップ層、 5・・・ソース電極、 6・・・ドレイン電極、 7・・・ゲート電極、 101・・・基板、 102・・・バッファー層 103・・・チャネル層、 104・・・ワイドバンドギャップ層、 104a・・・アンドープワイドバンドギャップ層、 104b・・・ドープワイドバンドギャップ層、 105・・・ソース電極、 106・・・ドレイン電極、 107・・・ゲート電極、 108、109・・・コンタクト層。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 InGa1−xN系化合物半導体層
    (0≦x≦1)からなるチャネル層およびInAl
    Ga1−y−zN系化合物半導体層(0≦y、0≦z、
    y+z≦1)からなるワイドバンドギャップ層により構
    成されるヘテロ構造を含み、該InAlGa
    1−y−zN系ワイドバンドギャップ層において、該ヘ
    テロ界面でのバンドギャップが該チャネル層のバンドギ
    ャップよりも広く、該ヘテロ界面から離れるに従って、
    Al混晶比zが連続的にまたは段階的に減少することを
    特徴とする2次元電子ガスを用いた電子デバイス。
  2. 【請求項2】 該チャネル層とのヘテロ界面でのAl混
    晶比zが0.35であることを特徴とする請求項1記載
    の電子デバイス。
  3. 【請求項3】 該チャネル層がGaN層であって、該ワ
    イドバンドギャップ層がAlGa1−zN層(0≦z
    ≦1)であることを特徴とする請求項1または2記載の
    電子デバイス。
  4. 【請求項4】 該ワイドバンドギャップ層は、ドナー不
    純物をドープした1または複数のドープ層と1または複
    数のアンドープ層とからなる多層構造であって、該Ga
    Nチャネル層にはアンドープ層が接していることを特徴
    とする請求項1ないし3いずれか1記載の電子デバイ
    ス。
  5. 【請求項5】 該ドナー不純物がSiであることを特徴
    とする請求項4記載の電子デバイス。
  6. 【請求項6】 該ワイドバンドギャップ層上にn型ハイ
    ドープGaNコンタクト層を有することを特徴とする請
    求項1ないし5いずれか1記載の電子デバイス。
  7. 【請求項7】 該ハイドープGaNコンタクト層にSi
    をドープすることを特徴とする請求項6記載の電子デバ
    イス。
  8. 【請求項8】 基板上にInGa1−xN系化合物半
    導体層(0≦x≦1)からなるチャネル層を成膜する工
    程と、該チャネル層上にInAlGa1−y−z
    系化合物半導体層(0≦y、0≦z、y+z≦1)から
    なるワイドバンドギャップ層を成膜して、ヘテロ構造を
    形成する工程とを含む2次元電子ガスを用いた電子デバ
    イスの製造方法。
  9. 【請求項9】 該ワイドバンドギャップ層のAl混晶比
    をヘテロ界面から離れるに従って減少させることを特徴
    とする請求項8記載の電子デバイスの製造方法。
  10. 【請求項10】 該ワイドバンドギャップ層を成膜する
    際、一定の成長温度にて、Al原料ガス供給量を減少さ
    せることを特徴とする請求項8または9記載の電子デバ
    イスの製造方法。
  11. 【請求項11】 該ワイドバンドギャップ層を成膜する
    際、一定のAl原料ガス供給量にて、成長温度を降温す
    ることを特徴とする請求項8または9記載の電子デバイ
    スの製造方法。
JP2002257821A 2001-09-03 2002-09-03 2次元電子ガスを用いた電子デバイス Pending JP2003151996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002257821A JP2003151996A (ja) 2001-09-03 2002-09-03 2次元電子ガスを用いた電子デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001265609 2001-09-03
JP2001-265609 2001-09-03
JP2002257821A JP2003151996A (ja) 2001-09-03 2002-09-03 2次元電子ガスを用いた電子デバイス

Publications (2)

Publication Number Publication Date
JP2003151996A true JP2003151996A (ja) 2003-05-23
JP2003151996A5 JP2003151996A5 (ja) 2005-10-27

Family

ID=26621523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002257821A Pending JP2003151996A (ja) 2001-09-03 2002-09-03 2次元電子ガスを用いた電子デバイス

Country Status (1)

Country Link
JP (1) JP2003151996A (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101565A (ja) * 2003-08-20 2005-04-14 Matsushita Electric Ind Co Ltd スイッチ用半導体装置及びスイッチ回路
JP2005203544A (ja) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
JP2005277047A (ja) * 2004-03-24 2005-10-06 Ngk Insulators Ltd 半導体積層構造およびトランジスタ素子
JP2005302916A (ja) * 2004-04-09 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2005317843A (ja) * 2004-04-30 2005-11-10 Furukawa Electric Co Ltd:The GaN系半導体装置
JP2005353817A (ja) * 2004-06-10 2005-12-22 Toyoda Gosei Co Ltd 電界効果トランジスタ及びその製造方法
WO2005122234A1 (en) * 2004-06-10 2005-12-22 Toyoda Gosei Co., Ltd. Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
JP2006004976A (ja) * 2004-06-15 2006-01-05 Toyoda Gosei Co Ltd 半導体の結晶成長方法及び半導体デバイス
JP2007088252A (ja) * 2005-09-22 2007-04-05 Toyoda Gosei Co Ltd 電界効果トランジスタ
WO2007091383A1 (ja) * 2006-02-10 2007-08-16 Nec Corporation 半導体装置
JP2009004421A (ja) * 2007-06-19 2009-01-08 Nec Corp 半導体装置
JP2011049467A (ja) * 2009-08-28 2011-03-10 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP2011086967A (ja) * 2011-01-31 2011-04-28 Ngk Insulators Ltd トランジスタ素子
JP2011091109A (ja) * 2009-10-20 2011-05-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2012033653A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2013526076A (ja) * 2010-05-02 2013-06-20 ヴィシク テクノロジーズ リミテッド 電界効果パワートランジスタ
JP2014220338A (ja) * 2013-05-07 2014-11-20 富士通株式会社 半導体装置
US9130028B2 (en) 2011-08-23 2015-09-08 Visic Technologies Ltd. Field effect power transistors
JP2018514946A (ja) * 2015-03-31 2018-06-07 スウェガン、アクチボラグSwegan Ab ヘテロ構造体およびその生成方法
JP2019012726A (ja) * 2017-06-29 2019-01-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JPH11261051A (ja) * 1998-03-09 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2000252458A (ja) * 1999-03-04 2000-09-14 Sony Corp 半導体素子
JP2001085735A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
WO2002093650A1 (en) * 2001-05-11 2002-11-21 Cree, Inc. Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
JP2003017419A (ja) * 2001-07-04 2003-01-17 Sharp Corp 窒化物系iii−v族化合物半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JPH11261051A (ja) * 1998-03-09 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2000252458A (ja) * 1999-03-04 2000-09-14 Sony Corp 半導体素子
JP2001085735A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
WO2002093650A1 (en) * 2001-05-11 2002-11-21 Cree, Inc. Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
JP2003017419A (ja) * 2001-07-04 2003-01-17 Sharp Corp 窒化物系iii−v族化合物半導体装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101565A (ja) * 2003-08-20 2005-04-14 Matsushita Electric Ind Co Ltd スイッチ用半導体装置及びスイッチ回路
JP2005203544A (ja) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
JP2005277047A (ja) * 2004-03-24 2005-10-06 Ngk Insulators Ltd 半導体積層構造およびトランジスタ素子
JP2005302916A (ja) * 2004-04-09 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2005317843A (ja) * 2004-04-30 2005-11-10 Furukawa Electric Co Ltd:The GaN系半導体装置
JP2005353817A (ja) * 2004-06-10 2005-12-22 Toyoda Gosei Co Ltd 電界効果トランジスタ及びその製造方法
WO2005122234A1 (en) * 2004-06-10 2005-12-22 Toyoda Gosei Co., Ltd. Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
US7981744B2 (en) 2004-06-10 2011-07-19 Toyoda Gosei Co., Ltd. Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
JP2006004976A (ja) * 2004-06-15 2006-01-05 Toyoda Gosei Co Ltd 半導体の結晶成長方法及び半導体デバイス
JP4682541B2 (ja) * 2004-06-15 2011-05-11 豊田合成株式会社 半導体の結晶成長方法
JP2007088252A (ja) * 2005-09-22 2007-04-05 Toyoda Gosei Co Ltd 電界効果トランジスタ
EP1983563A4 (en) * 2006-02-10 2009-07-29 Nec Corp SEMICONDUCTOR COMPONENT
EP1983563A1 (en) * 2006-02-10 2008-10-22 NEC Corporation Semiconductor device
WO2007091383A1 (ja) * 2006-02-10 2007-08-16 Nec Corporation 半導体装置
JP2009004421A (ja) * 2007-06-19 2009-01-08 Nec Corp 半導体装置
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2011049467A (ja) * 2009-08-28 2011-03-10 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP2011091109A (ja) * 2009-10-20 2011-05-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2013526076A (ja) * 2010-05-02 2013-06-20 ヴィシク テクノロジーズ リミテッド 電界効果パワートランジスタ
JP2012033653A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2011086967A (ja) * 2011-01-31 2011-04-28 Ngk Insulators Ltd トランジスタ素子
US9130028B2 (en) 2011-08-23 2015-09-08 Visic Technologies Ltd. Field effect power transistors
JP2014220338A (ja) * 2013-05-07 2014-11-20 富士通株式会社 半導体装置
JP2018514946A (ja) * 2015-03-31 2018-06-07 スウェガン、アクチボラグSwegan Ab ヘテロ構造体およびその生成方法
JP2019012726A (ja) * 2017-06-29 2019-01-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10546746B2 (en) 2017-06-29 2020-01-28 Sumitomo Electric Device Innovations, Inc. Process of forming semiconductor epitaxial substrate

Similar Documents

Publication Publication Date Title
US9166033B2 (en) Methods of passivating surfaces of wide bandgap semiconductor devices
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US10340375B2 (en) Epitaxial substrate for field effect transistor
JP2003151996A (ja) 2次元電子ガスを用いた電子デバイス
US8309987B2 (en) Enhancement mode semiconductor device
JP3836697B2 (ja) 半導体素子
JP4895520B2 (ja) ショットキーダイオードおよびその製造方法
WO2011099097A1 (ja) 窒化物半導体装置及びその製造方法
US20100243989A1 (en) Semiconductor device
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
CN108417627B (zh) 一种用于制备GaN基高频微波器件的方法
JPH10223901A (ja) 電界効果型トランジスタおよびその製造方法
US20170256407A1 (en) Method for producing nitride semiconductor stacked body and nitride semiconductor stacked body
JP3439111B2 (ja) 高移動度トランジスタ
JP2002359255A (ja) 半導体素子
CN108231556B (zh) Iii-v族氮化物半导体外延片的制造方法
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP5119644B2 (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP4947877B2 (ja) 高電子移動度トランジスタ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050902

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050902

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100506