JP2003017419A - 窒化物系iii−v族化合物半導体装置 - Google Patents

窒化物系iii−v族化合物半導体装置

Info

Publication number
JP2003017419A
JP2003017419A JP2001203850A JP2001203850A JP2003017419A JP 2003017419 A JP2003017419 A JP 2003017419A JP 2001203850 A JP2001203850 A JP 2001203850A JP 2001203850 A JP2001203850 A JP 2001203850A JP 2003017419 A JP2003017419 A JP 2003017419A
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
nitride
sic substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001203850A
Other languages
English (en)
Other versions
JP3848548B2 (ja
Inventor
Nobuaki Teraguchi
信明 寺口
Akira Suzuki
彰 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001203850A priority Critical patent/JP3848548B2/ja
Publication of JP2003017419A publication Critical patent/JP2003017419A/ja
Application granted granted Critical
Publication of JP3848548B2 publication Critical patent/JP3848548B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 結晶性および電気的特性に優れた窒化物系I
II−V族化合物半導体装置を提供する。 【解決手段】 ヘテロ接合電界効果型トランジスタ1
は、表面がC面であるSiC基板2の上にAlNバッフ
ァ層3、第1のGaN層4、AlGaNバリア層5、お
よび第2のGaN層6をこの順番に積層して、GaN層
6の上にソース電極7、ドレイン電極8およびゲート電
極9形成する。このように、表面がC面であるSiC基
板にAlN、GaNおよびAlGaNなどの窒化物系I
II−V族化合物半導体材料を結晶成長させることによ
って、結晶性および周波数特性にすぐれたヘテロ接合電
界効果型トランジスタの作製が可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、窒化物系III−
V族化合物半導体装置に関し、特にSiC基板上に窒化
物系III−V族化合物半導体を成長させる窒化物系I
II−V族化合物半導体装置に関する。
【0002】
【従来の技術】従来、窒化物系III−V族化合物半導
体装置に用いられる基板として、一般的にはサファイア
が用いられている。サファイア基板を用いた窒化物系I
II−V族化合物半導体装置は、たとえばUS Patent N
o.5296395に開示されている。しかしながら、サファイ
アは窒化物半導体との格子不整が13パーセント以上も
あるので、この上に成長される窒化物半導体の結晶は結
晶欠陥が非常に大きいといった問題を有する。
【0003】窒化物系III−V族化合物半導体装置を
高出力電子デバイスとして応用する場合には、窒化物半
導体との格子不整が小さく熱伝導率の大きいSiC基板
を用いるほうが有利とされている。SiC基板上に窒化
物系III−V族化合物半導体材料を結晶成長させた窒
化物系III−V族化合物半導体装置は、たとえばIEEE
EDL20 (1999) P161に開示されている。
【0004】
【発明が解決しようとする課題】一般的に、SiC基板
に窒化物半導体材料を結晶成長させる場合、窒化物半導
体の表面における極性をIII族極性とするために、表
面がSi面のSiC基板上に窒化物半導体の結晶成長が
行われる。たとえば、SiC基板上に窒化物半導体であ
るGaNの結晶を成長させる場合に、表面がSi面のS
iC基板上にGaNを結晶成長させると、GaN層の表
面がIII族のGa極性となる。このように表面がSi
面のSiC基板上に窒化物半導体材料を結晶成長させる
のは、III族極性を有するほうが、表面平坦性および
電気的特性に優れた結晶が得られると考えられているた
めである。
【0005】図4は、従来のSiC基板を用いた窒化物
系III−V族化合物半導体装置の一例であるヘテロ接
合電界効果型トランジスタ(HFET:Hetero Field Effec
tTransistor)40の構造を示す図である。HFET4
0は表面がSi面であるSiC基板42の上に、AlN
バッファ層43、GaN層44、AlGaN層45をこ
の順次に積層して構成される。AlGaN層45の表面
には、ソース電極47、ドレイン電極48およびゲート
電極49が形成される。HFET40は、図5に示すよ
うにGaN層44とAlGaN層45との間に発生する
2次元電子ガス(2DEG)50を利用して動作する電
界効果型のトランジスタである。
【0006】また、表面がSi面であるSiC基板上に
窒化物系III−V族化合物半導体材料を成長させる場
合、結晶が成長する表面のマイグレーションを促進する
ために、表面が特定の結晶方向に対して傾斜した傾斜基
板を用いる窒化物系III−V族化合物半導体装置が特
開平11−233391号公報に開示されている。
【0007】しかしながら、SiC基板のSi面は研磨
によって傷が入りやすく、また表面酸化と化学エッチン
グによっても容易に傷を取ることができないので、基板
処理が難しいといった問題を有する。また、図4に示し
たHFET40では、2次元電子ガス50がAlGaN
層45の下のGaN層44に形成されるので、表面層は
AlGaN層45となっている。したがって、ソース電
極47およびドレイン電極48がAlGaN層45に対
して形成されるので、AlGaN層45のAl組成が大
きい場合には接触抵抗が大きくなるといった問題があ
る。また、バッファ層であるAlN層43へのパラレル
伝導による寄生容量の増加の問題が生じる。
【0008】一方、MRS Fall Meting Symposium W.6.3.
1 (1999)には、GaN基板に窒化物系III−V族化合
物半導体材料を結晶成長させた窒化物系III−V族化
合物半導体装置が開示されている。MRS Fall Meting Sy
mposium W.6.3.1 (1999)では、ホモエピタキシャル成長
の場合ではあるがGaN基板の表面を特定の方向に傾斜
させることによって、V族極性を有するN極性の基板の
上でも表面平坦性に優れた結晶が得られることが開示さ
れている。
【0009】しかしながら、GaNのバルク結晶の作製
は難しい。したがって、SiC基板を用いて結晶性およ
び電気的特性に優れた窒化物系III−V族化合物半導
体装置が望まれている。
【0010】本発明の目的は、結晶性および電気的特性
に優れた窒化物系III−V族化合物半導体装置を提供
することである。
【0011】
【課題を解決するための手段】本発明は、表面がC面で
あるSiC基板上に窒化物系III−V族化合物半導体
材料を結晶成長させたことを特徴とする窒化物系III
−V族化合物半導体装置である。
【0012】本発明に従えば、SiC結晶のC面はSi
面に比べてケミカルエッチングが容易であるので、研磨
傷のない表面平坦性にすぐれた基板表面を得ることがで
きる。したがって、表面がC面であるSiC基板に窒化
物系III−V族化合物半導体材料を結晶成長させるこ
とによって、表面の傷の影響を受けない良好な窒化物系
III−V族化合物半導体を結晶成長させることがで
き、結晶性および電気的特性に優れた窒化物系III−
V族化合物半導体装置を作製することができる。
【0013】また本発明は、前記SiC基板の表面が、
〔11−20〕方向または〔1−100〕方向に傾斜し
ていることを特徴とする。
【0014】本発明に従えば、〔11−20〕方向また
は〔1−100〕方向にSiC基板の表面を傾斜させる
ことによって、基板表面の窒化物系III−V族化合物
半導体材料がより拡散しやすいので、表面平坦性および
結晶性の優れた窒化物系III−V族化合物半導体の成
長が可能となる。
【0015】また本発明は、前記SiC基板の表面の傾
斜角が、0.5度以上8度以下であることを特徴とす
る。
【0016】SiC基板の表面を傾斜させて結晶を成長
させると結晶はステップ状に成長して、面内で均一な結
晶成長が可能となる。しかしながら、SiC基板の表面
の傾斜角が0.5度よりも小さい場合はSiC基板上に
形成されるステップの形成が明確ではない。一方、傾斜
角が8度よりも大きくなると、SiC基板上に形成され
るステップの間隔が著しく小さくなるのでステップの段
が並ぶ方向のポテンシャルの揺らぎが大きくなる。本発
明に従えば、SiC基板の表面の傾斜角を0.5度以上
とすることによって基板上にステップが明確に生じ、ま
た基板の傾斜角を8度以下とすることによってステップ
の間隔が適度に形成されるので、面内で均一な結晶成長
が可能となる。
【0017】また本発明は、前記窒化物系III−V族
化合物半導体装置は電界効果型トランジスタであること
を特徴とする。
【0018】本発明に従えば、SiC基板上に結晶性お
よび電気的特性に優れた窒化物系III−V族化合物半
導体材料を成長させることができるので、高周波および
高速特性であり、雑音が非常に少ない電界効果型トラン
ジスタを作製することができる。
【0019】また、表面がC面であるSiC基板上にG
aNおよびAlGaNのヘテロ構造を形成してヘテロ接
合電界効果型トランジスタを作製する場合、従来の表面
がSi面であるSiC基板を用いて作製されるヘテロ接
合電界効果型トランジスタとは構造が異なり、GaN層
に対して電極を形成することができる。したがって、ソ
ース電極およびドレイン電極は、接触抵抗の小さなオー
ミック電極が形成可能である。
【0020】また本発明は、前記SiC基板の表面の傾
斜方向に対して直角となる方向にソース電極およびドレ
イン電極を並べて配置することを特徴とする。
【0021】基板の表面が傾斜したSiC基板では、窒
化物系III−V族化合物半導体が基板の表面の傾斜方
向に沿ってステップ状に結晶成長する。SiC基板の表
面の傾斜方向と平行に電流を流す場合、結晶がステップ
状に形成されているのでポテンシャルの段差の影響を受
ける。したがって、たとえばヘテロ接合電界効果型トラ
ンジスタでは、2次元電子ガスの伝導特性が悪化する。
本発明に従えば、ソース電極およびドレイン電極をSi
C基板の表面の傾斜方向に対して直角となる方向に並べ
て配置する、つまりステップ状に形成される窒化物系I
II−V族化合物半導体のステップの延びる方向に対し
て平行な方向にソース電極およびドレイン電極が並んで
配置されるのでポテンシャルの段差の影響が少なく、揺
らぎを小さくすることができる。
【0022】
【発明の実施の形態】本発明における窒化物系III−
V族化合物半導体装置は、表面がC面であるSiC基板
の上に、たとえば、AlN、GaN、InN、AlGa
N、InGaNなどの窒化物系III−V族化合物半導
体材料を結晶成長させることによって作製される。
【0023】以下、本発明の窒化物系III−V族化合
物半導体装置の具体的な実施例を示す。
【0024】(実施例1)図1は、本発明の実施例1の
窒化物系III−V族化合物半導体装置であるHFET
(ヘテロ接合電界効果型トランジスタ)1を示す図であ
る。
【0025】HFET1は、表面がC面であるSiC基
板(以下、C面Si基板と記す)2の上にAlNバッフ
ァ層3、第1のGaN層4、AlGaNバリア層5およ
びGaN層6がこの順番で積層され、第2のGaN層6
の上にソース電極7、ドレイン電極8、およびゲート電
極9を備え構成される。
【0026】HFET1の作製方法を以下に示す。まず
始めに、C面SiC基板2を熱酸化し、引き続いてフッ
酸溶液中で表面の酸化膜を除去する。この熱酸化と酸化
膜の除去を数回繰り返してSiC基板2の研磨傷を完全
に取り除く。そして、この上に有機金属気相成長法(M
OCVD法)を用いて、前記C面SiC基板2の上にA
lNバッファ層3を結晶成長させる。このとき、AlN
バッファ層3の成長温度は1100℃であり、層厚は1
00nmとなるように成長させる。本実施例では、有機
金属気相成長法を用いて結晶を成長させているが、結晶
成長法としては、ハイドライド気相成長法(HVPE
法)、プラズマ励起した窒素を用いた分子線エピタキシ
ー法であるRF−MBE(Radio frequency−Molecular
BeamEpitaxy)法またはECR−MBE(Electron Cy
clotron Resonance−MBE)法などを用いることができ
る。
【0027】AlNバッファ層3の上に、成長温度10
00℃で第1のGaN層4、AlGaN層5、および第
2のGaN層6を順次成長させる。このとき、第1のG
aN層4の膜厚は2μm、AlGaN層5の膜厚は50
nm、および第2のGaN層6の膜厚は200nmとな
るようにそれぞれを成長させる。この後、Ti/Alか
ら成り、オーミック接合される電極であるソース電極7
およびドレイン電極8を形成し、ソース電極7およびド
レイン電極8との間にNi/Auから成りショットキー
接合される電極であるゲート電極9をそれぞれ形成す
る。
【0028】SiC結晶ではSi面とC面とで極性が異
なる。したがって、SiC基板2に窒化物系III−V
族化合物半導体材料を結晶成長させるHFET1は、図
4に示す表面がSi面であるSiC基板42に窒化物系
III−V族化合物半導体材料を結晶成長させる従来の
HFET40場合とは構造が異なる。本発明のHFET
1では、図2に示すように、第2のGaN層6とAlG
aN層5との間に発生する2次元電子ガス10を利用し
て動作する。従来のHFET40では、接触抵抗の大き
なAlGaN層45の上にソース電極47およびドレイ
ン電極48が形成されるが、本発明のHFET1では、
GaN層6の上にソース電極47およびドレイン電極4
8を形成されるので、接触抵抗の小さいオーミック接合
によって電極を形成することができるので電気特性に優
れる。
【0029】本実施例のHFET1の室温における移動
度を測定すると、2000cm2/Vsであった。ま
た、比較のために同一の基板処理によって従来のHFE
T40と同じ構造である従来型のHFETの作製をおこ
なった。ここで比較する従来型のHFETは、表面がS
i面であるSiC基板に、図1に示すAlNバッファ層
3、第1のGaN層4、AlGaN層5、ソース電極
7、ドレイン電極8およびゲート電極9が図4のHFE
T40に示すAlNバッファ層43、GaN層44、A
lGaN層45、ソース電極47、ドレイン電極48に
それぞれ対応するように作製している。このように作製
した従来型のHFETの移動度は1500cm2/Vs
であった。
【0030】このように、表面がC面であるSiC基板
を用いて作製されたHFET1は、従来型のHFETに
比べて移動度が大きく、電気的特性に優れていることが
判った。HFET1と従来型のSi面を用いたHFET
との顕著な違いはI−V特性に現れていた。つまり、H
FET1では電流コラップスがまったく見られなかった
が、従来型のHFETでは電流コラップスが出たり出な
かったりとばらつきが生じた。これはSi面における研
磨傷がトラップの形成に関係していると考えられる。
【0031】(実施例2)以下の(1)〜(3)の3種
類の表面がC面であるSiC基板の上にGaNおよびA
lGaNを成長させて窒化物系III−V族化合物半導
体装置であるHFETを作製した。 (1)基板の表面の傾斜がないSiC基板(以下、Ju
st基板と記す) (2)基板の表面が〔11−20〕方向に1度傾斜した
SiC基板(以下、〔11−20〕基板と記す) (3)基板の表面が〔1−100〕方向に1度傾斜した
SiC基板(以下、〔1−100〕基板と記す)
【0032】結晶成長法は前記実施例1と同様に行っ
た。ただし、ソース電極およびドレイン電極は、基板の
表面の傾斜方向に垂直な方向に並んで配置されている。
【0033】上記3種類のSiC基板を用いて作製され
たHFETの室温における移動度と最大発振周波数を表
1に示す。
【0034】
【表1】
【0035】表1に示すように、Just基板を用いた
場合の移動度は2000cm2/Vsであり、最大発振
周波数は150GHzであった。一方、SiC基板の表
面を〔11−20〕方向に傾斜させた〔11−20〕基
板を用いた場合の移動度は2800cm2/Vsであ
り、最大発振周波数は250GHzであった。また、S
iC基板の表面を〔1−100〕方向に傾斜させた〔1
−100〕基板を用いた場合の移動度は3000cm2
/Vsであり、最大発振周波数は280GHzであっ
た。このように、SiC基板の表面を〔11−20〕方
向または〔1−100〕方向に傾けることによって、移
動度および最大発振周波数ともに改善が見られ、高速特
性および高周波特性に優れたHFETを作製することが
できる。
【0036】(実施例3)SiC基板の表面を〔11−
20〕方向または〔1−100〕方向に傾斜させ、傾斜
角度を変えて実施例1と同じ構造のHFETを作製し
た。なお、ソース電極およびドレイン電極は、基板の表
面の傾斜方向に垂直な方向に並んで配置されている。図
3は、SiC基板の表面の傾斜角度を変化させて作製さ
れたHFETの移動度を測定した結果を示す図である。
図3では、表面を〔11−20〕方向に傾斜させたSi
C基板を〔11−20〕方向傾斜基板とし、表面を〔1
−100〕方向に傾斜させたSiC基板を〔1−10
0〕方向傾斜基板として表している。図3には、基板の
表面が傾斜していないJust基板を用いた場合の移動
度も示している。
【0037】図3に示すように、基板の表面の傾斜角度
が8度よりも大きくなると移動度が小さくなっている。
また、基板の表面の傾斜角度が0.5度よりも小さくに
なると、基板の表面の傾斜角度がほとんどなくなり、J
ust基板と同じ特性となる。したがって、基板の傾斜
角度を0.5度以上であって8度以下とすることによっ
て、移動度が優れたHFETを作製することができる。
【0038】(実施例4)実施例2の基板の表面が〔1
1−20〕方向に1度傾斜したSiC基板(〔11−2
0〕基板)に、実施例1と同じ構造で、基板の表面の傾
斜方向に対して直角となる方向にソース電極およびドレ
イン電極を並べて配置した場合、および基板の傾斜方向
に対して平行となる方向にソース電極およびドレイン電
極を並べて配置した場合HFETを作製し、それぞれの
移動度と最大発振周波数とを測定した。この測定結果を
表2に示す。
【0039】
【表2】
【0040】表2に示すように、基板の表面の傾斜方向
に対して直角となる方向にソース電極およびドレイン電
極を形成した場合の移動度は3000cm2/Vsであ
り、最大発振周波数は280GHzであった。一方、基
板の表面の傾斜方向に対して水平となる方向にソース電
極およびドレイン電極を形成した場合の移動度は250
0cm2/Vsであり、最大発振周波数は230GHz
であった。このように、ソース電極およびドレイン電極
とを基板の傾斜方向と直角となる方向に並べて配置する
と、ヘテロ構造でのポテンシャルの揺らぎが少ないなる
ので、移動度および最大発振周波数の大きな値となる。
したがって、高速特性、高周波特性に優れたHFETを
作製することができる。
【0041】以上の実施例1〜4では、SiC基板上に
GaNおよびAlGaNを結晶成長させてヘテロ構造を
作製する方法としてMOCVD法を用いたが、ヘテロ構
造の部分はRF−MBE法などのMBE法によって成長
させてもよい。このように、ヘテロ構造の部分をMBE
によって結晶成長させることによって、界面の急峻性が
改善される。したがって、さらに特性を改善することが
可能となる。
【0042】
【発明の効果】以上のように本発明によれば、SiC結
晶のC面はSi面に比べてケミカルエッチングが容易で
あるので、研磨傷のない表面平坦性にすぐれた基板表面
を得ることができる。したがって、表面がC面であるS
iC基板に窒化物系III−V族化合物半導体材料を結
晶成長させることによって、表面の傷の影響を受けない
良好な窒化物系III−V族化合物半導体を結晶成長さ
せることができ、結晶性および電気的特性に優れた窒化
物系III−V族化合物半導体装置を作製することがで
きる。
【0043】また本発明によれば、〔11−20〕方向
または〔1−100〕方向にSiC基板の表面を傾斜さ
せることによって、基板表面の窒化物系III−V族化
合物半導体材料がより拡散しやすいので、表面平坦性お
よび結晶性の優れた窒化物系III−V族化合物半導体
の成長が可能となる。
【0044】また本発明によれば、SiC基板の表面の
傾斜角を0.5度以上とすることによって基板上にステ
ップが明確に生じ、また基板の傾斜角を8度以下とする
ことによってステップの間隔が適度に形成されるので、
面内で均一な結晶成長が可能となる。
【0045】また本発明によれば、SiC基板上に結晶
性および電気的特性に優れた窒化物系III−V族化合
物半導体材料を成長させることができるので、高周波お
よび高速特性であり、雑音が非常に少ない電界効果型ト
ランジスタを作製することができる。
【0046】また本発明によれば、ソース電極およびド
レイン電極をSiC基板の表面の傾斜方向に対して直角
となる方向に並べて配置する、つまりステップ状に形成
される窒化物系III−V族化合物半導体のステップの
延びる方向に対して平行な方向にソース電極およびドレ
イン電極が並んで配置されるのでポテンシャルの段差の
影響が少なく、揺らぎを小さくすることができる。
【図面の簡単な説明】
【図1】本発明の実施例1であるHFET1の構造を示
す図である。
【図2】図1のHFET1の2次元電子ガス10の発生
状態を示す図である。
【図3】基板の表面を傾斜させて作製したHFETの移
動度を示すグラフである。
【図4】従来のHFET40の構造を示す図である。
【図5】従来のHFET40の2次元電子ガス50の発
生状態を示す図である。
【符号の説明】
1 ヘテロ接合電界効果型トランジスタ 2 C面SiC基板 3 AlNバッファ層 4 第1のGaN層 5 AlGaNバリア層 6 第2のGaN層 7 ソース電極 8 ドレイン電極 9 ゲート電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G077 AA03 BE11 BE15 DB01 ED04 ED05 ED06 TK06 5F045 AA02 AA04 AA05 AB14 AB17 AD14 AD15 AF02 AF13 BB16 CA07 DA53 5F102 FA03 GB01 GC01 GD01 GJ02 GK04 GL04 GM04 GQ01 GR01 GT01 HC01

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 表面がC面であるSiC基板上に窒化物
    系III−V族化合物半導体材料を結晶成長させたこと
    を特徴とする窒化物系III−V族化合物半導体装置。
  2. 【請求項2】 前記SiC基板の表面が、〔11−2
    0〕方向または〔1−100〕方向に傾斜していること
    を特徴とする請求項1記載の窒化物系III−V族化合
    物半導体装置。
  3. 【請求項3】 前記SiC基板の表面の傾斜角が、0.
    5度以上8度以下であることを特徴とする請求項1また
    は2記載の窒化物系III−V族化合物半導体装置。
  4. 【請求項4】 前記窒化物系III−V族化合物半導体
    装置は電界効果型トランジスタであることを特徴とする
    請求項2または3記載の窒化物系III−V族化合物半
    導体装置。
  5. 【請求項5】 前記SiC基板の表面の傾斜方向に対し
    て直角となる方向にソース電極およびドレイン電極を並
    べて配置することを特徴とする請求項4記載の窒化物系
    III−V族化合物半導体装置。
JP2001203850A 2001-07-04 2001-07-04 電界効果型トランジスタ Expired - Fee Related JP3848548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001203850A JP3848548B2 (ja) 2001-07-04 2001-07-04 電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001203850A JP3848548B2 (ja) 2001-07-04 2001-07-04 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2003017419A true JP2003017419A (ja) 2003-01-17
JP3848548B2 JP3848548B2 (ja) 2006-11-22

Family

ID=19040413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001203850A Expired - Fee Related JP3848548B2 (ja) 2001-07-04 2001-07-04 電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JP3848548B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005286038A (ja) * 2004-03-29 2005-10-13 Shikusuon:Kk 炭化珪素基板およびその製造方法
WO2008105378A1 (ja) * 2007-02-28 2008-09-04 Nec Corporation Iii族窒化物半導体電界効果トランジスタ
JP2012503881A (ja) * 2008-09-23 2012-02-09 トライクイント・セミコンダクター・インコーポレイテッド オフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド系デバイス
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
WO2015115126A1 (ja) * 2014-01-31 2015-08-06 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
CN106298474A (zh) * 2012-02-17 2017-01-04 晶元光电股份有限公司 在硅衬底上生长iii‑v族化合物层的方法
JP2019083255A (ja) * 2017-10-30 2019-05-30 国立大学法人山口大学 電界効果トランジスタ及びその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151996A (ja) * 2001-09-03 2003-05-23 Nichia Chem Ind Ltd 2次元電子ガスを用いた電子デバイス
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005286038A (ja) * 2004-03-29 2005-10-13 Shikusuon:Kk 炭化珪素基板およびその製造方法
JP4539140B2 (ja) * 2004-03-29 2010-09-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
WO2008105378A1 (ja) * 2007-02-28 2008-09-04 Nec Corporation Iii族窒化物半導体電界効果トランジスタ
US7985984B2 (en) 2007-02-28 2011-07-26 Nec Corporation III-nitride semiconductor field effect transistor
JP2012503881A (ja) * 2008-09-23 2012-02-09 トライクイント・セミコンダクター・インコーポレイテッド オフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド系デバイス
CN106298474A (zh) * 2012-02-17 2017-01-04 晶元光电股份有限公司 在硅衬底上生长iii‑v族化合物层的方法
JP2019110344A (ja) * 2012-12-26 2019-07-04 パナソニックIpマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
US9401402B2 (en) 2012-12-26 2016-07-26 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and nitride semiconductor substrate
JPWO2014103125A1 (ja) * 2012-12-26 2017-01-12 パナソニックIpマネジメント株式会社 窒化物半導体装置および窒化物半導体基板
WO2015115126A1 (ja) * 2014-01-31 2015-08-06 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JPWO2015115126A1 (ja) * 2014-01-31 2017-03-23 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP6089122B2 (ja) * 2014-01-31 2017-03-01 シャープ株式会社 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2019083255A (ja) * 2017-10-30 2019-05-30 国立大学法人山口大学 電界効果トランジスタ及びその製造方法
JP7037801B2 (ja) 2017-10-30 2022-03-17 国立大学法人山口大学 電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP3848548B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
JP3708810B2 (ja) 窒化物系iii−v族化合物半導体装置
JP4990496B2 (ja) 窒化物ベースのトランジスタ及びその製造方法
US7662682B2 (en) Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
JP2001160656A (ja) 窒化物系化合物半導体装置
US7626217B2 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
JP2008539587A (ja) 2元のiii族窒化物をベースとする高電子移動度トランジスタおよびその製造方法
WO2002021601A1 (fr) Dispositif a semi-conducteur
JP2002076329A (ja) 半導体装置
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
RU2686575C2 (ru) Полевой транзистор с гетеропереходом
JP2008507853A (ja) 横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
US11437255B2 (en) Epitaxial III-N nanoribbon structures for device fabrication
JP7092051B2 (ja) 電界効果トランジスタの作製方法
JP3848548B2 (ja) 電界効果型トランジスタ
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
JP4375972B2 (ja) 窒化物系iii−v族化合物半導体装置の製造方法
US11876129B2 (en) Semiconductor structure and manufacturing method for the semiconductor structure
JP7069584B2 (ja) 基板生産物の製造方法
JP3443185B2 (ja) 発光素子
KR20160001619A (ko) 질화물 반도체 층, 질화물 반도체 장치 및 질화물 반도체 층의 제조 방법
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2008244036A (ja) 半導体結晶および半導体装置
JP4072858B2 (ja) 窒化物系iii−v族化合物半導体装置
JP6301863B2 (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees