JP2012503881A - オフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド系デバイス - Google Patents

Abstract

実施の形態は、カットオフ基板に形成されたヘテロエピタキシャル・ガリウムナイトライド系デバイスを含む装置およびシステムおよび、これを製造する方法を含むが、これらに限定されない。他の実施の形態も記載または請求される。
【選択図】図１

Description

本発明の実施の形態は、一般に、マイクロ電子デバイスに関し、特に、オフカット(off-cut)基板に形成されたヘテロエピタキシャルガリウムナイトライド系デバイスに関する。

（関連出願）
本出願は、２００８年９月２３日に出願された米国仮特許出願番号12/236,438（発明名称「オフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド系デバイス」）の優先権を主張する。米国仮特許出願の明細書は、本明細書と一致しない部分を除き、参照によりその全てが本明細書に完全に組み込まれる。

ガリウムナイトライド(GaN)ヘテロ接合トランジスタ(HFET)は、高電力および高周波数で動作するデバイスを含む数多くのアプリケーションを有する。従来、GaN HFETデバイスは、原子平面が主表面に対して平行に配列するようなオンカット(on-cut)基板の上に形成される。これらのデバイスは有望であるが、少なくとも部分的に電流崩壊問題により、その能力が制限される。

電流崩壊現象は、高ドレインバイアスで起こり、その結果、電子チャネルのいずれかの側でトランジスタのドレイン−ゲート端で電荷が捕捉されることが知られている。捕捉された電荷は、深いトラップからゆっくりと逃れるため、低ラジオ周波数（RF）性能をもたらしうる。さらに、電流崩壊は、GaN系HFETで得られる最大RF電力を低減するだけでなく、半導体ウエハの全域での不均性の原因となりうる。このため、ウエハの均一性を増加しつつ、電流崩壊を低減する方法が望まれている。
電流崩壊問題を改善するため、多くの手段がなされ、パッシベーション層が半導体の表面に単に加えられたり、パッシベーション層が変えらた。これは、電流崩壊の低減をもたらすものの、さらなる低減が可能である。

本発明の実施の形態は、添付の図面とともに以下に詳細に説明されることにより容易に理解されるであろう。この説明を容易にするために、同様な符号は同様な構造的な要素を示す。本発明の実施の形態は、一例として例示され、添付の図面の図形に制限されない。
図1は、本発明の様々な実施の形態による、カットオフ基板に形成されたヘテロ接合トランジスタを示す。 図2aは、従来のオンカット基板を示し、図2bは、本発明の様々な実施の形態による、オフカット基板を示す。 図3は、本発明の様々な実施の形態による、オフカット基板に形成されたエピタキシャル層を含むヘテロエピタキシャル構造を示す。 図4a-4gは、本発明の様々な実施の形態による、オフカット基板上にヘテロ接合トランジスタを形成する方法の様々な段階を示す。 図5は、本発明の様々な実施の形態による、オフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド系デバイスを含むシステムのブロック図である。

以下の詳細な説明において、本明細書の一部を形成する添付図面が参照される。当該図面において、同様な符号は同様な部分を示し、本発明が実施されうる実施の形態が例示される。他の実施の形態が利用でき、構造的または論理的な変化が本発明の範囲から外れることなくなされうることが理解される。このため、以下の詳細な説明は、限定的な意味に取られるべきではなく、本発明による実施の形態の範囲は添付の特許請求の範囲およびその均等物によって定義される。

本発明の実施の形態を理解することを助けるために、様々な工程が順番に多数の個別の工程として説明されるが、説明の順番はこれらの工程が順番に依存することを意味すると解釈されるべきではない。さらに、ある実施の形態は記述されたものの他に１以上多い工程を含む。

以下の説明では「実施の形態では」、「ある実施の形態では」または「様々な実施の形態では」という用語が使用され、これらは１以上の同一または異なる実施の形態を参照する。さらに、本発明の実施の形態に関して用いられる「を含む」、「有する」、「持つ」などの用語は同義である。

「結合した」という用語は、その派生物とともに、本明細書で使用されうる。「結合した」は、２以上の要素が物理的または電気的に直に接触していることを意味する。しかし、「結合した」は、２以上の要素が互いに間接的に接触していることも意味し、その上で互いに協力または相互作用することや、互いに結合したと考えられる要素の間で１以上の要素が結合または接続していることも意味する。

「に形成された」という用語は、その派生物とともに、本発明書で使用されうる。他の層「に形成された」ある層という文脈における「に形成された」は、ある層が上方に形成され、物理的または電気的に他の層と直に接触していることを必ずしも意味しない（たとえば、１以上の層が層間に介在してもよい）。しかし、ある実施の形態では、「に形成された」は、ある層が他の層の最表面の少なくとも一部と物理的に直に接触していることを意味しうる。「上部」および「底部」という用語は、理解を容易にするために用いられており、開示内容を限定的するように解釈されるべきではない。

本発明の目的のため、「Ａ／Ｂ」という用語は、ＡまたはＢを意味する。「Ａおよび／またはＢ」という用語は、「（Ａ）、（Ｂ）または（ＡおよびＢ）」を意味する。「Ａ、ＢおよびＣの少なくとも１つ」という用語は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。「（Ａ）Ｂ」という用語は、「（Ｂ）または（ＡＢ）」を意味し、Ａは任意の要素である。

ここで、図1に戻り、オフカット基板102に形成されたヘテロ接合トランジスタ(HFET)100を含むデバイスが示されている。オンカット基板と反対の意の、オフカット基板102の上にHFET100を形成することにより、巨視的な粗さを低減し、電流崩壊を減らし、かつオンカット基板に形成されたHFETと比較してウエハの均一性を増加させることができうる。特定のアプリケーションにより、電流崩壊の減少は、ラジオ周波数出力の増加を生じさせる。

基板に関して、「オンカット」と反対の意の「オフカット」は、本分野において「微斜面」として参照されるものであり、特に、基板の原子平面が基板の主表面に対して平行でないように配向されることを意味する。図2aおよび2bは、この対比を示す。図2aに示す従来のオンカット基板202aは、基板202aの主表面203aに平行である原子平面204aを含む。これを図2bに示すオフカット基板202bを比較する。オフカット基板202bは、基板202bの主表面203bに対してある角度を持つ原子平面204bを含む。オフカット基板202bの原子平面204bは、基板202bの主表面203bを横切る高濃度原子ステップを形成し、オンカット基板202aの原子平面204aは、主表面203aを横切る低密度原子ステップを形成する。

オフカット基板202bの原子ステップの密度が増加すると、オンカット基板202a上に成長したエピタキシャル層と比較して、エピタキシャル成長中に核形成サイトの密度が増加し、表面モルフォロジーの平滑化(たとえば、ヒロックなどの表面欠損の低減)をもたらす。エピタキシャル表面の粗さを低減することで、エピタキシャル層から形成されるデバイスの電流崩壊がそれに応じて低減することが見いだされた。
オフカット基板の使用により、様々な種類のデバイスの電流崩壊を有益に低減させることができる。図3は、これらのデバイスの種類の１以上を形成するために用いられうる初期層を示す。初期層は、オフカット基板302の上のエピタキシャル構造306(１以上のエピタキシャル層が形成)である。種々の実施の形態では、エピタキシャル構造306は、基(たとえば、ヘテロエピタキシャル)の材料とは異なる材料で形成される。エピタキシャル構造306は、トランジスタ、光電子デバイスなどに適した層を含みうる。たとえば、HFET(高電子移動度トランジスタ(HEMT)と呼ばれることがある)、ダイオード、発光素子、検出器などがエピタキシャル構造306から形成されうる。

図１に示されたようなHFETは、たとえば、オフカット基板を使用することで、特に有益な電流崩壊の低減が得られる。HFETは、lll-V族化合物のエピタキシャル層を含むいかなる周知の種類のHFETも含みうる。一般に、本発明の種々の実施の形態は、基板の材料が異なるエピタキシャル層から形成されたいかなるヘテロエピタキシャル・ガリウムナイトライド(GaN)-系デバイスにも用いることができる。たとえば、様々な電子および光電子デバイス（たとえば、発光ダイオード）がシリコンカーバイド(SiC)基板上にエピ成長したガリウムナイトライド(GaN)から形成しうる。

ここで、図4a-4gに戻り、たとえば、図１に示すデバイスなどのデバイスを形成する実施方法が当該方法の様々な段階においてデバイスの断面図により示されている。図示された方法の１以上の工程は、たとえば、光電子デバイスなどを含む上述した他の種類のデバイスの作製にも適用しうる。上述および／または図示した様々な工程は、一般に、本発明の実施の形態の理解を助けるために、順番に多数の個別の工程として参照されうることに注意されたい。説明の順番は、明示的に記述されない限り、これらの工程が順序に依存することを意味すると解釈されるべきでない。さらに、ある実施の形態は記述されたものより１または複数多い工程を含みうる。

図4aに示すように、オフカット基板402が用意される。基板402はあるオフカット角でオフカットされている。様々なオフカット角により、エピタキシャル層の平滑さが好適に増加するが、基板402の主表面403に対してオフカット角0.2°以上が表面欠損の形成を除去するのに十分になりうる。ある実施の形態では、オフカット0.4°以上が用いられうる。ある実施の形態では、オフカット0.7°以下が用いられうる。

オフカット基板402は、アプリケーションに適したいかなる材料も含みうる。様々な実施の形態、たとえば、基板402はSiCを含む。SiCは、特に、少なくとも部分的にSiCの熱特性および絶縁特性により.高ラジオ周波数電力および高周波動作を有するデバイスに適している。しかし、他の実施の形態では、基板402は、シリコン、サファイヤ、アルミニウムナイトライド、ガリウムナイトライドまたはこれらの組み合わせや他の適当な材料との組み合わせを含む。一般に、選択された基板の材料はデバイス層の材料と同じ材料である必要はない。

核形成(またはバッファ)層408は、基板402の上に形成しうる。核形成層408は、アルミニウムナイトライドまたはアルミニウムガリウムナイトライドを含みうる。他の材料も同様に適用しうる。ある実施の形態では、デバイスは、核形成層408なしで形成しうる。実際に、様々な実施の形態では、オフカット基板402を用いることで、核形成層408の使用を不要にすることができる。しかし、ある実施の形態では、核形成層408により、得られるエピタキシャル層をさらに平滑化しうる。

GaN層410は、図4bに示された核形成層408の上に形成されうる。しかし、上述したように、ある実施の形態では、デバイスは、核形成層408なしで形成され、この場合には、GaN層410は基板402の上に直に形成されうる。様々な他の実施の形態では、１以上の様々な他の層がGaN層410と基板402との間に用意されうる。ある実施の形態では、GaN層410は、活性層を形成するまたの他の材料で置き換えられうる。たとえば、GaN層410は、GaN系材料(たとえば、AIGaN,InGaN,AIInGaNなど)で置き換えられうる。

GaN層410は、本明細書に記載された様々な種類のデバイスを形成するのに適した特徴を有して形成されうる。たとえば、GaN層410は、HFETデバイス、光電子デバイス用の活性層などのためのチャネル層を形成しうる。GaN層410は、所望の電子特性を得るために.アプリケーションに応じてドープされる、またはドープされない。ドープは、in situでまたは堆積後に行われうる。

バリア層412は、図4cに示すように、GaN(または活性)層410の上に形成されうる。バリア層412は、アルミニウムガリウムナイトライドを含みうる。他の材料または材料の組み合わせも同様に適する。たとえば、バリア層412は、インジウムアルミニウムナイトライドを含みうる。バリア層412は、アプリケーションに応じてドープされる、またはドープされない。様々な実施の形態では、GaN層410とバリア層412との間に１以上の様々な他の層が用意される(たとえば、バリア層412はGaN層410の上に直に存在する必要はない)。

図4dに示すように、コンタクト層414は、バリア層412の上に形成されうる。コンタクト層414は、lll-V族ナイトライドを含み、所望の電子特性を得るためにドープされうる。ある実施の形態では、コンタクト層414は、GaN系材料(たとえば、GaN,AIGaN,InGaN,InAINおよびこれらの４元系)を含みうる。

次に、図4eに示すように、１以上の凹部416がコンタクト層414に形成されうる。凹部416の位置は、少なくとも部分敵に形成されるHFETデバイスの所望の位置に基づいて選択される。特に、凹部416の位置は、HFETデバイス用のゲートが形成される位置に対応し、以下の説明でより明確になる。凹部416の形成は、たとえば、フォトリソグラフィパターニングおよびエッチングを含む１以上の適切な工程を含む。

１以上のコンタクト418は、次に、図4fに示すように形成されうる。.コンタクト418は、たとえば、HFETデバイスの機能を促進するためのソースおよびドレインコンタクトを含む。

図4gに示すように、ゲート４２０が形成されうる。ある実施の形態では、ゲート４２０は、図示されたように、バリア層412に埋め込まれうるが、この構成は必須ではない。その代わりに、ゲート４２０は、バリア層412または他の層の上部に形成され、特定のアプリケーションに依存しうる。ある実施の形態では、絶縁体がバリア層412とゲート４２０との間に堆積され、金属−絶縁体半導体(MIS)構造が形成されうる。

１以上核形成層408、GaN層410、バリア層412,およびコンタクト層414の各々は、１以上のエピタキシャル層を含みうる。エピタキシャル層は、たとえば、分子線エピタキシーおよび有機金属化学気相成長法(MOCVD)を含む従来のエピタキシャル成長法で形成されうる。他の方法も同様に適する。

本明細書に記載されたデバイスの実施の形態は、様々な装置およびシステムに組み込まれうる。実施例のシステム500のブロック図が図5に示されている。図示されているように、システム500は、電力増幅器522およびアンテナ524を含みうる。電力増幅器522は、他の物の中で、オフカット角を持つ基板の上に形成されたヘテロエピタキシャル-系デバイス526を含みうる。実施例のデバイス526は、たとえば、図1に示されたHFETなどのデバイスでありうる。

様々な実施の形態では、増幅器522は、信号の伝送および受信を促進するように構成されうる。アンテナ524は、信号を伝送および受信するために、増幅器522に結合されるが、直に結合していなくてもよい。

システム500は、高ラジオ周波数電力および周波数の増幅器に用いられるいかなるシステムであってもよい。たとえば、システム500は、１以上の陸上通信および衛生通信、レーダーシステム、および、場合により様々な産業および医療アプリケーションに適する。レーダーアプリケーションは、軍事利用レーダー、航空管制、ナビゲーションなどを含みうる。

様々な実施の形態では、システム500は、レーダーデバイス、衛星通信デバイス、形態電話機、または携帯電話の基地局の一つに選ばれうる。システム500は、高周波数伝送および／または受信のための電力増幅が必要とされる他のアプリケーションでの適用性が見いだされうる。

特定の実施の形態が好適な実施の形態の説明を目的として、本明細書で図示され、かつ記載されているが、同じ目的を得るために計算された、幅広い種類の代替物および／または等価的な実施の形態または実施例によって、図示および記載された実施の形態が本発明の範囲から外れることなく置き換えられることが当業者によって予期される。当業者は、本発明による実施の形態が非常に幅広い種類の方法で実現されうることを容易に予期するであろう。アプリケーションは、本明細書に記載された実施の形態の改変または変形に及ぶように意図される。このため、本発明による実施の形態が請求項およびその等価物のみに限定されないことが明白に意図される。

Claims (19)

1. オフカット基板と、
   前記オフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド(GaN)系デバイスと、
   を含む装置。
2. 前記オフカット基板が少なくとも0.2°のオフカット角を含む請求項１に記載の装置。
3. 前記オフカット基板が少なくとも0.4°のオフカット角を含む請求項１に記載の装置。
4. オフカット基板が0.7°以下のオフカット角を含む請求項１に記載の装置。
5. オフカット基板がシリコンカーバイド基板である請求項１に記載の装置。
6. ヘテロエピタキシャルGaN系装置がGaNヘテロ接合トランジスタ(HFET)を含む請求項１に記載の装置。
7. GaN HFETがオフカット基板の上に形成された核形成層と、
   核形成層の上に形成されたチャネル層と、
   を含む請求項６に記載の装置。
8. GaN HFETがオフカット基板の上に形成されたGaNチャネル層を含む請求項６に記載の装置。
9. GaN HFETがGaNチャネル層の上に形成されたガリウムナイトライドバリア層をさらに含む請求項８に記載の装置。
10. オフカット基板を用意する工程と、
    オフカット基板の上にヘテロエピタキシャル・ガリウムナイトライド(GaN)系デバイスを形成する工程と、
    を含む請求項方法。
11. オフカット基板を用意する工程は、少なくとも0.2°かつ0.7°以下の.オフカット角を有する基板を用意する工程を含む請求項１０に記載の方法。
12. オフカット基板を用意する工程は、シリコンカーバイドオフカット基板を用意する工程を含む請求項１０に記載の方法。.
13. ヘテロエピタキシャル系デバイスを形成する工程は、GaNヘテロ接合トランジスタ(HFET)を形成する工程を含む請求項１０に記載の方法。
14. GaN HFETを形成する工程は、オフカット基板の上に核形成層を形成する工程と、核形成層の上にチャネル層を形成する工程とを含む請求項１３に記載の方法。
15. GaN HFETを形成する工程は、オフカット基板の上にGaNチャネル層を形成する工程を含む請求項１３に記載の方法。
16. GaN HFETを形成する工程は、GaNチャネル層の上にアルミニウムガリウムナイトライドバリア層を形成する工程をさらに含む請求項１５に記載の方法。
17. 信号を増幅するための電力増幅器を含み、
    前記電力増幅器がオフカット基板に形成されたヘテロエピタキシャル・ガリウムナイトライド(GaN)HFETと、
    増幅信号を伝送するために、マイクロ電子デバイスに動作可能に結合されたアンテナと、
    を含むシステム。
18. オフカット基板がオフカット角少なくとも0.2°かつ0.7°以下のオフカット基板である請求項１７に記載のシステム。
19. ヘテロエピタキシャルGaN系デバイスがGaN HFETである請求項１７に記載のシステム。