JP6510815B2 - ドープされた窒化ガリウム高電子移動度トランジスタ - Google Patents

ドープされた窒化ガリウム高電子移動度トランジスタ Download PDF

Info

Publication number
JP6510815B2
JP6510815B2 JP2015003196A JP2015003196A JP6510815B2 JP 6510815 B2 JP6510815 B2 JP 6510815B2 JP 2015003196 A JP2015003196 A JP 2015003196A JP 2015003196 A JP2015003196 A JP 2015003196A JP 6510815 B2 JP6510815 B2 JP 6510815B2
Authority
JP
Japan
Prior art keywords
algan
sublayer
layer
doped
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015003196A
Other languages
English (en)
Other versions
JP2015135965A5 (ja
JP2015135965A (ja
Inventor
３世、エドワード エー． ビーム
３世、エドワード エー． ビーム
シエ、ジンキアオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of JP2015135965A publication Critical patent/JP2015135965A/ja
Publication of JP2015135965A5 publication Critical patent/JP2015135965A5/ja
Application granted granted Critical
Publication of JP6510815B2 publication Critical patent/JP6510815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本開示の実施の形態は、広く回路の分野に関し、特に、ドープされた窒化ガリウム高電子移動度トランジスタに関する。
従来の窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）構造は、典型的に三元または四元のバリア層を用いて製造される。バリア層は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、および／または、ガリウム（Ｇａ）で構成され、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（ｘおよびｙは、相対的な濃度を示す）となりうる。バリア層は、ＧａＮチャネル／バッファ層上にエピタキシャルに成長されうる。バリア層は、自発分極および／または圧電効果に起因して、バリア／チャネル界面の近傍に電荷を誘起する。この電荷の密度は、バリア材料の組成および表面の状態に強く依存する。いくつかのケースにおいて、高性能デバイスの製造に必要な高い電荷密度を実現するために、大きな格子不整合応力の調整が必須となる。これら不整合応力および高い表面感度は、このようなデバイスにとって信頼性の制約につながりうる。
添付の図面とともに以下の詳細な説明を読むことによって、実施の形態は容易に理解されるであろう。この説明を容易にするために、同様の参照符号は同様の構造的要素を指し示す。添付の図面において実施の形態は例示として示され、限定を目的としない。
様々な実施の形態に係るトランジスタ層構造を概略的に示す断面図である。
様々な実施の形態に係る別のトランジスタ層構造を概略的に示す断面図である。
様々な実施の形態に係る別のトランジスタ層構造を概略的に示す断面図である。
様々な実施の形態に係る別のトランジスタ層構造を概略的に示す断面図である。
様々な実施の形態に係るトランジスタ層構造の製造方法を示すフローチャートである。
様々な実施の形態に係るトランジスタ層構造の製造方法を示すフローチャートである。
様々な実施の形態に係るシステムの例を概略的に示す図である。
以下の詳細な説明において、本明細書の一部をなす添付の図面には参照符号が付され、同様の部分には同様の番号が一貫して付され、本開示の主題が実施されうる実施の形態は、例示を目的として示される。本開示の範囲を逸脱しない限りにおいて、他の実施の形態が利用され、かつ、構造的または論理的変更がなされうるものと理解されるべきである。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではなく、実施の形態の範囲は、添付の請求項およびそれと同等の記載によって定義される。
本開示において、「Ａおよび／またはＢ」の語は、「Ａ」、「Ｂ」または「ＡおよびＢ」を意味する。本開示において、「Ａ、Ｂおよび／またはＣ」の語は、「Ａ」、「Ｂ」、「Ｃ」、「ＡおよびＢ」、「ＡおよびＣ」、「ＢおよびＣ」または「Ａ、ＢおよびＣ」を意味する。
説明において、「一実施の形態において」または「実施の形態において」の語を用いることがある。これらは、一以上の同一のまたは異なる実施の形態を指し示す。さらに、「備える」、「含む」、「有する」およびこれらと同様の用語は、本開示の実施の形態に関して用いる場合に、同義である。
「〜に結合される」の語は、ここでは、派生的に用いられる。「結合される」は、以下に示す一以上の内容を意味しうる。「結合される」は、二以上の要素が物理的または電気的に直接接触することを意味しうる。しかしながら、「結合される」は、二以上の要素が互いに間接的に接触しつつ互いに協働または相互作用することも意味し、また、一以上の他の要素が、上述の意味で互いに結合された要素間において結合または接続されることを意味しうる。
様々な実施の形態において、「第２層の上に形成、堆積、または、別の方法で構成される第１層」の語は、第２層の上方に第１層が形成、堆積、または、別の方法で構成されることを意味し、第１層の少なくとも一部が、第２層の少なくとも一部に直接接触（例えば、物理的および／または電気的な直接接触）または間接接触（例えば、第１層と第２層の間に一以上の他の層を有する）することを意味しうる。
図１は、様々な実施の形態に係るトランジスタ層構造１００の断面を概略的に示す。トランジスタ層構造１００または構造１００は、ＨＥＭＴデバイスなどのトランジスタの一部であってもよい。構造１００は、基板１０４の上に製造されてもよい。スタック層（まとめて、スタック１０８と称する）は、基板１０４の上に堆積されてもよい。スタック１０８は、一以上のヘテロ接合／ヘテロ構造を形成する異なる材料系の層を含んでもよい。例えば、スタック１０８は、基板１０４の上に堆積される核形成層１１２と、核形成層１１２の上に堆積されるバッファ層１１６と、バッファ層１１６の上に堆積されるバリア層１２０と、バリア層１２０の上に堆積されるキャップ１２２を含んでもよい。いくつかの実施の形態において、スタック１０８の一以上の層（例えば、バッファ層１１６および／またはバリア層１２０）は、エピタキシャルに堆積されてもよい。
基板１０４は、その上にスタック１０８が堆積される支持材料を含んでもよい。実施の形態において、基板１０４は、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、酸化アルミニウム（Ａｌ２Ｏ３）または「サファイア」、窒化ガリウム（ＧａＮ）、および／または窒化アルミニウム（ＡｌＮ）の一以上を含んでもよい。他の実施の形態においては、適切なＩＩ−ＶＩ族およびＩＩＩ−Ｖ族の半導体材料系を含む他の材料を基板１０４として用いることができる。一実施の形態において、基板１０４は、その上にスタック１０８の材料がエピタキシャルに成長することのできる任意の材料または材料の組み合わせで構成されてもよい。
さまざまな実施の形態において、核形成層１１２は、基板１０４の上に設けられてスタック１０８の他の構成要素の成長を促進し、および／または、隣接する層（例えば、基板１０４とバッファ層１１６）の間の望ましい転移を与える。核形成層１１２は、全ての実施の形態において存在しなくてもよい。
様々な実施の形態において、バッファ層１１６は、基板１０４とスタック１０８の他の構成要素（例えば、バリア層１２０）の間の結晶構造転移を与えてもよく、その結果、基板１０４と構造１００の他の構成要素との間のバッファもしくは分離層として機能してもよい。例えば、バッファ層１１６は、基板１０４と他の格子不整合材料（例えば、バリア層１２０）の間の応力緩和を提供してもよい。いくつかの実施の形態において、バッファ層１１６は、構造１００の移動電荷キャリアのチャネルとして機能してもよい。バッファ層１１６は、ドープされてもよいし、または、アンドープであってもよい。バッファ層１１６は、基板１０４および／または核形成層１１２とエピタキシャルに結合してもよい。いくつかの実施の形態において、バッファ層１１６は、複数の堆積膜または堆積層で構成されてもよい。
いくつかの実施の形態において、バッファ層１１６は、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）、窒化インジウムアルミニウムガリウムホウ素（ＩｎＡｌＧａＢＮ）等といった、ＩＩＩ族の窒化物ベースの材料を含んでもよい。バッファ層１１６は、１〜３μｍの厚さを有してもよい。本明細書にて用いられる厚さの寸法は、層／サブレイヤの主面に実質的に垂直な方向であってもよい。バッファ層１１６は、他の実施の形態において、他の適切な材料および／または厚さを含んでもよい。
様々な実施の形態において、ヘテロ接合がバリア層１２０とバッファ層１１６の間に形成されてもよい。バリア層１２０は、バッファ層１１６のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有してもよい。バリア層１２０は、移動電荷キャリアを供給するワイドバンドギャップ層であってもよく、バッファ層１１６は、移動電荷キャリアのためのチャネルまたは通路を提供するナローバンドギャップ層であってもよい。
バリア層１２０は、ＡｌＧａＮスペーササブレイヤ１２４、ｎ＋ＡｌＧａＮドープサブレイヤ１２８およびＡｌＧａＮサブレイヤ１３２の三つのサブレイヤを主として構成されてもよい。いくつかの実施の形態において、バリア層１２０のサブレイヤは、それぞれ約１５％のアルミニウム濃度を有してもよい。いくつかの実施の形態において、ＡｌＧａＮスペーササブレイヤ１２４は、約４０Åの厚さを有してもよく、ｎ＋ＡｌＧａＮドープサブレイヤ１２８は、約１０Åの厚さを有してもよく、ＡｌＧａＮサブレイヤ１３２は、約１５０Åの厚さを有してもよい。厚さおよび組成（言及したドーピングおよび／またはアルミニウム濃度を含む）は、特定の実施の形態でターゲットとされる性能目標に応じて、本明細書において明白に記載されたものと異なってもよい。
いくつかの実施の形態において、ＡｌＧａＮサブレイヤ１３２は、バリア層１２０の他の層のそれとは異なる組成を有してもよい。これは、バンド構造を変更してチャネルへの電荷移動を強化するためになされてもよい。
ｎ＋ＡｌＧａＮドープサブレイヤ１２８における「ｎ＋」は、ドープサブレイヤ１２８が高いドーピング濃度レベル、例えば、一万の原子数に対して一以上のドーパント原子数となるオーダでｎ型ドーパントを含むことを意味しうる。ドープサブレイヤ１２８は、バリア層１２０とバッファ層１１６の間の伝導バンドのオフセットにより形成されるチャネルに流れ込む供与電子を与えることにより、より高いシート電荷密度を有する構造を提供してもよい。これは、バリア層１２０においてＧａＮバッファ層１１６との格子不整合が少ない材料の使用を促進することで、スタック１０８における全体としての応力の低減を可能にしうる。例えば、上述のように、バリア層１２０は約１５％のアルミニウム濃度を有し、これは、より高いアルミニウム濃度（例えば３０％）を有する従来のＡｌＧａＮバリアと比べて、ＧａＮバッファ層１１６との格子不整合が少なくしうる。ドープサブレイヤ１２８は、（より厳密に整合した材料を有することから）自発分極または圧電性の低減に起因する任意の電荷損失を補償しうる。
高いドーピング濃度を実現するために、ドーパント源として、シリコンではなくゲルマニウムを用いてもよい。高濃度のシリコンドーピング（例えば、約３×１０１９ｃｍ−３よりも大きい）を用いると、ドープサブレイヤ１２８の表面を粗くするアンチサーファクタント（antisurfactant）効果につながり、高移動度構造に適合しなくなるかもしれない。一方ゲルマニウムは、例えば３×１０２０ｃｍ−３よりも大きい高活性ドーピング濃度を実現するドーパント源として用いることができ、さらに滑らかな表面形態を維持しうる。いくつかの実施の形態において、ドープサブレイヤ１２８は、約５×１０１９ｃｍ−３以上のドーピング濃度を有してもよい。このようにして、自発分極または圧電応力により供給される電荷に加えて十分な量のシート電荷を供給するために、薄いドープサブレイヤ１２８を用いることができる。
ＡｌＧａＮスペーササブレイヤ１２４は、アンドープであってもよく、ドープサブレイヤ１２８により供給されるドナーイオンからの電子散乱を低減してもよい。
デバイスの寸法形状が縮小するにつれて、ショットキーバリアをチャネルにより近づけることが重要となりうる。このドーピングアプローチを用いることで、バリア層１２０を薄くすることに起因して失われる電荷を回復させることも可能となりうる。
図２は、別の実施の形態に係る構造２００を示す。構造２００は、特に明記しない限り、実質的に置換可能な同様の名称の構成要素を有する構造１００と同様であってもよい。
構造１００と同様に、構造２００は、基板２０４の上に設けられるスタック２０８を含んでもよい。スタック２０８は、核形成層２１２と、バッファ層２１６と、ＡｌＧａＮスペーササブレイヤ２２４と、ＡｌＧａＮサブレイヤ２３２と、ＧａＮキャップ２２２を含んでもよい。これらの構成要素は、構造１００に関して上述した構成要素と同様であってもよい。しかしながら、構造２００は、シート電荷を強化するためのドープ層を有する代わりに、ドープパルス２２８を含んでもよい。ドープパルス２２８は、ゲルマニウムなどのドーパントをスペーササブレイヤ２２４の表面上に薄く付したものであってもよい。ドープパルス２２８は、実質的に厚さがゼロのサブレイヤとみなしてもよい。ドープサブレイヤ１２８と同様に、ドープパルス２２８は、所望の滑らかな表面形態を維持しながら、この構造のシート電荷を増大させてもよい。
構造１００および２００のそれぞれは、例えばバリア層とバッファ層の間に、単一ヘテロ接合を含んでもよい。他の実施の形態では、一以上のヘテロ接合、例えば、二重ヘテロ接合構造を有する構造を含んでもよい。
図３は、一実施の形態に係る二重ヘテロ接合構造３００を示す。構造３００は、構造１００などと同様に、基板３０４の上に設けられるスタック３０８を含んでもよい。しかしながら、構造３００のスタック３０８は、二つのバリア層、例えば、チャネル層３４２の両側に設けられるバリア層３２０およびバリア層３４０を含んでもよい。それぞれのバリア層は、同様のサブレイヤを含んでもよい。例えば、バリア層３２０は、ＡｌＧａＮスペーササブレイヤ３２４と、ｎ＋ＡｌＧａＮドープサブレイヤ３２８と、ＡｌＧａＮサブレイヤ３３２を含んでもよい。同様に、バリア層３４０は、ＡｌＧａＮスペーササブレイヤ３４４と、ｎ＋ＡｌＧａＮドープサブレイヤ３４８と、ＡｌＧａＮサブレイヤ３５２を含んでもよい。
バリア層３２０のサブレイヤは、概して、上述したバリア層１２０のサブレイヤと同様の寸法、組成および／または特性を有してもよい。しかしながら、いくつかの実施の形態において、バリア層３４０のサブレイヤは、寸法、組成および／または特性において異なってもよい。例えば、ＡｌＧａＮスペーササブレイヤ３４４は、約４％のアルミニウム濃度を含んでもよく、約４０Åの厚さを有してもよい。ｎ＋ＡｌＧａＮドープサブレイヤ３４８は、約４％のアルミニウム濃度を有してもよく、約１０Åの厚さを有してもよい。バリア層３４０に対して、バリア層３２０のより低いアルミニウム濃度は、チャネル界面におけるホールガスを抑制し、および／または、チャネル層３４２におけるバンド線の上昇および帯電を促進しうる。
上述したサブレイヤ１３２と同様に、サブレイヤ３３２および３５２は、バリア層３２０および３４０の他のサブレイヤと組成がそれぞれ異なってもよい。
ｎ＋ＡｌＧａＮドープサブレイヤ３４８は、約５×１０１９ｃｍ−３以上のドーピング濃度を有するゲルマニウムドーパントを含んでもよい。いくつかの実施の形態において、ＡｌＧａＮサブレイヤ３５２は、約４％のアルミニウム濃度を有してもよく、約８０００Åの厚さを有してもよい。
チャネル層３４２は、ＧａＮで構成されてもよく、約２５０Åの厚さを有してもよい。チャネル層３４２とバリア層３２０の界面は、第１ヘテロ接合を形成する一方、チャネル層３４２とバリア層３４０の界面は、第２ヘテロ接合を形成してもよい。
図４は、別の実施の形態に係る二重ヘテロ接合構造４００を示す。構造４００は、構造２００などと同様に、基板４０４の上のスタック４０８を含んでもよい。しかしながら、構造４００のスタック４０８は、二つのバリア層、例えば、チャネル層４４２の両側に設けられるバリア層４２０およびバリア層４４０を含んでもよい。それぞれのバリア層は、同様のサブレイヤを含んでもよい。例えば、バリア層４２０は、ＡｌＧａＮスペーササブレイヤ４２４と、ドープパルス４２８と、ＡｌＧａＮサブレイヤ４３２を含んでもよい。同様に、バリア層４４０は、ＡｌＧａＮスペーササブレイヤ４４４と、ドープパルス４４８と、ＡｌＧａＮサブレイヤ４５２を含んでもよい。
バリア層４２０のサブレイヤは、概して、上述したバリア層２２０のサブレイヤと同様の寸法、組成および／または特性を有してもよい。しかしながら、いくつかの実施の形態において、バリア層４４０のサブレイヤは、寸法、組成および／または特性において異なってもよい。例えば、ＡｌＧａＮスペーササブレイヤ４４４は、約４％のアルミニウム濃度を含んでもよく、約４０Åの厚さを有してもよい。ＡｌＧａＮサブレイヤ４５２は、約４％のアルミニウム濃度を有してもよく、約８０００Åの厚さを有してもよい。
様々な実施の形態において、構造１００，２００，３００および／または４００を有するトランジスタは、無線周波数（ＲＦ）、論理回路および／または電力変換の用途に用いられてもよい。例えば、構造１００，２００，３００および／または４００を有するトランジスタは、交流（ＡＣ）−直流（ＤＣ）コンバータ、ＤＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータやこれらと同様のもの等のパワーコンディショニング用途を含むパワースイッチ用途のための効果的なスイッチデバイスを提供してもよい。
図５は、様々な実施の形態に係る単一ヘテロ接合（例えば、構造１００または２００）の製造プロセス５００のフローチャートである。
プロセス５００は、バッファ層（例えばバッファ層１１６または２１６）を基板（例えば基板１０４または２０４）の上に形成するステップ５０４を含んでもよい。バッファ層を形成するステップは、基板上にバッファ層の材料をエピタキシャルに堆積させるステップを含んでもよい。バッファ層は、いくつかの実施の形態において、多層で構成されてもよい。上述したように、いくつかの実施の形態において、バッファ層はＧａＮを含んでもよい。いくつかの実施の形態において、核形成層（例えば核形成層１１２または２１２）が基板上に形成され、バッファ層が核形成層の上部の上に形成されてもよい。
本明細書に記載される形成工程は、特定の半導体プロセスの材料および目的に適した、いかなる種類の形成工程であってもよい。いくつかの実施の形態において、形成するステップは、化学気相成長法（ＣＶＤ）、原子層成長法（ＡＬＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）等を含んでもよい。
プロセス５００は、スペーササブレイヤ（例えばＡｌＧａＮスペーササブレイヤ１２４または２２４）をバッファ層の上に形成するステップ５０８をさらに含んでもよい。上述したように、スペーササブレイヤは、約１５％のアルミニウム濃度を有してもよいし、約４０Åの厚さを有してもよい。
プロセス５００は、ドープ要素をスペーササブレイヤの上に形成するステップ５１２をさらに含んでもよい。いくつかの実施の形態において、ドープ要素は、ドープ層（例えばｎ＋ＡｌＧａＮドープサブレイヤ１２８）であってもよい。上述したように、ドープ層は、約５×１０１９ｃｍ−３以上のゲルマニウムドーピング濃度で約１５％のアルミニウム濃度を有してもよいし、約１０Åの厚さを有してもよい。いくつかの実施の形態において、ドープ要素は、ドープパルス（例えばドープパルス２２８）であってもよく、下に位置するスペーササブレイヤに、ある濃度の選択されたドーパント（例えばゲルマニウム）が直接付されてもよい。ドープパルスを形成するステップは、エピタキシャル成長を中断している間に、表面（界面）上にゲルマニウム原子を堆積させるステップを含んでもよい。
いくつかの実施の形態において、ドープ要素は、デルタドーププロセスにより形成されてもよい。デルタドーププロセスは、例えば、高いドーパント濃度の薄い層を得るためのＭＯＣＶＤを用いてもよい。いくつかの実施の形態において、母材（例えばＡｌＧａＮ）とドーパント源（例えばゲルマニウム）とが順次開放される（opened sequentially）、複合的な成長ステップが用いられてもよい。いくつかの実施の形態において、母材は連続的に開放され、ドーパント源は断続的に開放されてもよい。
プロセス５００は、バリアサブレイヤ（例えばＡｌＧａＮサブレイヤ１３２または２３２）をドープ要素の上部の上に形成するステップ５１６をさらに含んでもよい。上述したように、バリアサブレイヤは、約１５％のアルミニウム濃度と約１５０Åの厚さを有するＡｌＧａＮであってもよい。
プロセス５００は、キャップ（例えばＧａＮキャップ１２２または２２２）を形成するステップ５２０をさらに含んでもよい。キャップは、約２０Åの厚さを有してもよい。
図６は、いくつかの実施の形態における、二重ヘテロ接合構造（例えば構造３００および／または４００）の製造プロセス６００を示すフローチャートである。
プロセス６００は、バリアサブレイヤ（例えばＡｌＧａＮサブレイヤ３５２または４５２）を基板（例えば基板３０４または４０４）上に形成するステップ６０４を含んでもよい。バリアサブレイヤを形成するステップは、基板上にサブレイヤの材料をエピタキシャルに堆積するステップを含んでもよい。上述したように、いくつかの実施の形態において、バリアサブレイヤは、ＡｌＧａＮを含んでもよく、約４％のアルミニウム濃度および約８０００Åの厚さを有してもよい。いくつかの実施の形態において、核形成層（例えば核形成層３１２または４１２）は基板上に形成されてもよく、バリアサブレイヤは核形成層の上部の上に形成されてもよい。
プロセス６００は、ドープ要素をバリアサブレイヤの上に形成するステップ６０８をさらに含んでもよい。いくつかの実施の形態において、ドープ要素は、ドープ層（例えばｎ＋ＡｌＧａＮドープサブレイヤ３４８）であってもよい。ドープ層のドーピングは、上述のように実行されてもよい。さらに上述したように、ドープ層は、いくつかの実施の形態において、約５×１０１９ｃｍ−３以上のゲルマニウムドーピング濃度で約４％のアルミニウム濃度を有してもよいし、約１０Åの厚さを有してもよい。
いくつかの実施の形態において、ドープ要素は、ドープパルス（例えばドープパルス４４８）であってもよい。この実施の形態において、ある濃度の選択されたドーパント（例えばゲルマニウム）が下に位置するバリアサブレイヤに直接付されてもよい。
プロセス６００は、スペーササブレイヤ（例えばＡｌＧａＮスペーササブレイヤ３４４または４４４）をバリアサブレイヤの上に形成するステップ６１２をさらに含んでもよい。スペーササブレイヤは、いくつかの実施の形態において、約４％のアルミニウム濃度および約４０Åの厚さを有するＡｌＧａＮであってもよい。
プロセス６００は、チャネル層（例えばチャネル層３４２または４４２）を形成するステップ６１６を含んでもよい。チャネル層は、上述したように、いくつかの実施の形態において、ＧａＮで構成されてもよいし、約２５０Åの厚さを有してもよい。
プロセス６００は、スペーサ層（例えばスペーサ層３２４または４２４）を形成するステップ６２０を含んでもよい。スペーサ層は、上述したように、いくつかの実施の形態において、ＡｌＧａＮで構成されてもよいし、約１５％のアルミニウム濃度を有してもよいし、約４０Åの厚さを有してもよい。
プロセス６００は、ドープ要素をスペーササブレイヤの上に形成するステップ６２４を含んでもよい。いくつかの実施の形態において、ドープ要素はドープ層（例えば、ｎ＋ＡｌＧａＮドープサブレイヤ３２８）であってもよい。ドープ層のドーピングは、上述のように実行されてもよい。上述したように、ドープ層は、いくつかの実施の形態において、約５×１０１９ｃｍ−３以上のゲルマニウムドーピング濃度で約１５％のアルミニウム濃度を有してもよいし、約１０Åの厚さを有してもよい。
いくつかの実施の形態において、ドープ要素は、ドープパルス（例えばドープパルス４２８）であってもよい。この実施の形態において、ある濃度の選択されたドーパント（例えばゲルマニウム）が下に位置するスペーササブレイヤに直接付されてもよい。
プロセス６００は、バリアサブレイヤ（例えばＡｌＧａＮサブレイヤ３３２または４３２）をドープ要素の上に形成するステップ６２８をさらに含んでもよい。上述したように，バリアサブレイヤは、いくつかの実施の形態において、ＡｌＧａＮで構成されてもよく、約１５％のアルミニウム濃度を有してもよく、約１５０Åの厚さを有してもよい。
プロセス６００は、キャップ（例えばＧａＮキャップ３２２または４２２）を形成するステップ６３２をさらに含んでもよい。上述したように、いくつかの実施の形態において、キャップは、ＧａＮで構成されてもよく、約２０Åの厚さを有してもよい。
様々な工程は、請求項に係る主題の理解を最も助ける態様で、複数の別個の工程として順に説明される。しかしながら、説明の順序は、これらの工程が必然的に順序依存であることを示唆するものとして解釈されるべきではない。特に、これらの工程は、説明の順序で実施されなくてもよい。説明される工程は、説明される実施の形態とは異なる順序で実施されてもよい。追加の実施の形態では、様々な追加的な工程が実施されてもよいし、および／または、説明される工程が削除されてもよい。
本明細書に記載される構造（例えば、構造１００，２００，３００および／または４００）を有するトランジスタ、および、このようなトランジスタを含む装置は、様々な他の装置およびシステムに組み込まれてもよい。図７は、システム７００の例を示すブロック図である。図示されるように、システム７００は、パワー増幅器（ＰＡ；power amplifier）モジュール７０４を含む。ＰＡモジュール７０４は、いくつかの実施の形態において、無線周波数（ＲＦ；Radio Frequency）ＰＡモジュールであってもよい。システム７００は、図示されるようにパワー増幅器モジュールに結合されるトランシーバ７０８を含んでもよい。ＰＡモジュール７０４は、例えば、構造１００，２００，３００および／または４００を有する一以上のトランジスタ７１２を含んでもよい。いくつかの実施の形態において、トランジスタ７１２は、システム７００の追加／代替の構成要素であってもよい。
パワー増幅器モジュール７０４は、トランシーバ７０８からＲＦ入力信号を受信してもよい。パワー増幅器モジュール７０４は、ＲＦ入力信号を増幅し、増幅されたＲＦ出力信号をアンテナスイッチモジュール（ＡＳＭ）７１６に供給してもよい。ＡＳＭ７１６は、アンテナ構造７２０を介して増幅されたＲＦ出力信号の無線（ＯＴＡ；over-the-air）送信を生じさせてもよい。ＡＳＭ７１６は、アンテナ構造７２０を介してＲＦ信号を受信し、例えば低雑音増幅器やフィルタなどを含みうる受信チェーンに沿って、受信したＲＦ信号をトランシーバ７０８に結合させてもよい。
様々な実施の形態において、アンテナ構造７２０は、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストライプアンテナ、その他、ＲＦ信号のＯＴＡ送信および／または受信に適した、いかなる種類のアンテナを含む、一以上の方向性および／または無指向性のアンテナを有してもよい。
システム７００は、システム７００の全体的な動作を制御するために、メモリ７２８に記憶される基本的なＯＳ（operating system）プログラムを実行するメインプロセッサ７２４を含んでもよい。例えば、メインプロセッサ７２４は、トランシーバ７０８による信号の受信および送信を制御してもよい。メインプロセッサ７２４は、メモリ７２８に常駐する他のプロセスやプログラムを実行する能力を有してもよく、実行するプロセスの要求に応じて、データをメモリ７２８に移動したり、メモリ７２８から取り出したりしてもよい。
システム７００は、パワー増幅を含む任意のシステムであってもよい。トランジスタ７１２は、例えば交流（ＡＣ）−直流（ＤＣ）コンバータ、ＤＣ−ＤＣコンバータ、ＤＣ−ＡＣコンバータやこれらと同様のもの等のパワーコンディショニング用途を含むパワースイッチ用途のための効果的なスイッチデバイスを提供してもよい。様々な実施の形態において、システム７００は、特に無線周波数の高いパワーおよび高い周波数におけるパワー増幅のために有用である。例えば、システム７００は、地上波通信、衛星通信、レーダシステム、場合によっては様々な産業用途および医療用途の中の一以上のいずれかの用途に適切でありうる。より具体的には、様々な実施の形態において、システム７００は、レーダデバイス、衛星通信デバイス、携帯端末、携帯電話の基地局、ラジオ放送またはテレビ放送の増幅システムの中から選択される一つであってもよい。
様々な実施例が以下に示される。
実施例１は、基板と；基板上に設けられる窒化ガリウム（ＧａＮ）バッファ層と；ＧａＮバッファ層上に設けられ、ドープ要素を含む窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層と、を備える装置を含む。
実施例２は、実施例１の装置を含み、ドープ要素は、ドープパルスを含む。
実施例３は、実施例１の装置を含み、ドープ要素は、ドープ層を含む。
実施例４は、実施例３の装置を含み、ドープ層は、約１０Åの厚さを有する。
実施例５は、実施例３の装置を含み、ドープ層は、ゲルマニウムがドープされている。
実施例６は、実施例５の装置を含み、ドーピング濃度が約５×１０１９ｃｍ−３以上である。
実施例７は、実施例１の装置を含み、ＡｌＧａＮバリア層は、約１５％のアルミニウム濃度を含む。
実施例８は、実施例１の装置を含み、ＡｌＧａＮバリア層は、ドープ要素とＧａＮバッファ層の間にスペーササブレイヤをさらに含む。
実施例９は、第１窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層と；第１ＡｌＧａＮバリア層と結合されて第１ヘテロ接合を形成する窒化ガリウム（ＧａＮ）チャネル層と；チャネル層と結合されて第２ヘテロ接合を形成する第２ＡｌＧａＮバリア層と、を備え、第１または第２ＡｌＧａＮバリア層がドープ要素を含む、装置を含む。
実施例１０は、実施例９の装置を含み、第１ＡｌＧａＮバリア層は、第１ドープ要素を含み、第２ＡｌＧａＮバリア層は、第２ドープ要素を含む。
実施例１１は、実施例１０の装置を含み、第１および第２ドープ要素は、第１および第２ドープ層をそれぞれ含む。
実施例１２は、実施例１１の装置を含み、第１ドープ層は、約５×１０１９ｃｍ−３以上のゲルマニウムドーピング濃度で約１５％のアルミニウム濃度を含み、約１０Åの厚さを有する。
実施例１３は、実施例１１の装置を含み、第２ドープ層は、約５×１０１９ｃｍ−３以上のゲルマニウムドーピング濃度で約４％のアルミニウム濃度を含み、約１０Åの厚さを有する。
実施例１４は、実施例１０の装置を含み、第１および第２ドープ要素は、第１および第２ドープパルスを含む。
実施例１５は、実施例９の装置を含み、第１ＡｌＧａＮバリア層は、約１５％のアルミニウム濃度を含み、第２ＡｌＧａＮバリア層は、約４％のアルミニウム濃度を含む。
実施例１６は、窒化ガリウム（ＧａＮ）バッファ層を形成するステップと；窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層をＧａＮバッファ層上に形成するステップと；を備え、ＡｌＧａＮバリア層を形成するステップが、ゲルマニウムドーパントを用いるドープ要素を形成するステップを含む、方法を含む。
実施例１７は、実施例１６の方法を含み、ドープ要素を形成するステップは、約５×１０１９ｃｍ−３以上のゲルマニウムドーピング濃度を有するドープ層を形成するステップを含む。
実施例１８は、実施例１６の方法を含み、ドープ要素を形成するステップは、ドープパルスを形成するステップを含む。
実施例１９は、第１窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層を基板上に形成するステップと；窒化ガリウム（ＧａＮ）チャネルを第１ＡｌＧａＮバリア層上に形成するステップと；第２ＡｌＧａＮバリア層をＧａＮチャネル層上に形成するステップと、を備え、第１または第２ＡｌＧａＮバリア層を形成するステップが、ドープ要素を形成するステップを含む、方法を含む。
実施例２０は、実施例１９の方法を含み、ドープ要素を形成するステップは、約５×１０１９ｃｍ−３以上のゲルマニウムドーピング濃度を有するドープ層を形成するステップを含む。
実施例２１は、実施例１６の方法を含み、ドープ要素を形成するステップは、ドープパルスを形成するステップを含む。
実施例２２は、ＲＦ信号を生成するトランシーバと；トランシーバに結合され、トランシーバからのＲＦ信号を増幅し、増幅されたＲＦ信号をアンテナスイッチモジュールに供給するパワー増幅器モジュールを備えるシステムであって、パワー増幅器モジュールが高電子移動度トランジスタ（ＨＥＭＴ）を含み、ＨＥＭＴが、基板と；基板上に設けられ、ゲルマニウムのドープ要素を含む窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層と、を備えるシステムを含む。
実施例２３は、実施例２２のシステムを含み、ＨＥＭＴは、単一ヘテロ接合または二重ヘテロ接合を含む。
実施例２４は、実施例２２のシステムを含み、ＡｌＧａＮバリア層は、約１５％のアルミニウム濃度を含む。
特定の実施の形態が本明細書において説明のために例示され記載されたが、本開示の範囲を逸脱しない限りにおいて、同様の目的を達成すると意図される幅広い種類の代替的および／または等価な実施の形態または実施が本明細書に示され記載された実施の形態の代わりとなってもよい。本出願は、本明細書において議論された実施の形態のいかなる改造または変更をもカバーすることを意図する。したがって、本明細書に記載される実施の形態は、請求項またはそれと同等の記載によってのみ限定されることが明白に意図される。

Claims (10)

  1. 第１窒化アルミニウムガリウム（ＡｌＧａＮ）サブ層および第１ＡｌＧａＮスペーササブ層を備え、約１５％の濃度のアルミニウムを含む第１ＡｌＧａＮバリア層と、
    前記第１ＡｌＧａＮサブ層および前記第１ＡｌＧａＮスペーササブ層の間の第１ドープ要素と、
    前記第１ＡｌＧａＮバリア層と結合して第１ヘテロ接合を形成する窒化ガリウム（ＧａＮ）チャネル層と、
    前記ＧａＮチャネル層と結合して第２ヘテロ接合を形成し、第２ＡｌＧａＮサブ層および第２ＡｌＧａＮスペーササブ層を備え、約４％の濃度のアルミニウムを含む第２ＡｌＧａＮバリア層と、
    前記第２ＡｌＧａＮサブ層および前記第２ＡｌＧａＮスペーササブ層の間の第２ドープ要素と、を備える装置。
  2. 前記第１および第２ドープ要素は、第１および第２ドープ層をそれぞれ含む、請求項１に記載の装置。
  3. 前記第１ドープ層は、約１５％の濃度のアルミニウムと、約５×１０１９ｃｍ−３以上のドープ濃度のゲルマニウムとを含み、約１０Åの厚さを有する、請求項２に記載の装置。
  4. 前記第２ドープ層は、約４％の濃度のアルミニウムと、約５×１０１９ｃｍ−３以上のドープ濃度のゲルマニウムとを含み、約１０Åの厚さを有する、請求項２に記載の装置。
  5. 前記第１および第２ドープ要素は、第１および第２ドープパルスを含む、請求項１に記載の装置。
  6. 基板上に、第１窒化アルミニウムガリウム（ＡｌＧａＮ）サブ層および第１ＡｌＧａＮスペーササブ層を備え、約１５％の濃度のアルミニウムを含む第１ＡｌＧａＮバリア層を形成するステップと、
    前記第１ＡｌＧａＮサブ層および前記第１ＡｌＧａＮスペーササブ層の間に第１ドープ要素を形成するステップと、
    前記第１ＡｌＧａＮバリア層上に窒化ガリウム（ＧａＮ）チャネル層を形成するステップと、
    前記ＧａＮチャネル層上に、第２ＡｌＧａＮサブ層および第２ＡｌＧａＮスペーササブ層を備え、約４％の濃度のアルミニウムを含む第２ＡｌＧａＮバリア層を形成するステップと、
    前記第２ＡｌＧａＮサブ層および前記第２ＡｌＧａＮスペーササブ層の間に第２ドープ要素を形成するステップと、を備える方法。
  7. 前記第１ドープ要素を形成するステップは、約５×１０１９ｃｍ−３以上のドープ濃度を持つドープ層を形成するステップを含む、請求項６に記載の方法。
  8. 前記第１ドープ要素を形成するステップは、ドープパルスを形成するステップを含む、請求項６に記載の方法。
  9. ＲＦ信号を生成するトランシーバと、
    前記トランシーバに結合され、前記トランシーバからのＲＦ信号を増幅し、増幅されたＲＦ信号をアンテナスイッチモジュールに供給するパワー増幅器モジュールと、を備え、 前記パワー増幅器モジュールは、高電子移動度トランジスタ（ＨＥＭＴ）を含み、前記ＨＥＭＴは、
    基板と、
    前記基板上に設けられ、第１窒化アルミニウムガリウム（ＡｌＧａＮ）サブ層および第１ＡｌＧａＮスペーササブ層を備え、約１５％の濃度のアルミニウムを含む第１ＡｌＧａＮバリア層と、
    前記第１ＡｌＧａＮサブ層および前記第１ＡｌＧａＮスペーササブ層の間の第１ドープ要素と、
    前記第１ＡｌＧａＮバリア層上に設けられるチャネル層と、
    前記チャネル層上に設けられ、第２ＡｌＧａＮサブ層および第２ＡｌＧａＮスペーササブ層を備え、約４％の濃度のアルミニウムを含む第２ＡｌＧａＮバリア層と、
    前記第２ＡｌＧａＮサブ層および前記第２ＡｌＧａＮスペーササブ層の間の第２ドープ要素と、を備えるシステム。
  10. 前記第１ドープ要素および前記第２ドープ要素は、いずれもゲルマニウムである、請求項９に記載のシステム。
JP2015003196A 2014-01-16 2015-01-09 ドープされた窒化ガリウム高電子移動度トランジスタ Active JP6510815B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/157,245 US9640650B2 (en) 2014-01-16 2014-01-16 Doped gallium nitride high-electron mobility transistor
US14/157,245 2014-01-16

Publications (3)

Publication Number Publication Date
JP2015135965A JP2015135965A (ja) 2015-07-27
JP2015135965A5 JP2015135965A5 (ja) 2018-02-15
JP6510815B2 true JP6510815B2 (ja) 2019-05-08

Family

ID=53485062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015003196A Active JP6510815B2 (ja) 2014-01-16 2015-01-09 ドープされた窒化ガリウム高電子移動度トランジスタ

Country Status (4)

Country Link
US (1) US9640650B2 (ja)
JP (1) JP6510815B2 (ja)
DE (1) DE102015000190A1 (ja)
TW (1) TWI651854B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972708B2 (en) * 2016-03-25 2018-05-15 Qorvo Us, Inc. Double heterojunction field effect transistor with polarization compensated layer
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
WO2019066935A1 (en) * 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING THE SAME
US20190267480A1 (en) * 2018-02-26 2019-08-29 Duet Microelectronics Inc. Anti-barrier-conduction (abc) spacers for high electron-mobility transistors (hemts)
JP2021120966A (ja) * 2018-04-27 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 スイッチングトランジスタ及び半導体モジュール
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
CN115954378B (zh) * 2023-03-15 2023-06-02 江西兆驰半导体有限公司 氮化镓功率器件及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US7470941B2 (en) * 2001-12-06 2008-12-30 Hrl Laboratories, Llc High power-low noise microwave GaN heterojunction field effect transistor
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6787826B1 (en) * 2003-03-14 2004-09-07 Triquint Semiconductor, Inc. Heterostructure field effect transistor
WO2005062745A2 (en) * 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7236053B2 (en) * 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
US8344420B1 (en) * 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
US8541817B2 (en) * 2009-11-06 2013-09-24 Nitek, Inc. Multilayer barrier III-nitride transistor for high voltage electronics
US20110233521A1 (en) * 2010-03-24 2011-09-29 Cree, Inc. Semiconductor with contoured structure
JP2011254058A (ja) * 2010-06-04 2011-12-15 Toshiba Corp 化合物半導体エピタキシャルウエハ及び高周波半導体装置
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US20130032860A1 (en) * 2011-08-01 2013-02-07 Fabio Alessio Marino HFET with low access resistance
US8865565B2 (en) * 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US9012939B2 (en) * 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI651854B (zh) 2019-02-21
US20150200287A1 (en) 2015-07-16
TW201532279A (zh) 2015-08-16
US9640650B2 (en) 2017-05-02
DE102015000190A1 (de) 2015-07-16
JP2015135965A (ja) 2015-07-27

Similar Documents

Publication Publication Date Title
JP6554530B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
JP6510815B2 (ja) ドープされた窒化ガリウム高電子移動度トランジスタ
US9054167B2 (en) High electron mobility transistor structure and method
JP5406452B2 (ja) 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法
US20140253241A1 (en) High electron mobility transistor device
US9112010B2 (en) Nitride-based semiconductor device
US20130313561A1 (en) Group iii-nitride transistor with charge-inducing layer
US20050006639A1 (en) Semiconductor electronic devices and methods
US20130099284A1 (en) Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
US20130320349A1 (en) In-situ barrier oxidation techniques and configurations
JP5658753B2 (ja) エンハンスメント型窒化ガリウム高電子移動度トランジスタ
US20150021616A1 (en) Nitride-based semiconductor devices
JP6279294B2 (ja) フッ化物系または塩化物系化合物を含むゲート誘電体を備えたｉｉｉ族窒化物系トランジスタ
US20130200387A1 (en) Nitride based heterojunction semiconductor device and manufacturing method thereof
US20130200389A1 (en) Nitride based heterojunction semiconductor device and manufacturing method thereof
US9202905B1 (en) Digital alloy layer in a III-nitrade based heterojunction field effect transistor
JP2015050464A (ja) リニア高電子移動度トランジスタ
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190405

R150 Certificate of patent or registration of utility model

Ref document number: 6510815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250