JP5658753B2 - エンハンスメント型窒化ガリウム高電子移動度トランジスタ - Google Patents

エンハンスメント型窒化ガリウム高電子移動度トランジスタ Download PDF

Info

Publication number
JP5658753B2
JP5658753B2 JP2012521685A JP2012521685A JP5658753B2 JP 5658753 B2 JP5658753 B2 JP 5658753B2 JP 2012521685 A JP2012521685 A JP 2012521685A JP 2012521685 A JP2012521685 A JP 2012521685A JP 5658753 B2 JP5658753 B2 JP 5658753B2
Authority
JP
Japan
Prior art keywords
sublayer
aluminum
barrier layer
gallium nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012521685A
Other languages
English (en)
Other versions
JP2013500582A5 (ja
JP2013500582A (ja
Inventor
ヒメネス、ホセ、エル．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of JP2013500582A publication Critical patent/JP2013500582A/ja
Publication of JP2013500582A5 publication Critical patent/JP2013500582A5/ja
Application granted granted Critical
Publication of JP5658753B2 publication Critical patent/JP5658753B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Description

本発明の実施形態は、広くはマイクロ電子デバイスに関し、特にエンハンスメント型窒化ガリウム高電子移動度トランジスタおよび該トランジスタを組み込んだ回路に関する。
（関連出願）
本出願は、２００９年７月２４日出願の米国非仮出願番号第１２／５０９，１４４号、「ＥＮＨＡＮＣＥＭＥＮＴ−ＭＯＤＥ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＨＩＧＨ ＥＬＥＣＴＲＯＮ ＭＯＢＩＬＩＴＹ ＴＲＡＮＳＩＳＴＯＲ（エンハンスメント型窒化ガリウム高電子移動度トランジスタ）」の優先権を主張するものであり、該特許の全体は参照により本明細書に援用される。
窒化ガリウム高電子移動度トランジスタ（ＨＥＭＴ）は、少なくとも一つには高電力と高周波操作とが同時にできるために、多くの用途に用いられている。これらのトランジスタのチャネル層は、大きな電界、従って高電圧を狭いドレイン−ソース間隔で支持できる。ほとんど格子と同等のバリア層は、キャリア閉じ込めに効果的なバリアを提供でき、従って、該トランジスタは大きな電流密度を供給できる。炭化ケイ素基板上に形成されたこうしたＨＥＭＴでは、所望の熱特性とアイソレーション特性を得ることができる。
窒化ガリウムＨＥＭＴは、典型的には、デプレッション型トランジスタ（Ｄモードあるいは「通常オン」トランジスタ）である。エンハンスメント型（Ｅモードあるいは「通常オフ」トランジスタ）の窒化ガリウムＨＥＭＴは稀である。ガリウムヒ素ＨＥＭＴと異なり、窒化ガリウムＨＥＭＴのチャネル電荷は一般に、バリア中の一様ドープまたはデルタドープでコントロールできない。そうではなく、窒化ガリウムチャネル電荷は、チャネル−バリアインターフェースの自然発生的な圧電分局によってコントロールされる。図１の伝導帯図（黒実線）に示されるように、典型的な成長条件下（ガリウム表面）では、窒化ガリウムチャネル１０２の電子は、典型的にはバリア層１０４に吸引され、ゼロバイアス条件下でチャネルを形成する。電子波動関数（黒破線）は、該電子が蓄積しやすい場所を示す。
Ｅモード窒化ガリウムＨＥＭＴの製造方法には、該トランジスタの表面をフッ素処理するステップが含まれる場合があり、これによってゲート中に十分に深い表面準位が形成され、フェルミ準位がバンドギャップ内深くに固定されて電子の窒化ガリウムチャネルを枯渇させる。しかしながら、トランジスタ表面のこうした方法での改質は、再現性がなくデバイスの信頼性に影響を及ぼし得る。
本発明の実施形態は、添付図面と以下の詳細な説明によって容易に理解されるであろう。説明を容易にするために、同じ参照番号は同じ構成要素を示す。本発明の実施形態は例示として示されるものであり、添付図面の形状における限定を示すものではない。
従来技術の窒化ガリウム高電子移動度トランジスタの伝導帯図である。 種々の実施形態によるＥモード窒化ガリウム高電子移動度トランジスタの形成に使用され得るヘテロ構造の断面図である。 種々の実施形態によるＥモード窒化ガリウム高電子移動度トランジスタの伝導帯図である。 種々の実施形態によるＥモード窒化ガリウム高電子移動度トランジスタの断面図である。 種々の実施形態による別のＥモード窒化ガリウム高電子移動度トランジスタの断面図である。 種々の実施形態による別のＥモード窒化ガリウム高電子移動度トランジスタの断面図である。 種々の実施形態によるＥモード窒化ガリウム高電子移動度トランジスタに対するシミュレートされた移動曲線である。 種々の実施形態によるＥモード窒化ガリウム高電子移動度トランジスタに対するシミュレートされたＩＤ−ＶＤ曲線である。 同じヘテロ構造から形成された、種々の実施形態によるＥモード窒化ガリウム高電子移動度トランジスタとＤモード窒化ガリウム高電子移動度トランジスタの断面図である。 種々の実施形態によるＥモード窒化ガリウム高電子移動度トランジスタ構造を組み込んだシステムのブロック図である。
添付図を参照して以下に詳細な説明を行う。添付図の同じ参照番号は同じ部品を示し、また添付図は、本発明を実施し得る実施形態を例示として示す。本発明の範囲から逸脱することなく、他の実施形態が利用され得ることおよび構造的あるいは論理的変更が可能であることは理解されるべきである。従って、以下の詳細な説明は限定的な意味で解釈されるべきでなく、本発明による実施形態の範囲は、添付の特許請求の範囲およびその均等物によって定義される。
種々の操作を複数の別個の操作として順番に、本発明の実施形態の理解役立つ方法で説明するが、この説明の順序は、これらの操作が順序依存性であることを暗示させるようには解釈されるべきではない。また、説明されるものより多くの、または少ない操作を含む実施形態もある。
以下の説明では、「ある実施形態では」、「複数の実施形態では」、「一部の実施形態では」あるいは「種々の実施形態では」などの表現を用いるが、それらは各々、１つまたは複数の同じであっても異なっていてもよい実施形態を指す。また、本発明の実施形態に関して用いられる「備える」、「含む」および「有する」などの表現は、同意語である。
本明細書での「接続した」とその派生表現は、以下の１つまたは複数であることを意味する。「接続した」とは、物理的な直接接続か連結あるいは電気的な接続または連結であって、互いに接続しているとされる要素間には他の要素は接続または連結されていないものを意味する。また、「接続した」とは、物理的な間接接続か連結あるいは電気的な接続または連結であって、互いに接続しているとされる要素間に、１つまたは複数の他の要素が接続または連結されているものも意味する。
本明細書では、「形成された」とその派生表現が使用される。「ある層上に形成された別の層」の文脈で用いられる「形成された」とは、別の層がある層上に必ずしも物理的にまたは電気的に直接ではなく、例えば、これらの層間に１つまたは複数の他の層が介在するなどのように、形成されていることを意味する。しかしながら、「形成された」が、別の層がある層の表面の少なくとも一部と物理的に直接接触していることを意味する実施形態もある。
本開示の目的のために、「Ａ／Ｂ」の表現はＡかまたはＢであることを意味する。「ＡおよびまたはＢ」の表現は、（Ａ）であるか、（Ｂ）であるか、あるいは（ＡおよびＢ）であることを意味する。「Ａ、ＢおよびＣの少なくとも１つ」の表現は、（Ａ）であるか、（Ｂ）であるか、（Ｃ）であるか、（ＡおよびＢ）であるか、（ＡおよびＣ）であるか、（ＢおよびＣ）であるか、あるいは（Ａ、ＢおよびＣ）であることを意味する。「（Ａ）Ｂ」の表現は、（Ｂ）かまたは（ＡおよびＢ）であること、すなわちＡは選択的要素であることを意味する。また、本開示の実施形態は特定の数の部品や要素を含むように示され説明されるが、実施形態はいかなる数の部品や要素にも限定されない。
図２は、種々の実施形態によるＥモード窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）構造を構築するための基礎となる層スタック２００の断面図である。層スタック２００は、第１バリア層２０６（ＧａＮ）と、第１バリア層２０６上のＧａＮチャネル層２０８と、チャネル層２０８上の第２バリア層２１０と、を備える。層スタック２００は、基板２１８上に形成されてもよい。第２バリア層２１０は、第１サブレイヤー２１２と、第２サブレイヤー２１４と、第３サブレイヤー２１６と、を備えていてもよい。
第１バリア層２０６、第１サブレイヤー２１２および第３サブレイヤー２１６は各々、アルミニウムを含んでいてもよく、一方、第２サブレイヤー２１４は、アルミニウムを含まないか、あるいは第１バリア層２０６、第１サブレイヤー２１２および第３サブレイヤー２１６の各々のアルミニウム濃度未満のアルミニウムを含む。これらの層の相対的な組成によって、第２サブレイヤー２１４の電界は、第１サブレイヤー２１２の電界および第３サブレイヤー２１６の電界に対して反転する。第１バリア層２０６と、チャネル層２０８と、第１サブレイヤー２１２と、第２サブレイヤー２１４と、を備え、第３サブレイヤー２１６を備えないヘテロ構造によって、Ｅモード動作で要求されるように、０電圧でチャネル層２０８の電子を枯渇させるであろう。第１バリア層２０６、チャネル層２０８、第１サブレイヤー２１２および第２サブレイヤー２１４に加えて、第３サブレイヤー２１６を備えるヘテロ構造によって、０電圧でチャネル層２０８に電子が再吸引され、低アクセス抵抗と、従って最適な電気的な特性とが可能となる。
電界の反転は、図３の伝導帯図（黒実線）を参照することによってより明確に理解され得る。図３では、電子波動関数（黒破線）が電子が蓄積しやすい場所を示す。図示のように、第２サブレイヤー２１４の電界の反転によってチャネル層２０８の電子が拒絶され、０電圧で第チャネル層２０８の電子を枯渇させる。第３サブレイヤー２１６が電界を正常な方向に戻すことによって、電子はＧａＮチャネル２０８へ再度吸引される。
上述のように、第１バリア層２０６、第１サブレイヤー２１２および第３サブレイヤー２１６は各々、アルミニウムを含んでいてもよい。種々の実施形態では、第１バリア層２０６、第１サブレイヤー２１２および第３サブレイヤー２１６の１つまたは複数は、アルミニウム窒化ガリウム（ＡｌＧａＮ）を含んでいてもよく、第２サブレイヤー２１４はＧａＮを含んでいてもよい。
第１バリア層２０６、第１サブレイヤー２１２および第３サブレイヤー２１６の特定のアルミニウム含量は、層スタック２００の他の層の組成に少なくとも部分的には依存し得る。種々の実施形態では、第１サブレイヤー２１２と第３サブレイヤー２１６は各々、ＡｌｘＧａ（１−Ｘ）Ｎ（ｘは０．２〜０．３（すなわち２０〜３０％）を含んでいてもよく、一方、第１バリア層２０６はＡｌｙＧａ（１−ｙ）Ｎ（ｙはｘ未満の値）を含んでいてもよい。種々の実施形態では、ｙは０．０５〜０．１（すなわち５〜１０％）であってもよい。ある実施形態では、第１サブレイヤー２１２および第３サブレイヤー２１６は各々Ａｌ０．２Ｇａ０．８Ｎを、一方、第１バリア層２０６はＡｌ０．０６Ｇａ０．９４Ｎを含む。他の組成物も同様に好適であり得る。
種々の実施形態では、第１サブレイヤー２１２、第２サブレイヤー２１４および第３サブレイヤー２１６の１つまたは複数は、用途に応じてドープされてもあるいは未ドープであってもよい。ドープによって電流供給能力が増加され得る。
層スタック２００の層の特定の厚みは、層スタック２００の他の層の厚みに少なくとも部分的には依存し得る。種々の実施形態では、第１バリア層２０６の厚みは、基板２１８は別にして、層スタック２００の中で最も厚くてもよい。ある実施形態では、第１サブレイヤー２１２および第３サブレイヤー２１６の各々の厚みは実質的に１５０Å、第２サブレイヤー２１４の厚みは実質的に１００Å、第１バリア層２０６の厚みは実質的に１．５μｍ、ＧａＮチャネル層２０８の厚みは実質的に４００Å、であってもよい。他の厚みも同様に好適であり得る。
基板２１８は、用途に好適な任意の材料を含んでいてもよい。種々の実施形態では、基板２１８は、例えば炭化ケイ素（ＳｉＣ）を含む。ＳｉＣは、少なくとも一つにはその熱特性とアイソレーション特性により、高周波電力と高周波操作を有するデバイスに特に好適であり得る。しかしながら、他の実施形態では、基板２１８は、シリコン、サファイア、窒化アルミニウム、ＧａＮ、これらのものの組み合わせ、あるいは他の好適な材料との組み合わせを含んでいてもよい。一般に、基板２１８用の選択された材料は、デバイス層の材料と同じである必要はない。
図４は、種々の実施形態によるＥモードＧａＮ ＨＥＭＴ４００の断面図である。ＨＥＭＴ４００は、例えば、基板４１８上の第１バリア層４０６と、第１バリア層４０６上のＧａＮチャネル層４０８と、チャネル層４０８上の第２バリア層４１０と、を備え、前述の層スタック２００の特長の一部を含む。第２バリア層４１０は、第１サブレイヤー４１２と、第２サブレイヤー４１４と、第３サブレイヤー４１６と、を備える。
ＨＥＭＴ４００はさらに、ドレイン４２０と、ソース４２２と、ゲート４２４電極と、を備える。図示のように、ヘテロ構造は第３サブレイヤー４１６に亘る凹部を備え、ゲート４２４が第２サブレイヤー４１４に接触していてもよい。ゲート４２４を第２サブレイヤー４１４まで埋め込むことによって、Ｅモードを実現してもよい。ドレイン４２０とゲート４２４間およびソース４２２とゲート４２４間のアクセス領域は十分なヘテロ構造を備え、０Ｖでのフルチャネルと、従って低アクセス抵抗とが可能となる。しかしながら、種々の他の実施形態では、ゲート４２４は、図示したものより浅く埋め込まれてもよい。
種々の実施形態では、ゲート４２４は、フッ素表面処理を含んでいてもよい。該フッ素表面処理によって、ゲート４２４に深い表面準位が形成され、さらにフェルミ準位がバンドギャップ内深くに固定されて電子のＧａＮチャネル層を枯渇させる。
図５は、種々の実施形態による別のＥモードＧａＮ ＨＥＭＴ５００の断面図である。ＨＥＭＴ５００は、例えば、基板５１８上の第１バリア層５０６と、第１バリア層５０６上のＧａＮチャネル層５０８と、チャネル層５０８上の第２バリア層５０６と、を備え、前述の層スタック２００の特長の一部を含む。第２バリア層５１０は、第１サブレイヤー５１２と、第２サブレイヤー５１４と、第３サブレイヤー５１６と、を備える。
ＨＥＭＴ５００はさらに、ドレイン５２０と、ソース５２２と、ゲート５２４電極と、を備える。前述の実施形態とは対照的に、絶縁材料５２６（例えば酸化物または窒化物）の層は、第３サブレイヤー５１６の凹部形成後でゲート金属堆積前に、ゲート５２４と第２サブレイヤー５１４間に堆積され、金属−絶縁体−半導体（ＭＩＳ）構造として既知のものが形成される。上記に議論したように、ヘテロ構造内に第２サブレイヤー５１４までの凹部を備えることによって、Ｅモードを実現してもよい。ドレイン５２０とゲート５２４間およびソース５２２とゲート５２４間のアクセス領域は十分なヘテロ構造を備えており、０Ｖでのフルチャネルと、従って低アクセス抵抗とが可能となる。
図６は、種々の実施形態による別のＥモードＧａＮ ＨＥＭＴ６００の断面図である。ＨＥＭＴ６００は、例えば、基板６１８上の第１バリア層６０６と、第１バリア層６０６上のＧａＮチャネル層６０８と、第１サブレイヤー６１２、第２サブレイヤー６１４および第３サブレイヤー６１６を含む第２バリア層と、を備え、前述の層スタック２００の特長の一部を含む。
ＨＥＭＴ６００はさらに、ドレイン６２０と、ソース６２２と、ゲート６２４電極と、を備える。図示のように、ゲート６２４は、第３サブレイヤー６１６内に埋め込まれて第２サブレイヤー６１４と接触する。
図示のように、ＨＥＭＴ６００はさらにエッチストップ層６３０を備えており、ゲート６２４を第２サブレイヤー６１４まで沈みこませないことに役立っている。言いかえれば、ゲート６２４が形成される位置で開口部が第３バリア層６１６内にエッチングされる場合、該エッチングは、エッチストップ層６３０によって止められるか遅くなるであろう。
エッチストップ層６３０は、その目的に好適な任意の材料を含んでいてもよい。種々の実施形態では、エッチストップ層６３０は、インジウム窒化ガリウム（ＩｎＧａＮ）、窒化アルミニウム（ＡｌＮ）あるいは他の好適な材料を含んでいてもよい。種々の実施形態では、エッチストップ層６３０形成のための別個の層を堆積する代わりに、第２サブレイヤー６１４の頂面をドープしてエッチストップ層６３０を形成してもよい。該ドープは実質的には、ゲート６２４用の開口部の形成に使用されるエッチングをストップあるいは遅くするために作用する。
前述のトランジスタのゲート形状は、ガンマ形状のＴ−ゲート（例えば、図５のゲート５２４および図６のゲート６２４など）あるいはガンマゲートの反転したものであり得る。さらに、該ゲートは、ゲート形成前または後に、不動態化材料をアクセス領域に堆積するＴ−ゲート加工法または高電圧加工法を用いて構築できる。
本明細書に記載の、種々の実施形態によるＥモードＧａＮ ＨＥＭＴで行ったシミュレーションを図７および図８に示す。図７は、種々の実施形態によるＥモードＧａＮ ＨＥＭＴに対するシミュレートされた移動曲線であり、０バイアス電圧でチャネルには電流が流れないことを示しており、一方、図８は、シミュレートされたＩＤ−ＶＤ曲線であり、０およびマイナスのバイアス電圧ではドレインには電圧が発生しないことを示している。従って、前述のＨＥＭＴの実施形態によって、Ｅモードでの動作に望ましい電気的特性が提供されることは明らかである。該チャネルは、０バイアス電圧で実質的に枯渇しており、ソースとドレイン間には電流は流れない。プラスのバイアス電圧では、ゲート下に電子チャネルが形成されており、ドレインとソース間に電流が流れる。
本明細書に記載のヘテロ構造の実施形態は、同一のウェハー上にＤモードＨＥＭＴとＥモードＨＥＭＴの両方を構築するために用いることができ、そうしたものは、コンパクトで高出力のＡ／Ｄ変換器やスイッチの構築に有用な機能を有する。図９に示すように、ＥモードＨＥＭＴ９００とＤモードＨＥＭＴ９４６とが同じヘテロ構造から形成される。該ヘテロ構造は、第１バリア層９０６、第１バリア層９０６上のＧａＮチャネル層９０８およびチャネル層９０８上の第２バリア層９１０を備える。該ヘテロ構造は基板９１８上に形成されてもよい。第２バリア層９１０は、第１サブレイヤー９１２と、第２サブレイヤー９１４と、第３サブレイヤー９１６と、を備えていてもよい。ＥモードＨＥＭＴ９００は、ドレイン９２０と、ソース９２２と、ゲート９２４電極と、を備えており、ゲート電極９２４は第２サブレイヤー９１４まで埋め込まれる。
一方、ＤモードＨＥＭＴ９４６は、埋め込まれたゲートを必要としない。図示のように、ＤモードＨＥＭＴ９４６は、ドレイン９４０と、ソース９４２と、ゲート９４４電極と、を備えるが、ゲート電極９４４は、第３サブレイヤー上に存在し第２サブレイヤー９１４まで埋め込まれていない。
本明細書に記載のＨＥＭＴの実施形態を種々の装置およびシステムに組み込んでもよい。ＥモードＨＥＭＴは、無線周波数（ＲＦ）用途における高出力・高性能論理回路（例えばアナログ−デジタル変換器）の実現に特に有用であり得る。また、ＥモードＨＥＭＴは、直流源での効率の悪いシリコン系絶縁ゲートバイポーラトランジスター（ＩＧＢＴ）の代わりとして、直流用途にも特に有用であり得る。
システム例１０００のブロック図を図１０に示す。図示のように、システム１０００は、前述のＥモードＨＥＭＴを１つまたは複数含むアナログ−デジタル変換器（ＡＤＣ）１０３２を備える。図示のように、ＡＤＣ１０３２は、受信したＲＦ信号（Ｔｘ−ＲＦｉｎ）をデジタル入力信号（Ｄｉｎ）に変換するように構成されてもよい。
図示のように、システム１０００は、ＡＤＣ１０３２と接続したトランシーバ１０３４を備えていてもよい。トランシーバ１０３４は、アンテナ構造１０３８からアンテナスイッチモジュール（ＡＳＭ）１０３６経由でＲＦ入力信号を受信してもよい。ＡＳＭ１０３６は、受信したＲＦ信号（Ｒｘ）を受信チェーンでトランシーバ１０３４につなぐように構成されてもよい。
種々の実施形態では、アンテナ構造１０３８は、例えばダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナ、あるいはＲＦ信号の無線送受信に好適な他の任意のタイプのアンテナなどを含む、指向性アンテナや全方向性アンテナを１つまたは複数備えていてもよい。
種々の実施形態では、システム１０００は、高周波電力と高周波用途に用いられてもよい。例えば、システム１０００は、地上波および衛星通信、レーダシステム、および可能性としては種々の産業用途および医療用途におけるいずれか１つまたは複数に好適であり得る。レーダ用途には、軍事利用レーダ、航空交通管制、ナビゲーションンなどが含まれ得る。種々の実施形態では、システム１０００は、レーダ装置、衛星通信装置、携帯電話、携帯電話基地局、放送ラジオあるいはＴＶ増幅器システムの内の１つであってもよい。
上記の実施形態に関して本開示を説明したが、同じ目的を実現するように意図された、各種の代替となるおよびまたは均等な実施によって、ここに図示され説明された実施形態を本開示の範囲から逸脱することなく置換し得ることは当業者には理解されるであろう。当業者であれば、本開示による実施形態が非常に多くの実施形態において実践され得ることは容易に理解するであろう。この記載は、限定となるものではなく、例示と見なされるものと意図される。

Claims (15)

  1. アルミニウムを含む第１バリア層と、
    前記第１バリア層上の窒化ガリウムチャネル層と、
    前記窒化ガリウム（ＧａＮ）チャネル層の直上に存在する第１アルミニウム窒化ガリウム（ＡｌＧａＮ）サブレイヤーと、前記第１ＡｌＧａＮサブレイヤーの直上に存在するアルミニウムを含まないＧａＮサブレイヤーと、前記アルミニウムを含まないＧａＮサブレイヤーの直上に存在する第２ＡｌＧａＮサブレイヤーと、を含み、前記第１ＡｌＧａＮサブレイヤーおよび前記第２ＡｌＧａＮサブレイヤーのそれぞれは、前記第１バリア層のアルミニウム濃度よりも高い濃度でアルミニウムを含む第２バリア層と、
    を備えることを特徴とする装置。
  2. 前記第１バリア層はアルミニウム窒化ガリウムを含み、前記ＧａＮチャネル層は前記第１バリア層の直上に存在することを特徴とする請求項１に記載の装置。
  3. さらに基板を備え、前記第１バリア層は前記基板の直上に存在し、前記基板は、炭化ケイ素、窒化ガリウム、窒化アルミニウムまたはシリコンを含むことを特徴とする請求項１に記載の装置。
  4. 前記第２ＡｌＧａＮサブレイヤー内に埋め込まれたゲート電極をさらに備えることを特徴とする請求項１に記載の装置。
  5. 前記ゲート電極はＴ−ゲートであることを特徴とする請求項４に記載の装置。
  6. 前記ゲート電極、第１バリア層、窒化ガリウムチャネル層および第２バリア層は、エンハンスメント型トランジスタを形成することを特徴とする請求項４に記載の装置。
  7. 前記ゲート電極と前記アルミニウムを含まないＧａＮサブレイヤー間に絶縁層をさらに備えることを特徴とする請求項４に記載の装置。
  8. 前記アルミニウムを含まないＧａＮサブレイヤーと前記第２ＡｌＧａＮサブレイヤー間にエッチストップ層を備えることを特徴とする請求項１に記載の装置。
  9. 無線周波数（ＲＦ）入力信号を受信するトランシーバと、
    前記トランシーバに接続され、前記ＲＦ入力信号をデジタル入力信号に変換するアナログ−デジタル変換器（ＡＤＣ）と、を備えるシステムであって、
    前記ＡＤＣは、
    アルミニウムを含む第１バリア層と、
    前記第１バリア層上の窒化ガリウムチャネル層と、
    前記窒化ガリウム（ＧａＮ）チャネル層の直上に存在する第１アルミニウム窒化ガリウム（ＡｌＧａＮ）サブレイヤーと、前記第１ＡｌＧａＮサブレイヤーの直上に存在するアルミニウムを含まないＧａＮサブレイヤーと、前記アルミニウムを含まないＧａＮサブレイヤーの直上に存在する第２ＡｌＧａＮサブレイヤーと、を含み、前記第１ＡｌＧａＮサブレイヤーおよび前記第２ＡｌＧａＮサブレイヤーのそれぞれは、前記第１バリア層のアルミニウム濃度よりも高い濃度でアルミニウムを含む第２バリア層と、
    前記第２ＡｌＧａＮサブレイヤー内に埋め込まれたゲート電極と、
    を有するエンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）を備えることを特徴とするシステム。
  10. 前記トランシーバに接続され、前記ＲＦ入力信号を受信しやすいように構成されたアンテナ構造をさらに備えることを特徴とする請求項９に記載のシステム。
  11. 前記システムは、レーダ装置、衛星通信装置、携帯電話、基地局、放送ラジオあるいはＴＶ増幅器システムであることを特徴とする請求項９に記載のシステム。
  12. アルミニウムを含む第１バリア層を形成するステップと、
    前記第１バリア層上に窒化ガリウム（ＧａＮ）チャネル層を形成するステップと、
    前記窒化ガリウムチャネル層上に第２バリア層を形成するステップであって、前記第２バリア層は、前記ＧａＮチャネル層の直上に存在する第１アルミニウム窒化ガリウム（ＡｌＧａＮ）サブレイヤーと、前記第１ＡｌＧａＮサブレイヤーの直上に存在するアルミニウムを含まないＧａＮサブレイヤーと、前記アルミニウムを含まないＧａＮサブレイヤーの直上に存在する第２ＡｌＧａＮサブレイヤーとを含み、前記第１ＡｌＧａＮサブレイヤーおよび前記第２ＡｌＧａＮサブレイヤーのそれぞれは、前記第１バリア層のアルミニウム濃度よりも高い濃度でアルミニウムを含むステップと、
    を備えることを特徴とする方法。
  13. 前記第１バリア層は、アルミニウム窒化ガリウムを含むことを特徴とする請求項１２に記載の方法。
  14. 前記第２ＡｌＧａＮサブレイヤー内に埋め込まれた第１ゲート電極を形成するステップをさらに備えることを特徴とする請求項１２に記載の方法。
  15. 前記第２バリア層上に第２ゲート電極を形成するステップをさらに備えることを特徴とする請求項１４に記載の方法。
JP2012521685A 2009-07-24 2010-07-15 エンハンスメント型窒化ガリウム高電子移動度トランジスタ Active JP5658753B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/509,144 US8344420B1 (en) 2009-07-24 2009-07-24 Enhancement-mode gallium nitride high electron mobility transistor
US12/509,144 2009-07-24
PCT/US2010/042151 WO2011011261A2 (en) 2009-07-24 2010-07-15 Enhancement-mode gallium nitride high electron mobility transistor

Publications (3)

Publication Number Publication Date
JP2013500582A JP2013500582A (ja) 2013-01-07
JP2013500582A5 JP2013500582A5 (ja) 2013-05-16
JP5658753B2 true JP5658753B2 (ja) 2015-01-28

Family

ID=43499602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012521685A Active JP5658753B2 (ja) 2009-07-24 2010-07-15 エンハンスメント型窒化ガリウム高電子移動度トランジスタ

Country Status (3)

Country Link
US (1) US8344420B1 (ja)
JP (1) JP5658753B2 (ja)
WO (1) WO2011011261A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171640A (ja) * 2010-02-22 2011-09-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP2013077635A (ja) * 2011-09-29 2013-04-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
US9640650B2 (en) * 2014-01-16 2017-05-02 Qorvo Us, Inc. Doped gallium nitride high-electron mobility transistor
US10516043B1 (en) 2018-07-19 2019-12-24 Cree, Inc. Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN112509924B (zh) * 2020-11-04 2022-08-05 中国电子科技集团公司第五十五研究所 一种E/D集成的GaN HEMT器件制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045614A (en) 1996-03-14 2000-04-04 Raytheon Company Method for epitaxial growth of twin-free, (111)-oriented II-VI alloy films on silicon substrates
EP0962963A4 (en) 1997-08-27 2004-08-04 Matsushita Electric Ind Co Ltd SILICON CARBIDE SUBSTRATE, THEIR PRODUCTION AND SEMICONDUCTOR ELEMENT FROM SIC
JP3707765B2 (ja) 1999-09-09 2005-10-19 株式会社村田製作所 電界効果型半導体装置
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
KR100379619B1 (ko) 2000-10-13 2003-04-10 광주과학기술원 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
CA2456662A1 (en) 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US6954473B2 (en) 2002-10-25 2005-10-11 Opel, Inc. Optoelectronic device employing at least one semiconductor heterojunction thyristor for producing variable electrical/optical delay
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP2005251820A (ja) * 2004-03-02 2005-09-15 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合型電界効果トランジスタ
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
JP4832768B2 (ja) * 2005-02-09 2011-12-07 日本電信電話株式会社 半導体装置
JP2010509177A (ja) 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP5217157B2 (ja) * 2006-12-04 2013-06-19 日本電気株式会社 電界効果トランジスタおよびその製造方法
US7601980B2 (en) * 2006-12-29 2009-10-13 Intel Corporation Dopant confinement in the delta doped layer using a dopant segregation barrier in quantum well structures
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
JP5347228B2 (ja) * 2007-03-05 2013-11-20 日本電気株式会社 電界効果トランジスタ
JP5431652B2 (ja) * 2007-04-02 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
WO2011011261A2 (en) 2011-01-27
JP2013500582A (ja) 2013-01-07
US8344420B1 (en) 2013-01-01
WO2011011261A3 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5658753B2 (ja) エンハンスメント型窒化ガリウム高電子移動度トランジスタ
US8872233B2 (en) Semiconductor structure
US9105703B2 (en) Programmable III-nitride transistor with aluminum-doped gate
TW201407780A (zh) 具有電荷感應層之第三族氮化物電晶體
US20130320349A1 (en) In-situ barrier oxidation techniques and configurations
US9112010B2 (en) Nitride-based semiconductor device
US20130099284A1 (en) Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
US10651303B2 (en) High-electron-mobility transistor devices
JP2013118360A (ja) 高電子移動度トランジスタ構造及び方法
TWI651854B (zh) 高電子遷移率電晶體、製造高電子遷移率電晶體的方法和電子系統
US20100084688A1 (en) Enhancement-mode nitride transistor
TWI605588B (zh) 具有包括基於氟或氯化合物的閘電介質之基於第三族氮化物的電晶體
JP2013172152A (ja) セグメント化ゲートを有するパワートランジスタ
US20130200389A1 (en) Nitride based heterojunction semiconductor device and manufacturing method thereof
JP2013140835A (ja) 半導体装置及び半導体装置の製造方法
US20100314695A1 (en) Self-aligned vertical group III-V transistor and method for fabricated same
US8963151B2 (en) Nitride-based heterostructure field effect transistor having high efficiency
US9202905B1 (en) Digital alloy layer in a III-nitrade based heterojunction field effect transistor
US20180358359A1 (en) Transistor, semiconductor device, electronic apparatus, and method for producing transistor
JP2015050464A (ja) リニア高電子移動度トランジスタ
WO2021029183A1 (ja) 半導体装置、半導体モジュールおよび電子機器
CN116636015A (zh) 半导体器件及其制作方法、终端设备
CN117352542A (zh) 一种器件、模组和设备
JP2018041784A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141128

R150 Certificate of patent or registration of utility model

Ref document number: 5658753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250