JP2013077635A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013077635A JP2013077635A JP2011215422A JP2011215422A JP2013077635A JP 2013077635 A JP2013077635 A JP 2013077635A JP 2011215422 A JP2011215422 A JP 2011215422A JP 2011215422 A JP2011215422 A JP 2011215422A JP 2013077635 A JP2013077635 A JP 2013077635A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- layer
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 299
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 252
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 366
- 238000000034 method Methods 0.000 claims description 54
- 239000011241 protective layer Substances 0.000 claims description 39
- 229910002704 AlGaN Inorganic materials 0.000 claims description 32
- 229910002601 GaN Inorganic materials 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- -1 InAlN and InAlN Inorganic materials 0.000 claims description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 22
- 239000007789 gas Substances 0.000 description 21
- 238000005530 etching Methods 0.000 description 13
- 230000005533 two-dimensional electron gas Effects 0.000 description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】閾値電圧を制度良く制御することが可能な半導体装置及びその製造方法を提供する。
【解決手段】基板１０上に、窒化物半導体からなるチャネル層１４と、チャネル層１４よりもバンドギャップエネルギーの大きい第１窒化物半導体層１６と、を順次形成する工程と、第１窒化物半導体層１６上であって、ゲート電極２６を形成すべき領域にダミーゲートを形成する工程と、ダミーゲートを形成した後、第１窒化物半導体層１６上のダミーゲート以外の領域に、チャネル層１４のバンドギャップエネルギー以上の大きさのバンドギャップエネルギーを有する第２窒化物半導体層１８を再成長する工程と、ダミーゲートを除去した後、ダミーゲートを除去した領域の第１窒化物半導体層１６上にゲート電極２６を形成する工程と、を有する半導体装置の製造方法。
【選択図】図３
【解決手段】基板１０上に、窒化物半導体からなるチャネル層１４と、チャネル層１４よりもバンドギャップエネルギーの大きい第１窒化物半導体層１６と、を順次形成する工程と、第１窒化物半導体層１６上であって、ゲート電極２６を形成すべき領域にダミーゲートを形成する工程と、ダミーゲートを形成した後、第１窒化物半導体層１６上のダミーゲート以外の領域に、チャネル層１４のバンドギャップエネルギー以上の大きさのバンドギャップエネルギーを有する第２窒化物半導体層１８を再成長する工程と、ダミーゲートを除去した後、ダミーゲートを除去した領域の第１窒化物半導体層１６上にゲート電極２６を形成する工程と、を有する半導体装置の製造方法。
【選択図】図３
Description
本発明は、半導体装置およびその製造方法に関する。
窒化ガリウム（ＧａＮ）などの窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）などのＦＥＴ（Field Effect Transistor）は、高周波かつ高出力で動作するパワー素子として用いられている。また、近年、窒化物半導体を用いたエンハンスメントモードＦＥＴとデプリーションモードＦＥＴとを集積化させた半導体装置が提案されている（例えば、非特許文献１）。
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ（ＩＥＤＭ）、２０１０ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ２０１０年１２月６−８日、ｐｐ３０.４.１−３０.４.４
窒化物半導体を用いたＨＥＭＴでは、高濃度の２次元電子ガスが生成されて抵抗の増大が抑制されるように、ゲート電極を電子供給層に埋め込んだ構造とすることが望ましい。このような、埋め込み型のゲート電極を形成する方法として、電子供給層をエッチングし、そのエッチングした領域に、ゲート電極を埋め込んで形成する方法がある。
また、窒化物半導体を用いたＨＥＭＴでは、ピエゾ電荷の影響でデプリーションモードとなる。エンハンスメントモードとするには、電子供給層を薄くすることになる。このため、同じ基板上に電子供給層の厚さの異なるエンハンスメントモードＦＥＴとデプリーションモードＦＥＴとを集積化することは難しい。例えば、非特許文献１では、エンハンスメントモードＦＥＴのゲート電極を、電子供給層をエッチングした領域に埋め込んで形成している。
電子供給層をエッチングした領域にゲート電極を埋め込んで形成する場合、エッチングの深さを精度良く制御することが難しく、ゲート電極下の電子供給層の膜厚がばらついてしまう。この結果、閾値電圧がばらついてしまい、閾値電圧を精度良く制御することが難しい。
本発明は、上記課題に鑑みなされたものであり、埋め込み型のゲート電極を有する場合において、閾値電圧を精度良く制御することが可能な半導体装置およびその製造方法を提供することを目的とする。
本発明は、基板上に、窒化物半導体からなるチャネル層と、前記チャネル層よりもバンドギャップエネルギーの大きい第１窒化物半導体層と、を順次形成する工程と、前記第１窒化物半導体層上であって、ゲート電極を形成すべき領域にダミーゲートを形成する工程と、前記ダミーゲートを形成した後、前記第１窒化物半導体層上の前記ダミーゲート以外の領域に、前記チャネル層のバンドギャップエネルギー以上の大きさのバンドギャップエネルギーを有する第２窒化物半導体層を再成長する工程と、前記ダミーゲートを除去した後、前記ダミーゲートを除去した領域の前記第１窒化物半導体層上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、閾値電圧を精度良く制御することが可能となる。
上記構成において、前記ダミーゲートは、前記ゲート電極の幅よりも広い幅となるように形成し、前記ゲート電極は、前記第２窒化物半導体層と接しないように形成する構成とすることができる。この構成によれば、寄生容量の増大を抑制することができる。
上記構成において、前記ダミーゲートは、エンハンスメントモードＦＥＴのゲート電極を形成すべき領域に形成し、前記ダミーゲートを除去した領域の前記第１窒化物半導体層上に前記エンハンスメントモードＦＥＴのゲート電極を形成し、前記第２窒化物半導体層上にデプリーションモードＦＥＴのゲート電極を形成する工程を有する構成とすることができる。この構成によれば、エンハンスメントモードＦＥＴとデプリーションモードＦＥＴとを容易に集積化することができる。
上記構成において、前記エンハンスメントモードＦＥＴのゲート電極と前記デプリーションモードＦＥＴのゲート電極とは、同じ工程で同時に形成される構成とすることができる。
上記構成において、前記チャネル層がＧａＮである場合に、前記第１窒化物半導体層と前記第２窒化物半導体層との組み合わせとして、ＡｌＧａＮとＡｌＧａＮ、ＡｌＧａＮとＧａＮ、ＩｎＡｌＮとＩｎＡｌＮ、ＡｌＮとＩｎＡｌＮのいずれかの組み合わせに係る前記第１窒化物半導体層と前記第２窒化物半導体層とを形成する構成とすることができる。
上記構成において、前記ダミーゲートを、ウエットエッチング法により、前記第１窒化物半導体層および前記第２窒化物半導体層に対して選択的に除去する構成とすることができる。
上記構成において、前記ダミーゲートは、酸化シリコンまたは窒化シリコンからなる構成とすることができる。
上記構成において、前記第２窒化物半導体層上に保護層を形成する工程と、前記ゲート電極を形成する前に、前記ゲート電極を形成すべき領域の前記保護層をドライエッチング法により除去する工程と、を有し、前記保護層は、前記第１窒化物半導体層及び前記第２窒化物半導体層に対して選択的に除去される構成とすることができる。
上記構成において、前記第１窒化物半導体層は、電子供給層あるいはスペーサ層としての機能を有し、前記第２窒化物半導体層は、電子供給層あるいはキャップ層としての機能を有する構成とすることができる。
上記構成において、前記ゲート電極を形成する工程は、エンハンスメントモードＦＥＴのゲート電極を形成する工程あるいはデプリーションモードＦＥＴのゲート電極を形成する工程である構成とすることができる。
上記構成において、前記第２窒化物半導体層を再成長する工程は、ＭＯＣＶＤ法により行われる構成とすることができる。
本発明は、基板と、前記基板上に設けられた窒化物半導体からなるチャネル層と、前記チャネル層上に設けられ、前記チャネル層よりもバンドギャップエネルギーの大きい第１窒化物半導体層と、前記第１窒化物半導体層上に互いに離間して選択的に設けられた、前記チャネル層のバンドギャップエネルギー以上の大きさのバンドギャップエネルギーを有する第２窒化物半導体層と、前記第２窒化物半導体層が離間した領域における前記第１窒化物半導体層上に設けられたゲート電極と、を備え、前記ゲート電極はデプリーションモードＦＥＴのゲート電極であることを特徴とする半導体装置である。本発明によれば、閾値電圧を精度良く制御することが可能となる。
上記構成において、前記第１窒化物半導体層は、電子供給層あるいはスペーサ層としての機能を有し、前記第２窒化物半導体層は、電子供給層あるいはキャップ層としての機能を有する構成とすることができる。
上記構成において、前記チャネル層がＧａＮである場合に、前記第１窒化物半導体層と前記第２窒化物半導体層との組み合わせとして、ＡｌＧａＮとＡｌＧａＮ、ＡｌＧａＮとＧａＮ、ＩｎＡｌＮとＩｎＡｌＮ、ＡｌＮとＩｎＡｌＮのいずれかの組み合わせからなる構成とすることができる。
本発明によれば、閾値電圧を精度良く制御することが可能となる。
以下、図面を参照して、本発明の実施例を説明する。
実施例１では、デプリーションモードＦＥＴ（以下において、ＤモードＦＥＴと称す）の半導体装置の例について説明する。図１は、実施例１に係る半導体装置の断面模式図の例である。図１を参照に、ＳｉＣ基板からなる基板１０上に、バッファ層１２、チャネル層１４、第１窒化物半導体層１６、第２窒化物半導体層１８及び保護層２０が順次設けられている。バッファ層１２は、例えば膜厚が３００ｎｍのＡｌＮからなる。チャネル層１４は、例えば膜厚が１０００ｎｍのＧａＮからなる。第１窒化物半導体層１６は、例えば膜厚が２５ｎｍで、Ａｌ組成比が２５％のＡｌＧａＮからなる。第２窒化物半導体層１８は、例えば膜厚が２５ｎｍで、Ａｌ組成比が２５％のＡｌＧａＮからなる。保護層２０は、例えば窒化シリコンからなる。
第１窒化物半導体層１６、第２窒化物半導体層１８及び保護層２０にリセスが形成され、リセスに埋め込まれてソース電極２２及びドレイン電極２４が設けられている。ソース電極２２及びドレイン電極２４は、例えばチャネル層１４の上面に接して設けられている。ソース電極２２及びドレイン電極２４は、基板１０側からＴａ層とＡｌ層とが順次積層されている。また、ソース電極２２とドレイン電極２４との間であって、第２窒化物半導体層１８及び保護層２０にリセスが形成され、リセスに埋め込まれてゲート電極２６が設けられている。ゲート電極２６は、例えば第１窒化物半導体層１６の上面に接して設けられている。ゲート電極２６は、基板１０側からＮｉ層とＡｕ層とが順次積層されている。
第１窒化物半導体層１６及び第２窒化物半導体層１８は電子供給層として機能し、チャネル層１４の第１窒化物半導体層１６との界面に２次元電子ガス２８が生成される。ソース電極２２から２次元電子ガス２８を通りドレイン電極２４に至る電子の流れをゲート電極２６により制御することで、ＦＥＴとして機能する。この場合に、Ｄモードの閾値電圧が得られるように、ゲート電極２６下の第１窒化物半導体層１６の厚さを、例えば２５ｎｍのように厚くすることで、ＤモードＦＥＴとすることができる。
次に、実施例１に係る半導体装置の製造方法を説明する。図２（ａ）から図３（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面模式図の例である。図２（ａ）を参照に、ＳｉＣ基板からなる基板１０上に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、ＡｌＮからなるバッファ層１２を成長させる。バッファ層１２の成長条件は以下である。なお、結晶成長では、特に注釈をしない限り、キャリアガスとしては水素を用いる。
原料ガス：ＴＭＡ（トリメチルアルミニウム）、ＮＨ３（アンモニア）
成長温度：１０００℃
膜厚 ：３００ｎｍ
原料ガス：ＴＭＡ（トリメチルアルミニウム）、ＮＨ３（アンモニア）
成長温度：１０００℃
膜厚 ：３００ｎｍ
バッファ層１２上に、例えばＭＯＣＶＤ法を用いて、ＧａＮからなるチャネル層１４を成長させる。チャネル層１４の成長条件は以下である。
原料ガス：ＴＭＧ（トリメチルガリウム）、ＮＨ３
成長温度：１０００℃
膜厚 ：１０００ｎｍ
原料ガス：ＴＭＧ（トリメチルガリウム）、ＮＨ３
成長温度：１０００℃
膜厚 ：１０００ｎｍ
チャネル層１４上に、例えばＭＯＣＶＤ法を用いて、ＡｌＧａＮからなる第１窒化物半導体層１６を成長させる。第１窒化物半導体層１６は、例えばチャネル層１４の上面に接して形成される。第１窒化物半導体層１６の成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１０００℃
Ａｌ組成比：２５％
膜厚 ：２５ｎｍ
第１窒化物半導体層１６はＡｌ組成比２５％のＡｌＧａＮからなるため、ＧａＮからなるチャネル層１４よりもバンドギャップエネルギー（以下、Ｅｇと称す）が大きい。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１０００℃
Ａｌ組成比：２５％
膜厚 ：２５ｎｍ
第１窒化物半導体層１６はＡｌ組成比２５％のＡｌＧａＮからなるため、ＧａＮからなるチャネル層１４よりもバンドギャップエネルギー（以下、Ｅｇと称す）が大きい。
図２（ｂ）を参照に、第１窒化物半導体層１６上に、例えばスパッタ法を用いて酸化シリコンを成膜する。その後、ゲート電極２６を形成すべき領域以外の領域の酸化シリコンを除去して、ゲート電極２６を形成すべき領域に、酸化シリコンからなるダミーゲート３０を形成する。
ダミーゲート３０を形成した後、例えばＭＯＣＶＤ法を用いて、ＡｌＧａＮからなる第２窒化物半導体層１８を再成長させる。これにより、第１窒化物半導体層１６上のダミーゲート３０以外の領域に選択的に第２窒化物半導体層１８が形成される。第２窒化物半導体層１８は、例えば第１窒化物半導体層１６の上面に接して形成される。第２窒化物半導体層１８の成長条件は以下である。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１０００℃
Ａｌ組成比：２５％
膜厚 ：２５ｎｍ
第２窒化物半導体層１８はＡｌ組成比２５％のＡｌＧａＮからなるため、ＧａＮからなるチャネル層１４よりもＥｇが大きい。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１０００℃
Ａｌ組成比：２５％
膜厚 ：２５ｎｍ
第２窒化物半導体層１８はＡｌ組成比２５％のＡｌＧａＮからなるため、ＧａＮからなるチャネル層１４よりもＥｇが大きい。
図２（ｃ）を参照に、ダミーゲート３０を、例えばフッ酸を用いたウエットエッチングによって、第１窒化物半導体層１６及び第２窒化物半導体層１８に対して選択的に除去する。その後、第２窒化物半導体層１８上に、例えばスパッタ法を用いて、窒化シリコンからなる保護層２０を成膜する。ダミーゲート３０を除去した領域にも保護層２０は形成される。
図３（ａ）を参照に、保護層２０上に、例えば酸化シリコンからなるマスク層を形成し、パターニングをする。マスク層のパターニングは、ソース電極２２及びドレイン電極２４が形成されるべき領域の保護層２０の上面が露出されるように行う。マスク層をマスクとして、例えばドライエッチング法を用いて、保護層２０、第２窒化物半導体層１８及び第１窒化物半導体層１６をエッチングして、チャネル層１４の上面が露出したリセスを形成する。保護層２０をエッチングする際のエッチングガスとして例えばＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、ＳＦ６などのフッ素系ガスを用いる。第２窒化物半導体層１８及び第１窒化物半導体層１６をエッチングする際のエッチングガスとして例えばＣｌ２、ＢＣｌ３、ＳｉＣｌ４などの塩素系ガスを用いる。その後、例えば蒸着法及びリフトオフ法を用いて、リセス内にＴａ層とＡｌ層とが順次積層されたソース電極２２とドレイン電極２４とを形成する。
図３（ｂ）を参照に、保護層２０上に、例えば酸化シリコンからなるマスク層を再び形成し、パターニングをする。マスク層のパターニングは、ゲート電極２６が形成されるべき領域の保護層２０の上面が露出されるように行う。マスク層をマスクとして、例えばフッ素系ガスを用いたドライエッチング法により、保護層２０をエッチングして、第１窒化物半導体層１６の上面が露出したリセスを形成する。その後、例えば蒸着法及びリフトオフ法を用いて、リセス内にＮｉ層とＡｕ層とが順次積層された、ゲート電極２６を形成する。
以上説明してきたように、実施例１によれば、基板１０上にチャネル層１４と第１窒化物半導体層１６とを順次形成した後、第１窒化物半導体層１６上であって、ゲート電極２６を形成すべき領域にダミーゲート３０を形成する。ダミーゲート３０を形成した後、第１窒化物半導体層１６上のダミーゲート３０以外の領域に第２窒化物半導体層１８を再成長させる。そして、ダミーゲート３０を除去した後、ダミーゲート３０を除去した領域の第１窒化物半導体層１６上にゲート電極２６を形成する。このような製造方法を用いて製造することで、図１に示す半導体装置が得られる。この半導体装置は、基板１０上にチャネル層１４と第１窒化物半導体層１６とが順次設けられ、第１窒化物半導体層１６上に、互いに離間して選択的に第２窒化物半導体層１８が設けられている。そして、第２窒化物半導体層１８の離間した領域における第１窒化物半導体層１６上に、デプリーションモードＦＥＴのゲート電極２６が設けられている。このように、ゲート電極２６は、第２窒化物半導体層１８の電子供給層に埋め込まれた構造となる。したがって、電子供給層をエッチングすることなく、埋め込み型のゲート電極２６を得ることができる。
例えば、埋め込み型のゲート電極２６を、電子供給層をエッチングして形成する場合、以下の製造方法を用いることが考えられる。まず、第１窒化物半導体層１６と第２窒化物半導体層１８とを順次形成する。その後、第２窒化物半導体層１８をエッチングし、そのエッチングした領域にゲート電極２６を埋め込んで形成する。この場合、第２窒化物半導体層１８は、通常、塩素系ガスを用いたドライエッチング法でエッチングするため、第１窒化物半導体層１６との選択比が大きく取れずに、第１窒化物半導体層１６までエッチングされてしまう。この結果、ゲート電極２６直下の第１窒化物半導体層１６の厚さがばらついてしまい、閾値電圧を安定してコントロールすることが難しい。一方、実施例１では、エッチングを用いずに再成長法を用いて埋め込み型のゲート電極２６を形成している。このため、ゲート電極２６直下の第１窒化物半導体層１６の厚さの制御を精度良くできるようになり、閾値電圧を精度良く制御することが可能となる。
また、ゲート電極２６を第２窒化物半導体層１８に埋め込まれた構造とすることで、ゲート電極２６直下以外の領域の電子供給層を厚くすることができるため、高濃度の２次元電子ガス２８を得ることができる。これにより、抵抗を低減させることができる。さらに、ゲート電極２６直下以外の領域の２次元電子ガス２８を電子供給層の表面から遠ざけることができる。これにより、電子供給層の表面におけるトラップが２次元電子ガス２８に与える影響を小さくでき、電流コラプスを低減させることができる。
図２（ｃ）で説明したように、ダミーゲート３０を、ウエットエッチング法を用いて、第１窒化物半導体層１６及び第２窒化物半導体層１８に対して選択的に除去する場合が好ましい。なお、選択的に除去するとは、ダミーゲート３０と第１窒化物半導体層１６及び第２窒化物半導体層１８とは、エッチングの選択比が取れることをいう。これにより、ダミーゲート３０を除去する際に、第１窒化物半導体層１６や第２窒化物半導体層１８がエッチングされることを抑制できる。よって、ゲート電極２６直下の第１窒化物半導体層１６の厚さを精度良く制御することができる。このように、ウエットエッチング法により、第１窒化物半導体層１６及び第２窒化物半導体層１８に対してダミーゲート３０を選択的に除去するために、ダミーゲート３０は、酸化シリコンまたは窒化シリコンからなる場合が好ましい。
図２（ｃ）で説明したように、第２窒化物半導体層１８上に保護層２０を形成する。第２窒化物半導体層１８がＡｌＧａＮのようにＡｌを含んでいる場合、第２窒化物半導体層１８が最表面になると、酸化が進み易く、部分的かつ経時的に酸化アルミニウムが形成されてしまう。これによりデバイス不良が発生してしまう。したがって、第２窒化物半導体層１８上に保護層２０を形成することで、デバイス不良の発生を抑制することができる。
第２窒化物半導体層１８上に保護層２０を形成した場合、図３（ｂ）で説明したように、ゲート電極２６を形成する前に、ゲート電極２６を形成すべき領域の保護層２０を除去する。この際、ゲート電極の幅などを精度よく制御する点から、ドライエッチング法により保護層２０を除去する。ここで、保護層２０は窒化シリコンからなるため、フッ素系ガスを用いたドライエッチング法により除去する。ＡｌＧａＮのドライエッチングでは塩素系ガスが用いられるため、フッ素系ガスを用いて保護層２０をエッチングする場合、第１窒化物半導体層１６及び第２窒化物半導体層１８に対して選択比を大きく取る事ができる。つまり、第１窒化物半導体層１６及び第２窒化物半導体層１８に対して保護層２０を選択的にエッチングすることができ、第１窒化物半導体層１６及び第２窒化物半導体層１８はほとんどエッチングされない。このため、閾値電圧に与える影響は小さくて済む。
実施例２は、ワイドリセスにゲート電極を埋め込んだ場合の半導体装置の例である。図４は、実施例２に係る半導体装置の断面模式図の例である。図４を参照に、実施例１と異なる点は、ゲート電極２６がワイドリセスに埋め込まれていて、ゲート電極２６の側面が第２窒化物半導体層１８と接していない点である。その他の構成については、実施例１と同じであるため、ここでは説明を省略する。
次に、実施例２に係る半導体装置の製造方法を説明する。図５（ａ）から図６（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面模式図の例である。図５（ａ）を参照に、基板１０上に、例えばＭＯＣＶＤ法を用いて、バッファ層１２、チャネル層１４、第１窒化物半導体層１６を順次成長させる。各層の成長条件は、実施例１に示した成長条件を用いる。
図５（ｂ）を参照に、第１窒化物半導体層１６上に、例えばスパッタ法を用いて酸化シリコンを成膜する。その後、ゲート電極２６を形成すべき領域よりも広い幅の領域の酸化シリコンを残存させ、その他の領域の酸化シリコンを除去することで、酸化シリコンからなるダミーゲート３０を形成する。ダミーゲート３０を形成した後、第１窒化物半導体層１６上に、例えばＭＯＣＶＤ法を用いて、第２窒化物半導体層１８を再成長させる。第２窒化物半導体層１８の成長条件は、実施例１に示した成長条件を用いる。
図５（ｃ）を参照に、ダミーゲート３０をウエットエッチングによって第１窒化物半導体層１６及び第２窒化物半導体層１８に対して選択的に除去した後、第２窒化物半導体層１８上に保護層２０を形成する。
図６（ａ）を参照に、ソース電極２２及びドレイン電極２４を形成すべき領域の保護層２０、第２窒化物半導体層１８及び第１窒化物半導体層１６をドライエッチングしてリセスを形成する。その後、リセス内にソース電極２２とドレイン電極２４とを形成する。
図６（ｂ）を参照に、ゲート電極２６を形成すべき領域よりも広い幅の領域であって、第２窒化物半導体層１８が形成されていない領域の保護層２０をドライエッチングしてワイドリセスを形成する。その後、ワイドリセス内であって、第２窒化物半導体層１８の側面に接しないように、ゲート電極２６を形成する。
以上説明してきたように、実施例２によれば、第１窒化物半導体層１６上であって、ゲート電極２６の幅よりも広い幅となるようなダミーゲート３０を形成する。ダミーゲート３０を形成した後、第１窒化物半導体層１６上のダミーゲート３０以外の領域に第２窒化物半導体層１８を再成長させる。そして、ダミーゲート３０を除去した後、ダミーゲートを除去した領域に、第２窒化物半導体層１８と接しないようにゲート電極２６を形成する。ゲート電極２６を埋め込み型とした場合、ゲート電極２６の側面が第２窒化物半導体層１８に接すると、寄生容量が増大することが考えられる。そこで、実施例２のように、ゲート電極２６の側面を第２窒化物半導体層１８と接しないようにすることで、寄生容量が増大することを抑制できる。
実施例１及び実施例２では、第１窒化物半導体層１６はＡｌＧａＮ（Ａｌ組成比：２５％）からなり、第２窒化物半導体層１８もＡｌＧａＮ（Ａｌ組成比：２５％）からなる場合を例に示したが、この場合に限られる訳ではない。第１窒化物半導体層１６は、チャネル層１４よりもバンドギャップエネルギーの大きい窒化物半導体層からなる場合であればよい。第２窒化物半導体層１８は、チャネル層１４のバンドギャップエネルギー以上の大きさのエネルギーバンドギャップを有する窒化物半導体層からなる場合であればよい。
ここで、窒化物半導体とは、窒素を含む半導体であり、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮなどが挙げられる。チャネル層１４がＧａＮからなる場合、第１窒化物半導体層１６と第２窒化物半導体層１８の組み合わせとしては、表１に示すように、実施例１に示したＡｌＧａＮとＡｌＧａＮの組み合わせの他に、ＡｌＧａＮとＧａＮ、ＩｎＡｌＮとＩｎＡｌＮの組み合わせの場合でもよい。
表１に関して詳しく説明する。表１を参照に、第１窒化物半導体層１６がＡｌＧａＮで、第２窒化物半導体層１８がＧａＮである場合（ケース２、ケース４の場合）、第１窒化物半導体層１６は電子供給層として機能し、第２窒化物半導体層１８はキャップ層として機能する。この場合、Ｄモードの閾値電圧が得られるように第１窒化物半導体層１６の膜厚は例えば２５ｎｍとすることができ、第２窒化物半導体層１８の膜厚は例えば５ｎｍとすることができる。また、ケース３、ケース４のように、チャネル層１４と第１窒化物半導体層１６との間に、スペーサ層として例えば膜厚１ｎｍのＡｌＮを挿入してもよい。ＡｌＮを挿入することにより、ＡｌＮとＧａＮとの伝導帯の大きな不連続により高濃度の２次元電子ガスが得られる。これにより、高電流化、高出力化が可能となる。
さらに、ＡｌＮのスペーサ層を挿入し、第１窒化物半導体層１６をＩｎＡｌＮ、第２窒化物半導体層１８もＩｎＡｌＮとする場合（ケース５）でもよい。この場合、第１窒化物半導体層１６及び第２窒化物半導体層１８は電子供給層として機能する（ケース１、ケース３も同じ）。ＡｌＮの膜厚は例えば１．５ｎｍとすることができる。Ｄモードの閾値電圧が得られるように第１窒化物半導体層１６の膜厚は例えば３．５ｎｍとし、第２窒化物半導体層１８の膜厚は例えば１０ｎｍとすることができる。ここで、電子供給層としてＩｎＡｌＮを用いる理由を説明する。ＨＥＭＴにおいて、電力密度を高めるため、より多くの電流が流れるように、より高濃度の２次元電子ガスを発生させることが求められている。電子供給層としてＡｌＧａＮを用いた場合、Ａｌ組成比を上げてより高濃度の２次元電子ガスを発生させることが考えられるが、高Ａｌ組成のＡｌＧａＮはＧａＮに対して格子不整合が大きくなるため、高結晶品質を保って形成することが難しい。一方、電子供給層としてＩｎＡｌＮを用いた場合、ＩｎＡｌＮはＧａＮと格子整合すると共に、ＩｎＡｌＮとＧａＮとの大きな自発分極差と伝導帯の大きな不連続により、高濃度の２次元電子ガスが得られるためである。また、ＡｌＮをスペーサ層として挿入することで、ＧａＮとＩｎＡｌＮとを物理的に離すことができ、２次元電子ガスの移動度を向上できる。
実施例１及び実施例２では、ＤモードＦＥＴの場合を例に示したが、ゲート電極２６下の第１窒化物半導体層１６の厚さを変えることで、エンハンスメントモードＦＥＴ（以下において、ＥモードＦＥＴと称す）を形成することもできる。つまり、ゲート電極２６として、ＤモードＦＥＴのゲート電極あるいはＥモードＦＥＴのゲート電極を形成することができる。
実施例３は、同じ基板上にＥモードＦＥＴとＤモードＦＥＴとを集積化させた半導体装置の場合の例である。図７は、実施例３に係る半導体装置の断面模式図の例である。図７を参照に、実施例１と異なる点は、第１窒化物半導体層１６が例えば膜厚１．５ｎｍのＡｌＮからなり、第２窒化物半導体層１８が例えば膜厚３．５ｎｍ、Ｉｎ組成比１７％のＩｎＡｌＮからなる点である。また、ＥモードＦＥＴとＤモードＦＥＴとが集積していて、それぞれのソース電極２２、ドレイン電極２４及びゲート電極（ＥモードＦＥＴのゲート電極を第１ゲート電極２６ａ、ＤモードＦＥＴのゲート電極を第２ゲート電極２６ｂと称す）が設けられている点である。ＥモードＦＥＴの第１ゲート電極２６ａは、第１窒化物半導体層１６の上面に接して設けられ、ＤモードＦＥＴの第２ゲート電極２６ｂは、第２窒化物半導体層１８の上面に接して設けられている。その他の構成については、実施例１と同じであるため、ここでは説明を省略する。また、後述するが、表２は、実施例３に関する第１窒化物半導体層１６、第２窒化物半導体層１８の組み合わせを示している。
次に、実施例３に係る半導体装置の製造方法を説明する。図８（ａ）から図９（ｂ）は、実施例３に係る半導体装置の製造方法を示す断面模式図の例である。図８（ａ）を参照に、基板１０上に、例えばＭＯＣＶＤ法を用いて、バッファ層１２及びチャネル層１４を順次成長させる。バッファ層１２及びチャネル層１４の成長条件は、実施例１に示した成長条件を用いる。チャネル層１４上に、例えばＭＯＣＶＤ法を用いて、ＡｌＮからなる第１窒化物半導体層１６を成長させる。第１窒化物半導体層１６の成長条件は以下である。
原料ガス：ＴＭＡ、ＮＨ３
成長温度：１０００℃
膜厚 ：１．５ｎｍ
第１窒化物半導体層１６はＡｌＮからなるため、ＧａＮからなるチャネル層１４よりもＥｇが大きい。ＡｌＮからなる第１窒化物半導体層１６はスペーサ層として機能する。
原料ガス：ＴＭＡ、ＮＨ３
成長温度：１０００℃
膜厚 ：１．５ｎｍ
第１窒化物半導体層１６はＡｌＮからなるため、ＧａＮからなるチャネル層１４よりもＥｇが大きい。ＡｌＮからなる第１窒化物半導体層１６はスペーサ層として機能する。
図８（ｂ）を参照に、第１窒化物半導体層１６上に、例えばスパッタ法を用いて酸化シリコンを成膜する。その後、ＥモードＦＥＴの第１ゲート電極２６ａを形成すべき領域に酸化シリコンを残存させ、その他の領域の酸化シリコンを除去することで、酸化シリコンからなるダミーゲート３０を形成する。ダミーゲート３０を形成した後、キャリアガスを水素から窒素に変え、第１窒化物半導体層１６上に、例えばＭＯＣＶＤ法を用いて、ＩｎＡｌＮからなる第２窒化物半導体層１８を再成長させる。第２窒化物半導体層１８の成長条件は以下である。
原料ガス ：ＴＭＩ（トリメチルインジウム）、ＴＭＡ、ＮＨ３
成長温度 ：８００℃
Ｉｎ組成比：１７％
膜厚 ：３．５ｎｍ
第２窒化物半導体層１８はＩｎ組成比１７％のＩｎＡｌＮからなるため、ＧａＮからなるチャネル層１４よりもＥｇが大きい。ＩｎＡｌＮからなる第２窒化物半導体層１８は電子供給層として機能する。
原料ガス ：ＴＭＩ（トリメチルインジウム）、ＴＭＡ、ＮＨ３
成長温度 ：８００℃
Ｉｎ組成比：１７％
膜厚 ：３．５ｎｍ
第２窒化物半導体層１８はＩｎ組成比１７％のＩｎＡｌＮからなるため、ＧａＮからなるチャネル層１４よりもＥｇが大きい。ＩｎＡｌＮからなる第２窒化物半導体層１８は電子供給層として機能する。
図８（ｃ）を参照に、ダミーゲート３０をウエットエッチングによって第１窒化物半導体層１６及び第２窒化物半導体層１８に対して選択的に除去した後、第２窒化物半導体層１８上に保護層２０を形成する。
図９（ａ）を参照に、ＥモードＦＥＴとＤモードＦＥＴとのそれぞれのソース電極２２及びドレイン電極２４を形成すべき領域の保護層２０、第２窒化物半導体層１８及び第１窒化物半導体層１６をドライエッチングしてリセスを形成する。保護層２０のエッチングガスにはフッ素系ガスを用い、第１窒化物半導体層１６及び第２窒化物半導体層１８のエッチングガスには塩素系ガスを用いる。その後、リセス内にソース電極２２とドレイン電極２４とを形成する。
図９（ｂ）を参照に、ＥモードＦＥＴの第１ゲート電極２６ａ及びＤモードＦＥＴの第２ゲート電極２６ｂを形成すべき領域の保護層２０を、フッ素系ガスを用いてドライエッチングし、リセスを形成する。その後、リセス内にＥモードＦＥＴの第１ゲート電極２６ａとＤモードＦＥＴの第２ゲート電極２６ｂとを形成する。
以上説明してきたように、実施例３によれば、第１窒化物半導体層１６上であって、ＥモードＦＥＴの第１ゲート電極２６ａを形成すべき領域にダミーゲート３０を形成する。ダミーゲート３０を形成した後、第１窒化物半導体層１６上のダミーゲート３０以外の領域に第２窒化物半導体層１８を再成長させる。そして、ダミーゲート３０を除去した後、ダミーゲート３０を除去した領域の第１窒化物半導体層１６上にＥモードＦＥＴの第１ゲート電極２６ａを、第２窒化物半導体層１８上にＤモードＦＥＴの第２ゲート電極２６ｂを形成する。これにより、ＥモードＦＥＴの第１ゲート電極２６ａは、第１窒化物半導体層１６の上面に形成される。一方、ＤモードＦＥＴの第２ゲート電極２６ｂは、第２窒化物半導体層１８の上面に形成される。よって、ＤモードＦＥＴの閾値電圧をＥモードＦＥＴよりも深くすることができる。また、ＥモードＦＥＴの第１ゲート電極２６ａは、埋め込み型のゲート電極であるが、エッチング法を用いずに再成長法を用いて形成しているため、閾値電圧の安定したＥモードＦＥＴが得られる。したがって、実施例３によれば、ＥモードＦＥＴとＤモードＦＥＴとを容易に集積化することができる。
図９（ｂ）で説明したように、ＥモードＦＥＴの第１ゲート電極２６ａとＤモードＦＥＴの第２ゲート電極２６ｂとは、同じ工程で同時に形成される場合が好ましい。これにより、製造工数を削減することができる。
実施例３では、第１窒化物半導体層１６はＡｌＮからなり、第２窒化物半導体層１８はＩｎＡｌＮ（Ｉｎ組成比：１７％）からなる場合を例に示したが、この場合に限られる訳ではない。第１窒化物半導体層１６は、チャネル層１４よりもバンドギャップエネルギーの大きい窒化物半導体層からなる場合であればよい。第２窒化物半導体層１８は、チャネル層１４のバンドギャップエネルギー以上の大きさのバンドギャップエネルギーを有する窒化物半導体層からなる場合であればよい。したがって、表２に示すように、第１窒化物半導体層１６がＡｌＧａＮで、第２窒化物半導体層１８もＡｌＧａＮである場合（ケース２）でもよい。この場合、第１窒化物半導体層１６及び第２窒化物半導体層１８は、電子供給層として機能する。第１窒化物半導体層１６は、例えば膜厚８ｎｍ、Ａｌ組成比２５％とし、第２窒化物半導体層１８は、例えば膜厚１７ｎｍ、Ａｌ組成比２５％とすることができる。
また、第１窒化物半導体層１６がＡｌＧａＮで、第２窒化物半導体層１８がＧａＮである場合（ケース３）でもよい。この場合、第１窒化物半導体層１６は電子供給層として機能し、第２窒化物半導体層１８はキャップ層として機能する。第１窒化物半導体層１６は、例えば膜厚８ｎｍ、Ａｌ組成比２５％とし、第２窒化物半導体層１８は、例えば膜厚５ｎｍとすることができる。
図９（ａ）及び図９（ｂ）で説明したように、保護層２０をフッ素系のエッチングガスを用いてドライエッチングするため、第１窒化物半導体層１６及び第２窒化物半導体層１８に対して選択比を大きく取る事ができる。このため、第１窒化物半導体層１６と第２窒化物半導体層１８とは、ほとんどエッチングされない。したがって、ＥモードＦＥＴの第１ゲート電極２６ａ直下の第１窒化物半導体層１６の厚さ、並びにＤモードＦＥＴの第２ゲート電極２６ｂ直下の第１窒化物半導体層１６及び第２窒化物半導体層１８の厚さを精度良く制御することができる。
実施例１から３では、保護層２０は窒化シリコンからなる場合を例に示したが、この場合に限られる訳ではない。保護層２０をドライエッチング法により除去する際に、第１窒化物半導体層１６及び第２窒化物半導体層１８に対して選択的に除去することが可能であれば、保護層２０はその他の材料からなる場合でも良い。
表１及び表２で説明したように、第１窒化物半導体層１６は電子供給層あるいはスペーサ層としての機能を有し、第２窒化物半導体層１８は電子供給層あるいはキャップ層としての機能を有することとすることができる。より具体的には、第１窒化物半導体層１６は電子供給層あるいはスペーサ層としての機能を有し、第２窒化物半導体層１８は、第１窒化物半導体層１６が電子供給層として機能する場合は電子供給層あるいはキャップ層としての機能を有し、第１窒化物半導体層１６がスペーサ層として機能する場合は電子供給層としての機能を有することとすることができる。
基板１０はＳｉＣ基板である場合を例に示したが、この場合に限られず、例えばＳｉ基板、ＧａＮ基板、サファイア基板、Ｇａ２Ｏ３基板を用いてもよい。また、成長に用いる原料は、上述した原料の他に、Ａｌ原料としてＴＥＡ（トリエチルアルミニウム）、Ｇａ原料としてＴＥＧ（トリエチルガリウム）を用いてもよい。さらに、ＭＯＣＶＤ法を用いて結晶成長する場合を例に示したが、この場合に限られず、その他の方法により結晶成長する場合でもよい。
ゲート電極２６は、基板１０側からＮｉ層とＡｕ層とが順次積層された構造である場合を例に説明したが、この場合に限られる訳ではない。ゲート電極２６は、基板１０側から例えばＮｉ層とＰｄ層とＡｕ層とが順次積層された構造の場合でもよい。
実施例４は、実施例３をスイッチ回路に適用した場合の例である。図１０は、実施例３に係る半導体装置を用いたインバータ回路の回路図である。図１０を参照に、実施例３に係る半導体装置のＥモードＦＥＴ４０のソースが接地され、ゲートが入力端子Ｉｎに接続され、ドレインがノードＮ１に接続されている。実施例３に係る半導体装置のＤモードＦＥＴ４２のソースがノードＮ１に接続され、ゲートもノードＮ１に接続され、ドレインが電源ＶＤＤに接続されている。このように、ＥモードＦＥＴ４０とＤモードＦＥＴ４２とを用いＤＣＦＬ（Drain Coupled FET Logic）回路を形成することができる。
図１１は、実施例４に係るスイッチ回路を示す回路図の例である。図１１を参照に、スイッチ回路６０は、インバータ回路５０、スイッチＳＷ１及びスイッチＳＷ２を有する。スイッチＳＷ１は、複数の実施例３に係るＤモードＦＥＴ４４が直列に接続されている。一端のＤモードＦＥＴ４４のソース又はドレインは入力端子Ｉｎに接続される。他端のＤモードＦＥＴ４４のソース又はドレインは出力端子Ｏｕｔ１に接続される。スイッチＳＷ２は、複数の実施例３に係るＤモードＦＥＴ４６が直列に接続されている。一端のＤモードＦＥＴ４６のソース又はドレインは入力端子Ｉｎに接続される。他端のＤモードＦＥＴ４６のソース又はドレインは出力端子Ｏｕｔ２に接続される。インバータ回路５０の入力は制御端子Ｃｏｎｔに接続されている。制御端子Ｃｏｎｔは、スイッチＳＷ１を構成するＤモードＦＥＴ４４のゲートに抵抗Ｒ１を介し接続されてもいる。インバータ回路５０の出力は、スイッチＳＷ２を構成するＤモードＦＥＴ４６のゲートに抵抗Ｒ２を介し接続されている。
以上の構成により、制御端子Ｃｏｎｔにハイが入力すると、スイッチＳＷ１はオンし、スイッチＳＷ２はオフする。制御端子Ｃｏｎｔにローが入力すると、スイッチＳＷ１はオフし、スイッチＳＷ２はオンする。このように、窒化物半導体を用いたＥモードＦＥＴ４０とＤモードＦＥＴ４２とを有するインバータ回路５０をスイッチＳＷ１及びスイッチＳＷ２と同じ基板に集積化することができる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１２ バッファ層
１４ チャネル層
１６ 第１窒化物半導体層
１８ 第２窒化物半導体層
２０ 保護層
２２ ソース電極
２４ ドレイン電極
２６ ゲート電極
２６ａ 第１ゲート電極
２６ｂ 第２ゲート電極
２８ ２次元電子ガス
３０ ダミーゲート
４０ ＥモードＦＥＴ
４２ ＤモードＦＥＴ
４４ ＤモードＦＥＴ
４６ ＤモードＦＥＴ
５０ インバータ回路
６０ スイッチ回路
１２ バッファ層
１４ チャネル層
１６ 第１窒化物半導体層
１８ 第２窒化物半導体層
２０ 保護層
２２ ソース電極
２４ ドレイン電極
２６ ゲート電極
２６ａ 第１ゲート電極
２６ｂ 第２ゲート電極
２８ ２次元電子ガス
３０ ダミーゲート
４０ ＥモードＦＥＴ
４２ ＤモードＦＥＴ
４４ ＤモードＦＥＴ
４６ ＤモードＦＥＴ
５０ インバータ回路
６０ スイッチ回路
Claims (14)
- 基板上に、窒化物半導体からなるチャネル層と、前記チャネル層よりもバンドギャップエネルギーの大きい第１窒化物半導体層と、を順次形成する工程と、
前記第１窒化物半導体層上であって、ゲート電極を形成すべき領域にダミーゲートを形成する工程と、
前記ダミーゲートを形成した後、前記第１窒化物半導体層上の前記ダミーゲート以外の領域に、前記チャネル層のバンドギャップエネルギー以上の大きさのバンドギャップエネルギーを有する第２窒化物半導体層を再成長する工程と、
前記ダミーゲートを除去した後、前記ダミーゲートを除去した領域の前記第１窒化物半導体層上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記ダミーゲートは、前記ゲート電極の幅よりも広い幅となるように形成し、
前記ゲート電極は、前記第２窒化物半導体層と接しないように形成することを特徴とする請求項１記載の半導体装置の製造方法。 - 前記ダミーゲートは、エンハンスメントモードＦＥＴのゲート電極を形成すべき領域に形成し、
前記ダミーゲートを除去した領域の前記第１窒化物半導体層上に前記エンハンスメントモードＦＥＴのゲート電極を形成し、
前記第２窒化物半導体層上にデプリーションモードＦＥＴのゲート電極を形成する工程を有することを特徴とする請求項１または２記載の半導体装置の製造方法。 - 前記エンハンスメントモードＦＥＴのゲート電極と前記デプリーションモードＦＥＴのゲート電極とは、同じ工程で同時に形成されることを特徴とする請求項３記載の半導体装置の製造方法。
- 前記チャネル層がＧａＮである場合に、前記第１窒化物半導体層と前記第２窒化物半導体層との組み合わせとして、ＡｌＧａＮとＡｌＧａＮ、ＡｌＧａＮとＧａＮ、ＩｎＡｌＮとＩｎＡｌＮ、ＡｌＮとＩｎＡｌＮのいずれかの組み合わせに係る前記第１窒化物半導体層と前記第２窒化物半導体層とを形成することを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
- 前記ダミーゲートを、ウエットエッチング法により、前記第１窒化物半導体層および前記第２窒化物半導体層に対して選択的に除去することを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
- 前記ダミーゲートは、酸化シリコンまたは窒化シリコンからなることを特徴とする請求項６記載の半導体装置の製造方法。
- 前記第２窒化物半導体層上に保護層を形成する工程と、
前記ゲート電極を形成する前に、前記ゲート電極を形成すべき領域の前記保護層をドライエッチング法により除去する工程と、を有し、
前記保護層は、前記第１窒化物半導体層及び前記第２窒化物半導体層に対して選択的に除去されることを特徴とする請求項１から７のいずれか一項記載の半導体装置の製造方法。 - 前記第１窒化物半導体層は、電子供給層あるいはスペーサ層としての機能を有し、前記第２窒化物半導体層は、電子供給層あるいはキャップ層としての機能を有することを特徴とする請求項１から８のいずれか一項記載の半導体装置の製造方法。
- 前記ゲート電極を形成する工程は、エンハンスメントモードＦＥＴのゲート電極を形成する工程あるいはデプリーションモードＦＥＴのゲート電極を形成する工程であることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記第２窒化物半導体層を再成長する工程は、ＭＯＣＶＤ法により行われることを特徴とする請求項１から１０のいずれか一項記載の半導体装置の製造方法。
- 基板と、
前記基板上に設けられた窒化物半導体からなるチャネル層と、
前記チャネル層上に設けられ、前記チャネル層よりもバンドギャップエネルギーの大きい第１窒化物半導体層と、
前記第１窒化物半導体層上に互いに離間して選択的に設けられた、前記チャネル層のバンドギャップエネルギー以上の大きさのバンドギャップエネルギーを有する第２窒化物半導体層と、
前記第２窒化物半導体層が離間した領域における前記第１窒化物半導体層上に設けられたゲート電極と、を備え、
前記ゲート電極はデプリーションモードＦＥＴのゲート電極であることを特徴とする半導体装置。 - 前記第１窒化物半導体層は、電子供給層あるいはスペーサ層としての機能を有し、前記第２窒化物半導体層は、電子供給層あるいはキャップ層としての機能を有することを特徴とする請求項１２記載の半導体装置。
- 前記チャネル層がＧａＮである場合に、前記第１窒化物半導体層と前記第２窒化物半導体層との組み合わせとして、ＡｌＧａＮとＡｌＧａＮ、ＡｌＧａＮとＧａＮ、ＩｎＡｌＮとＩｎＡｌＮ、ＡｌＮとＩｎＡｌＮのいずれかの組み合わせからなることを特徴とする請求項１２または１３記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011215422A JP2013077635A (ja) | 2011-09-29 | 2011-09-29 | 半導体装置およびその製造方法 |
| US13/630,666 US20130082278A1 (en) | 2011-09-29 | 2012-09-28 | Nitride semiconductor device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011215422A JP2013077635A (ja) | 2011-09-29 | 2011-09-29 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013077635A true JP2013077635A (ja) | 2013-04-25 |
Family
ID=47991735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011215422A Pending JP2013077635A (ja) | 2011-09-29 | 2011-09-29 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130082278A1 (ja) |
| JP (1) | JP2013077635A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015162625A (ja) * | 2014-02-28 | 2015-09-07 | パナソニック株式会社 | 窒化物半導体装置 |
| KR20160038035A (ko) * | 2013-07-30 | 2016-04-06 | 이피션트 파워 컨버젼 코퍼레이션 | 매칭 문턱전압을 갖는 집적회로 및 그 제조 방법 |
| JP2017212296A (ja) * | 2016-05-24 | 2017-11-30 | 三菱電機株式会社 | 半導体装置 |
| CN112510088A (zh) * | 2020-12-01 | 2021-03-16 | 晶能光电（江西）有限公司 | 沟槽栅增强型GaN基HEMT器件及其制备方法 |
| JP2021044556A (ja) * | 2015-03-30 | 2021-03-18 | 日本テキサス・インスツルメンツ合同会社 | ノーマリーオフｉｉｉ−窒化物トランジスタ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9443737B2 (en) | 2013-04-03 | 2016-09-13 | Texas Instruments Incorporated | Method of forming metal contacts in the barrier layer of a group III-N HEMT |
| EP2800139A1 (en) * | 2013-04-30 | 2014-11-05 | Azzurro Semiconductors AG | Layer sequence for an electronic device |
| JP2018056319A (ja) * | 2016-09-28 | 2018-04-05 | 富士通株式会社 | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 |
| CN108878423B (zh) * | 2018-07-10 | 2020-10-27 | 深圳大学 | 一种半导体和二维材料的组合功率器件及其制备方法 |
| CN109742143A (zh) * | 2018-12-29 | 2019-05-10 | 苏州汉骅半导体有限公司 | 集成增强型和耗尽型的hemt及其制造方法 |
| CN111834435A (zh) * | 2019-04-15 | 2020-10-27 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
| KR102662942B1 (ko) * | 2019-11-11 | 2024-05-07 | 한국전자통신연구원 | 반도체 소자 및 이의 제조 방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10173137A (ja) * | 1996-12-09 | 1998-06-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2006165507A (ja) * | 2004-12-02 | 2006-06-22 | Korea Electronics Telecommun | 電界効果トランジスタの製造方法 |
| JP2006351762A (ja) * | 2005-06-15 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008235347A (ja) * | 2007-03-16 | 2008-10-02 | Sharp Corp | リセスゲート型ｈｆｅｔの製造方法 |
| JP2010153493A (ja) * | 2008-12-24 | 2010-07-08 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
| JP2011009493A (ja) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2011044455A (ja) * | 2009-08-19 | 2011-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置、半導体装置の製造方法 |
| JP2011181922A (ja) * | 2010-02-26 | 2011-09-15 | Infineon Technologies Austria Ag | 窒化物半導体デバイス |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379619B1 (ko) * | 2000-10-13 | 2003-04-10 | 광주과학기술원 | 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법 |
| US8344420B1 (en) * | 2009-07-24 | 2013-01-01 | Triquint Semiconductor, Inc. | Enhancement-mode gallium nitride high electron mobility transistor |
-
2011
- 2011-09-29 JP JP2011215422A patent/JP2013077635A/ja active Pending
-
2012
- 2012-09-28 US US13/630,666 patent/US20130082278A1/en not_active Abandoned
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10173137A (ja) * | 1996-12-09 | 1998-06-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2006165507A (ja) * | 2004-12-02 | 2006-06-22 | Korea Electronics Telecommun | 電界効果トランジスタの製造方法 |
| JP2006351762A (ja) * | 2005-06-15 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008235347A (ja) * | 2007-03-16 | 2008-10-02 | Sharp Corp | リセスゲート型ｈｆｅｔの製造方法 |
| JP2010153493A (ja) * | 2008-12-24 | 2010-07-08 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
| JP2011009493A (ja) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2011044455A (ja) * | 2009-08-19 | 2011-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置、半導体装置の製造方法 |
| JP2011181922A (ja) * | 2010-02-26 | 2011-09-15 | Infineon Technologies Austria Ag | 窒化物半導体デバイス |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160038035A (ko) * | 2013-07-30 | 2016-04-06 | 이피션트 파워 컨버젼 코퍼레이션 | 매칭 문턱전압을 갖는 집적회로 및 그 제조 방법 |
| JP2016529712A (ja) * | 2013-07-30 | 2016-09-23 | エフィシエント パワー コンヴァーション コーポレーション | 閾値電圧がマッチングした集積回路およびこれを作製するための方法 |
| KR102249390B1 (ko) * | 2013-07-30 | 2021-05-10 | 이피션트 파워 컨버젼 코퍼레이션 | 매칭 문턱전압을 갖는 집적회로 및 그 제조 방법 |
| JP2015162625A (ja) * | 2014-02-28 | 2015-09-07 | パナソニック株式会社 | 窒化物半導体装置 |
| JP2021044556A (ja) * | 2015-03-30 | 2021-03-18 | 日本テキサス・インスツルメンツ合同会社 | ノーマリーオフｉｉｉ−窒化物トランジスタ |
| JP7434679B2 (ja) | 2015-03-30 | 2024-02-21 | テキサス インスツルメンツ インコーポレイテッド | ノーマリーオフｉｉｉ－窒化物トランジスタ |
| JP2017212296A (ja) * | 2016-05-24 | 2017-11-30 | 三菱電機株式会社 | 半導体装置 |
| CN112510088A (zh) * | 2020-12-01 | 2021-03-16 | 晶能光电（江西）有限公司 | 沟槽栅增强型GaN基HEMT器件及其制备方法 |
| CN112510088B (zh) * | 2020-12-01 | 2023-08-29 | 晶能光电股份有限公司 | 沟槽栅增强型GaN基HEMT器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130082278A1 (en) | 2013-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013077635A (ja) | 半導体装置およびその製造方法 | |
| JP5071377B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US8604486B2 (en) | Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication | |
| TWI529929B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| JP5724339B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5786323B2 (ja) | 化合物半導体装置の製造方法 | |
| US9373689B2 (en) | High electron mobility transistor and method of forming the same | |
| US8669592B2 (en) | Compound semiconductor device and method for fabricating the same | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP2008091595A (ja) | 半導体装置およびその製造方法 | |
| JP2008227501A (ja) | 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 | |
| JP2010192633A (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| Brown et al. | Monolithic integration of enhancement-and depletion-mode AlN/GaN/AlGaN DHFETs by selective MBE regrowth | |
| US20160133738A1 (en) | High electron mobility transistor and manufacturing method thereof | |
| US20200013775A1 (en) | Integrated enhancement mode and depletion mode device structure and method of making the same | |
| JP2010206125A (ja) | 窒化ガリウム系高電子移動度トランジスタ | |
| JP2017514316A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP6343807B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2009170546A (ja) | ＧａＮ系電界効果トランジスタ | |
| JP2008235347A (ja) | リセスゲート型ｈｆｅｔの製造方法 | |
| US10847642B2 (en) | Compound semiconductor device and fabrication method | |
| JP6419418B2 (ja) | 半導体装置 | |
| US10727305B2 (en) | Semiconductor device and fabrication method therefor, and high-frequency amplifier | |
| JP2010212495A (ja) | Ｉｉｉ族窒化物半導体からなるｈｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160315 |