JP2006351762A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006351762A JP2006351762A JP2005174859A JP2005174859A JP2006351762A JP 2006351762 A JP2006351762 A JP 2006351762A JP 2005174859 A JP2005174859 A JP 2005174859A JP 2005174859 A JP2005174859 A JP 2005174859A JP 2006351762 A JP2006351762 A JP 2006351762A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- film
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 162
- 150000004767 nitrides Chemical class 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 48
- 229910002601 GaN Inorganic materials 0.000 abstract description 32
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 abstract description 28
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 12
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 abstract description 2
- 229910052594 sapphire Inorganic materials 0.000 abstract description 2
- 239000010980 sapphire Substances 0.000 abstract description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract 1
- 229910052733 gallium Inorganic materials 0.000 abstract 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置を実現できるようにする。
【解決手段】サファイアからなる基板１１の上に、ＡｌＮからなるバッファ層１２を介在させてＧａＮからなる活性層１３及びＡｌＧａＮからなる障壁層１４を順次形成する。続いて、障壁層１４の上面におけるゲート電極の形成領域に酸化シリコン等からなるマスク膜１５を形成した後、ＭＯＣＶＤ法により厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を選択的に形成する。マスク膜１５を除去した後、積層膜１６の上にオーミック電極１７を形成し、露出した障壁層１４の上にゲート電極１８を形成する。
【選択図】図１
【解決手段】サファイアからなる基板１１の上に、ＡｌＮからなるバッファ層１２を介在させてＧａＮからなる活性層１３及びＡｌＧａＮからなる障壁層１４を順次形成する。続いて、障壁層１４の上面におけるゲート電極の形成領域に酸化シリコン等からなるマスク膜１５を形成した後、ＭＯＣＶＤ法により厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を選択的に形成する。マスク膜１５を除去した後、積層膜１６の上にオーミック電極１７を形成し、露出した障壁層１４の上にゲート電極１８を形成する。
【選択図】図１
Description
本発明は、窒化ガリウム系半導体装置及びその製造方法に関し、特に高周波デバイスに用いるトランジスタに関する。
窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）並びに一般式が（ＩｎxＡｌ1-x）yＧａ1-yＮ（０≦ｘ≦１、０≦ｙ≦１）で表される混晶物である窒化物半導体は、その物理的特長である広いバンドギャップ及び直接遷移型バンド構造を利用した光学素子への応用のみならず、破壊電界及び飽和電子速度が大きいという特長を利用した電子デバイスへの応用も検討されている。特に、半絶縁性基板の上にエピタキシャル成長したＡｌxＧａ1-xＮとＧａＮとの界面に現れる二次元電子ガス（2 Dimensional Electron Gas; 以下２ＤＥＧと略す）を利用するヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor; 以下ＨＦＥＴと略す）は、高出力高周波デバイスとして開発が進められている。
これらの窒化物半導体素子において、半導体素子内においてコンタクト抵抗やチャネル抵抗等の寄生抵抗成分を出来る限り低減させる必要がある。オーミック電極のコンタクト抵抗を低減する方法として、オーミック電極を、ＡｌＧａＮ層とＧａＮ層とが積層された超格子層の上に形成する方法が提案されている（例えば、特許文献１を参照。）。
特開２００５−２６６７１号公報
しかしながら、ＡｌＧａＮ層とＧａＮ層とからなる超格子層をコンタクト層に用いる場合には、ゲート電極の形成領域となるリセス構造の形成が非常に困難になるという問題がある。
通常のＧａＮ層からなるコンタクト層の場合には、障壁層であるＡｌＧａＮ層との選択エッチングを適用することにより、障壁層の表面においてエッチングを自動的に止めることが可能である。
しかし、超格子層はＡｌＧａＮ層とＧａＮ層とからなるため、選択エッチングを適用することができず、障壁層の表面においてエッチングを自動的に止めることは困難であり、時間制御によりコンタクト層をエッチングしなければならない。この場合には、ウェハー毎のエッチング速度のばらつき又はウェハー面内におけるエッチング速度のばらつきによってリセスの深さが変動するため、閾値電圧等の特性値がばらついてしまうという問題がある。
また、エッチング速度のばらつきが抑えられたとしても、結晶成長速度の変動等によりウェハー毎もしくはウェハー面内においてコンタクト層の膜厚が変動するとリセスの深さが変動するため、閾値電圧等の特性値がばらついてしまうという問題が生じる。
特に、コンタクト抵抗をさらに低減するためにｎ型ドープ層を障壁層とコンタクト層との界面近傍に挿入する場合において、リセスを形成する際のエッチングが不足すると高濃度のｎ型ドープ層がゲート電極の下に残存してしまい、ゲートリーク電流の増大が生じるという問題がある。
本発明は、前記従来の問題を解決し、窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置及びその製造方法を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は積層膜からなるコンタクト層を、障壁層の上にマスクを選択的に形成した後に形成する構成とする。
具体的に本発明に係る半導体装置の製造方法は、基板の上に第１の窒化物半導体からなる第１の半導体層を形成する工程（ａ）と、第１の半導体層の上に、該第１の半導体層の上面の一部を覆うマスク膜を選択的に形成する工程（ｂ）と、第１の半導体層の上にマスク膜を形成マスクとして、互いにバンドギャップが異なる第２の窒化物半導体と第３の窒化物半導体とを積層した積層膜を選択的に形成する工程（ｃ）と、積層膜の上にオーミック電極を形成する工程（ｄ）とを備えていることを特徴とする。
本発明の半導体装置の製造方法によれば、第１の半導体層の上にマスク膜を形成マスクとして、互いにバンドギャップが異なる第２の窒化物半導体と第３の窒化物半導体とを積層した積層膜を選択的に形成するため、ゲートリセス構造を形成するためにコンタクト層である積層膜をエッチングする必要がない。従って、リセスの深さを均一とすることができるので、閾値電圧等の特性値のばらつきが小さい半導体装置を製造することが可能となる。
本発明の半導体装置の製造方法において、マスク膜は酸化シリコン、酸窒化シリコン及び窒化シリコンのいずれか１つからなる単層膜又は２つ以上が積層された多層膜であることが好ましい。このような構成とすることにより、積層膜の成長を確実にマスクすることが可能となる。
本発明の半導体装置の製造方法は、工程（ｃ）よりも後に、マスク膜を除去し、第１の半導体層の上面を露出する工程と、露出した第１の半導体層の上面にショットキー電極を形成する工程とをさらに備えていることが好ましい。
本発明の半導体装置の製造方法は、工程（ｂ）と工程（ｃ）との間に、第１の半導体層の上にマスク膜を形成マスクとして、ｎ型にドープした第４の窒化物半導体からなる第２の半導体層を選択的に形成する工程をさらに備えていることが好ましい。このような構成とすることにより、オーミック電極のコンタクト抵抗をさらに低減することが可能となる。また、ｎ型半導体層がゲート電極の形成領域に形成されることがないため、ｎ型半導体層が残存してゲートリーク電流が増大することを防止できる。
本発明の半導体装置の製造方法は、工程（ｂ）と工程（ｃ）との間に、第１の半導体層にマスク膜を注入マスクとしてｎ型不純物イオンを選択的に注入する工程と、注入したｎ型不純物イオンを活性化する熱処理工程とをさらに備えていることを特徴とする。このような構成においても、オーミック電極のコンタクト抵抗をさらに低減することが可能となる。また、マスク膜を不純物イオンの注入マスクとして用いることができるので、工程の増加もほとんどない。この場合において、ｎ型不純物は、シリコンであることが好ましい。
本発明の半導体装置の製造方法は、工程（ｂ）と工程（ｃ）との間に、マスク膜をエッチングマスクとして第１の半導体層を選択的にエッチングすることにより第１の半導体層の上部に凹部を形成する工程をさらに備え、工程（ｃ）において、積層膜は凹部の底面上に形成することが好ましい。このような構成とすることにより、障壁層である第１の半導体層の厚さを薄くすることができるため、コンタクト抵抗をさらに低減できる。
本発明の半導体装置の製造方法は、工程（ａ）よりも前に、基板の上に第１の窒化物半導体と比べてバンドギャップが小さい第５の窒化物半導体からなる第３の半導体層を形成する工程をさらに備え、工程（ａ）において、第１の半導体層は、第３の半導体層の上に形成することが好ましい。このような構成とすることにより、第１の半導体層と第３の半導体層との間に２次元電子ガスを発生させることができるので、高速に動作する半導体装置を実現することができる。
本発明に係る第１の半導体装置は、基板と、基板の上に形成した第１の窒化物半導体からなる第１の半導体層と、第１の半導体層の上に形成されたショットキー電極と、第１の半導体層の上のショットキー電極が形成された領域とは異なる領域に形成され、互いにバンドギャップが異なる第２の窒化物半導体及び第３の窒化物半導体が積層された積層膜と、積層膜の上に形成されたオーミック電極とを備え、第１の半導体層と積層膜との界面におけるｎ型不純物濃度は、第１の半導体層とショットキー電極との接触面におけるｎ型不純物濃度よりも高いことを特徴とする。
第１の半導体装置によれば、第１の半導体層と積層膜との界面におけるｎ型不純物濃度は、第１の半導体層とショットキー電極との接触面におけるｎ型不純物濃度よりも高いため、ショットキー電極のリーク電流を増大させることなくオーミック電極のコンタクト抵抗を低減できる。従って、コンタクト抵抗が小さく且つ閾値電圧等の特性がそろった半導体装置を実現できる。
本発明に係る第２の半導体装置は、基板と、基板の上に形成した第１の窒化物半導体からなる第１の半導体層と、第１の半導体層の上に形成されたショットキー電極と、第１の半導体層の上のショットキー電極が形成された領域とは異なる領域に形成され、互いにバンドギャップが異なる第２の窒化物半導体及び第３の窒化物半導体が積層された積層膜と、積層膜の上に形成されたオーミック電極とを備え、第１の半導体層は、オーミック電極の下側部分の厚さが、ショットキー電極の下側部分の厚さよりも薄いことを特徴とする半導体装置。
第２の半導体装置によれば、第１の半導体層は、オーミック電極の下側部分の厚さが、ショットキー電極の下側部分の厚さよりも薄いため、オーミック電極のコンタクト抵抗を小さくすることができる。従って、コンタクト抵抗が小さく且つ閾値電圧等の特性がそろった半導体装置を実現できる。
本発明の半導体装置において、積層膜はショットキー電極の両側にそれぞれ形成され、オーミック電極はそれぞれの積層膜の上に形成され、電界効果トランジスタとして機能することが好ましい。
本発明の半導体装置において、第１の半導体層の下面と接して形成され、第１の窒化物半導体と比べてバンドギャップが小さい第４の窒化物半導体からなる第２の半導体層をさらに備えていることが好ましい。
本発明の半導体装置によれば、窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置及びその製造方法を実現できる
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置の製造方法を工程順に示している。
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置の製造方法を工程順に示している。
まず、図１（ａ）に示すようにサファイアからなる基板１１の上に、ＡｌＮからなるバッファ層１２を形成し、バッファ層１２の上にＧａＮからなる活性層１３及びＡｌ0.26Ｇａ0.74Ｎからなる障壁層１４を有機金属化学気相成長（ＭＯＣＶＤ）法により順次形成する。続いて、障壁層１４の上に酸化シリコン（ＳｉＯ2）からなるマスク膜１５を堆積した後、ウェットエッチング又はドライエッチングを用いて、ゲート電極を形成する領域にマスク膜１５が残るようにパターニングする。
次に、図１（ｂ）に示すように、障壁層１４の上にＭＯＣＶＤ法により厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を形成する。
次に、図１（ｃ）に示すようにウェットエッチングによりマスク膜１５を除去した後、積層膜１６の上にチタン（Ｔｉ）とアルミニウム（Ａｌ）とが順次積層されたオーミック電極１７を形成する。
次に、図１（ｄ）に示すように、障壁層１４の上に例えばパラジウムとシリコンと合金（ＰｄＳｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）を積層してゲート電極１８を形成する。なお、ゲート電極の材質は、これに限らず、既知の材料を使用することができる。
本実施形態においては、オーミック電極１７の形成領域のみに積層膜１６を形成している。このため、積層膜１６をエッチングする必要がなく、ゲート電極１８の下側における障壁層１４の膜厚の再現性が非常に高い。従って、閾値電圧等の特性値がそろった素子を形成することが可能となる。
なお、マスク膜１５にはＳｉＯ2に代えて、窒化シリコン（ＳｉＮ）膜又は酸窒化シリコン（ＳｉＯＮ）膜を用いてもよく、また、ＳｉＯ2、ＳｉＮ及びＳｉＯＮのうちの２つ以上からなる多層膜を用いてもよい。
また、積層膜１６には、Ａｌ0.26Ｇａ0.74Ｎ膜とＧａＮ膜とを積層して用いたが、積層膜の界面に２ＤＥＧが発生するように互いにバンドギャップが互いに異なる窒化物半導体膜を積層すればよい。窒化物半導体膜の膜厚は必要に応じて変更してよく、積層回数も１周期以上あればよい。
さらに、例えば、ＡｌＧａＮ膜とＧａＮ膜とを積層した超格子構造（ＡｌＧａＮ／ＧａＮ超格子という）と、ＧａＮ膜とＩｎＧａＮ膜とを積層した超格子構造（ＧａＮ／ＩｎＧａＮ超格子という）とを組み合わせて積層して積層膜１６を形成してもよい。
なお、本実施形態において、障壁層１４と積層膜１６の一部とが共にＡｌ0.26Ｇａ0.74Ｎからなる場合を示したが、Ａｌ組成が０．２６以外のＡｌＧａＮにより構成されていてもよい。また、障壁層１４と積層膜１６に含まれるＡｌＧａＮのＡｌ組成は互いに異なっていてもよく、ＡｌＧａＮ以外の窒化物半導体により形成されていてもよい。
（第２の実施の形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図２は第２の実施形態に係る半導体装置の製造方法を工程順に示している。図２において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
以下に、本発明の第２の実施形態について図面を参照して説明する。図２は第２の実施形態に係る半導体装置の製造方法を工程順に示している。図２において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
まず、図２（ａ）に示すように第１の実施形態と同様にして、基板１１の上にバッファ層１２、活性層１３及び障壁層１４を形成し、障壁層１４の上のゲート電極形成領域にマスク膜１５を形成する。
次に、図２（ｂ）に示すように障壁層１４の上にＭＯＣＶＤ法を用いてＳｉをドープしたｎ型ＧａＮ層２１を形成する。
次に、図２（ｃ）に示すように、ｎ型ＧａＮ層２１の上に、ＭＯＣＶＤ法により、厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を形成する。
次に、図２（ｄ）に示すように第１の実施形態と同様にして、マスク膜１５を除去し、オーミック電極１７及びゲート電極１８をそれぞれ形成する。
本実施形態の半導体装置の製造方法においては、積層膜１６をオーミック電極１７の形成領域にのみ選択的に形成でき、ゲート電極１８の下側における障壁層１４の膜厚のばらつきを抑えることができるだけでなく、積層膜１６と障壁層１４との間にのみｎ型ＧａＮ層２１を形成できるため、オーミック電極１７のコンタクト抵抗をさらに低減することができる。また、ゲート電極１８の下にｎ型ＧａＮ層２１が残存することがないため、ゲートリーク電流が増大することがない。
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図３は第３の実施形態に係る半導体装置の製造方法を工程順に示している。図３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
以下に、本発明の第３の実施形態について図面を参照して説明する。図３は第３の実施形態に係る半導体装置の製造方法を工程順に示している。図３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
まず、図３（ａ）に示すように第１の実施形態と同様にして、基板１１の上にバッファ層１２、活性層１３及び障壁層１４を形成し、障壁層１４の上のゲート電極形成領域にマスク膜１５を形成する。
次に、図３（ｂ）に示すように障壁層１４の表面近傍にマスク膜１５を注入マスクとしてＳｉイオンをイオン注入する。この際に、障壁層１４の表面における不純物濃度が高くなるように、イオンの加速エネルギーは低く設定することが好ましい。その後、熱処理を行い、注入イオンを活性化してｎ型ドープ層３１を形成する。なお、熱処理を省略し、後続のエピタキシャル成長の際の加熱処理により注入イオンを活性化してもよい。
次に、図３（ｃ）に示すように、ｎ型のＧａＮ層２１の上に、ＭＯＣＶＤ法により、厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を形成する。
次に、図３（ｄ）に示すように第１の実施形態と同様にして、マスク膜１５を除去し、オーミック電極１７及びゲート電極１８をそれぞれ形成する。
本実施形態の半導体装置の製造方法においては、積層膜１６をオーミック電極１７の形成領域にのみ選択的に形成でき、ゲート電極１８の下側における障壁層１４の膜厚のばらつきを抑えることができる。また、積層膜１６と障壁層１４との間にのみｎ型ドープ層３１を形成できるため、ゲート電極１８のリーク電流を増大させることなくオーミック電極１７のコンタクト抵抗をさらに低減することができる。さらに、ｎ型ドープ層３１を形成する注入マスクにはマスク膜１５を用いることができるため、工程の増加もほとんどない。
（第４の実施形態）
以下に本発明の第４の実施形態について図面を参照して説明する。図４は第４の実施形態に係る半導体装置の製造方法を工程順に示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
以下に本発明の第４の実施形態について図面を参照して説明する。図４は第４の実施形態に係る半導体装置の製造方法を工程順に示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
まず、図４（ａ）に示すように第１の実施形態と同様にして、基板１１の上にバッファ層１２、活性層１３及び障壁層１４を形成し、障壁層１４の上のゲート電極形成領域にマスク膜１５を形成する。
次に、図４（ｂ）に示すようにＭＯＣＶＤ装置内において、水素ガス雰囲気で１０５０℃程度の温度に加熱することにより障壁層１４のマスク膜１５に覆われていない部分を選択的にエッチングする。
次に、図４（ｃ）に示すように、エッチングした障壁層１４を大気に曝すことなく同一の装置内において、厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を形成する。このように障壁層１４のエッチングと積層膜１６の再成長とを同一のチャンバ内において、大気開放することなく連続的に行うことにより、障壁層１４と積層膜１６との界面の状態を良好に保つことができる。なお、障壁層１４のエッチングには、塩素系のガスを用いたプラズマエッチングを用いてもよい。
次に、図４（ｄ）に示すように第１の実施形態と同様にして、バッファードフッ酸等を用いてマスク膜１５を除去した後、オーミック電極１７及びゲート電極１８をそれぞれ形成する。
本実施形態の半導体装置の製造方法においては、積層膜１６をオーミック電極１７の形成領域にのみ選択的に形成できるだけでなく、オーミック電極１７の形成領域における障壁層１４の厚さを薄くしているため、オーミック電極１７のコンタクト抵抗をさらに低減することができる。また、障壁層１４のエッチングは、マスク膜１５をマスクとしてＭＯＣＶＤ装置を用いて行うことができるため工程の増加もほとんどない。
なお、障壁層１４をエッチングする際には、障壁層１４を残存させ活性層１３を露出させないようにすることが好ましい。障壁層１４を残存させることにより、積層膜１６の下側においても活性層１３と障壁層１４の界面に２ＤＥＧを発生させることができ、また、多層膜１６と障壁層１４界面のポテンシャル障壁を低減できるため、オーミック電極１７を低抵抗でチャネルにコンタクトさせることが可能となる。
なお、本実施形態においては、障壁層１４をエッチングすることにより、積層膜１６の形成領域における障壁層１４の膜厚を薄くしたが、活性層１３の上に厚さが５ｎｍ程度又はそれ以下の厚さの薄いＡｌＧａＮ層を形成した後、ゲート電極１７の形成領域のみにＡｌＧａＮ層を再成長させて障壁層１４を形成してもよい。この場合には障壁層１４にエッチングを行う必要がないため、結晶欠陥の導入がない障壁層１４が得られ、特性劣化が生じる恐れがない。
本発明の半導体装置及びその製造方法は、窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置を実現できるという効果を有し、窒化ガリウム系半導体装置、特に高周波デバイスに用いるトランジスタ及びその製造方法等として有用である。
１１ 基板
１２ バッファ層
１３ 活性層
１４ 障壁層
１５ マスク膜
１６ 積層膜
１７ オーミック電極
１８ ゲート電極
２１ ｎ型ＧａＮ層
３１ ｎ型ドープ層
１２ バッファ層
１３ 活性層
１４ 障壁層
１５ マスク膜
１６ 積層膜
１７ オーミック電極
１８ ゲート電極
２１ ｎ型ＧａＮ層
３１ ｎ型ドープ層
Claims (12)
- 基板の上に第１の窒化物半導体からなる第１の半導体層を形成する工程（ａ）と、
前記第１の半導体層の上に、該第１の半導体層の上面の一部を覆うマスク膜を選択的に形成する工程（ｂ）と、
前記第１の半導体層の上に前記マスク膜を形成マスクとして、互いにバンドギャップが異なる第２の窒化物半導体と第３の窒化物半導体とを積層した積層膜を選択的に形成する工程（ｃ）と、
前記積層膜の上にオーミック電極を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。 - 前記マスク膜は、酸化シリコン、酸窒化シリコン及び窒化シリコンのいずれか１つからなる単層膜又は２つ以上が積層された多層膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記工程（ｃ）よりも後に、前記マスク膜を除去し、前記第１の半導体層の上面を露出する工程と、
露出した前記第１の半導体層の上面にショットキー電極を形成する工程とを備えていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。 - 前記工程（ｂ）と前記工程（ｃ）との間に、前記第１の半導体層の上に前記マスク膜を形成マスクとして、ｎ型にドープした第４の窒化物半導体からなる第２の半導体層を選択的に形成する工程をさらに備えていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
- 前記工程（ｂ）と前記工程（ｃ）との間に、前記第１の半導体層に前記マスク膜を注入マスクとしてｎ型不純物イオンを選択的に注入する工程と、
注入した前記ｎ型不純物イオンを活性化する熱処理工程とをさらに備えていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。 - 前記ｎ型不純物は、シリコンであることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記工程（ｂ）と前記工程（ｃ）との間に、前記マスク膜をエッチングマスクとして前記第１の半導体層を選択的にエッチングすることにより前記第１の半導体層の上部に凹部を形成する工程をさらに備え、
前記工程（ｃ）において、前記積層膜は、前記凹部の底面上に形成することを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。 - 前記工程（ａ）よりも前に、前記基板の上に前記第１の窒化物半導体と比べてバンドギャップが小さい第５の窒化物半導体からなる第３の半導体層を形成する工程をさらに備え、
前記工程（ａ）において、前記第１の半導体層は、前記第３の半導体層の上に形成することを特徴とする請求項１から７のいずれか１項に記載の半導体装置の製造方法。 - 基板と、
前記基板の上に形成した第１の窒化物半導体からなる第１の半導体層と、
前記第１の半導体層の上に形成されたショットキー電極と、
前記第１の半導体層の上の前記ショットキー電極が形成された領域とは異なる領域に形成され、互いにバンドギャップが異なる第２の窒化物半導体及び第３の窒化物半導体が積層された積層膜と、
前記積層膜の上に形成されたオーミック電極とを備え、
前記第１の半導体層と前記積層膜との界面におけるｎ型不純物濃度は、前記第１の半導体層と前記ショットキー電極との接触面におけるｎ型不純物濃度よりも高いことを特徴とする半導体装置。 - 基板と、
前記基板の上に形成した第１の窒化物半導体からなる第１の半導体層と、
前記第１の半導体層の上に形成されたショットキー電極と、
前記第１の半導体層の上の前記ショットキー電極が形成された領域とは異なる領域に形成され、互いにバンドギャップが異なる第２の窒化物半導体及び第３の窒化物半導体が積層された積層膜と、
前記積層膜の上に形成されたオーミック電極とを備え、
前記第１の半導体層は、前記オーミック電極の下側部分の厚さが、前記ショットキー電極の下側部部分の厚さよりも薄いことを特徴とする半導体装置。 - 前記積層膜は、前記ショットキー電極の両側にそれぞれ形成され、
前記オーミック電極は、それぞれの前記積層膜の上に形成され、
電界効果トランジスタとして機能することを特徴とする請求項９又は１０に記載の半導体装置。 - 前記第１の半導体層の下面と接して形成され、前記第１の窒化物半導体と比べてバンドギャップが小さい第５の窒化物半導体からなる第２の半導体層をさらに備えていることを特徴とする請求項９から１１のいずれか１項に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005174859A JP2006351762A (ja) | 2005-06-15 | 2005-06-15 | 半導体装置及びその製造方法 |
| US11/436,722 US20060284318A1 (en) | 2005-06-15 | 2006-05-19 | Semiconductor device and method for fabricating the same |
| US12/769,108 US20100207165A1 (en) | 2005-06-15 | 2010-04-28 | Semiconductor device and method for fabricating the same |
| US13/156,078 US20110233712A1 (en) | 2005-06-15 | 2011-06-08 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005174859A JP2006351762A (ja) | 2005-06-15 | 2005-06-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006351762A true JP2006351762A (ja) | 2006-12-28 |
Family
ID=37572609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005174859A Pending JP2006351762A (ja) | 2005-06-15 | 2005-06-15 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US20060284318A1 (ja) |
| JP (1) | JP2006351762A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235347A (ja) * | 2007-03-16 | 2008-10-02 | Sharp Corp | リセスゲート型ｈｆｅｔの製造方法 |
| JP2013077635A (ja) * | 2011-09-29 | 2013-04-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| US9991160B2 (en) | 2016-06-28 | 2018-06-05 | Sumitomo Electric Device Innovations, Inc. | Process of forming semiconductor device having interconnection formed by electro-plating |
| US11257918B2 (en) | 2017-07-07 | 2022-02-22 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5183913B2 (ja) * | 2006-11-24 | 2013-04-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| US8035130B2 (en) * | 2007-03-26 | 2011-10-11 | Mitsubishi Electric Corporation | Nitride semiconductor heterojunction field effect transistor having wide band gap barrier layer that includes high concentration impurity region |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273318A (ja) * | 1994-03-29 | 1995-10-20 | Nec Corp | 化合物半導体装置及びその製造方法 |
| JP2002184972A (ja) * | 2000-12-19 | 2002-06-28 | Furukawa Electric Co Ltd:The | ＧａＮ系高移動度トランジスタ |
| JP2004186558A (ja) * | 2002-12-05 | 2004-07-02 | Furukawa Electric Co Ltd:The | 電流遮断器付きＧａＮ系半導体装置 |
| JP2004311921A (ja) * | 2003-07-09 | 2004-11-04 | Nec Corp | ヘテロ接合電界効果トランジスタ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003050849A2 (en) * | 2001-12-06 | 2003-06-19 | Hrl Laboratories, Llc | High power-low noise microwave gan heterojunction field effet transistor |
| JP4457564B2 (ja) * | 2002-04-26 | 2010-04-28 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6982204B2 (en) * | 2002-07-16 | 2006-01-03 | Cree, Inc. | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses |
| JP4224423B2 (ja) * | 2003-06-10 | 2009-02-12 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US20060226442A1 (en) * | 2005-04-07 | 2006-10-12 | An-Ping Zhang | GaN-based high electron mobility transistor and method for making the same |
-
2005
- 2005-06-15 JP JP2005174859A patent/JP2006351762A/ja active Pending
-
2006
- 2006-05-19 US US11/436,722 patent/US20060284318A1/en not_active Abandoned
-
2010
- 2010-04-28 US US12/769,108 patent/US20100207165A1/en not_active Abandoned
-
2011
- 2011-06-08 US US13/156,078 patent/US20110233712A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273318A (ja) * | 1994-03-29 | 1995-10-20 | Nec Corp | 化合物半導体装置及びその製造方法 |
| JP2002184972A (ja) * | 2000-12-19 | 2002-06-28 | Furukawa Electric Co Ltd:The | ＧａＮ系高移動度トランジスタ |
| JP2004186558A (ja) * | 2002-12-05 | 2004-07-02 | Furukawa Electric Co Ltd:The | 電流遮断器付きＧａＮ系半導体装置 |
| JP2004311921A (ja) * | 2003-07-09 | 2004-11-04 | Nec Corp | ヘテロ接合電界効果トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235347A (ja) * | 2007-03-16 | 2008-10-02 | Sharp Corp | リセスゲート型ｈｆｅｔの製造方法 |
| JP2013077635A (ja) * | 2011-09-29 | 2013-04-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| US9991160B2 (en) | 2016-06-28 | 2018-06-05 | Sumitomo Electric Device Innovations, Inc. | Process of forming semiconductor device having interconnection formed by electro-plating |
| US11257918B2 (en) | 2017-07-07 | 2022-02-22 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110233712A1 (en) | 2011-09-29 |
| US20100207165A1 (en) | 2010-08-19 |
| US20060284318A1 (en) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5653607B2 (ja) | ＧａＮ系電界効果トランジスタおよびその製造方法 | |
| KR101910973B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| JP5323527B2 (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| JP5566670B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP5495257B2 (ja) | Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法 | |
| KR20080030050A (ko) | Ⅲ족 질화물 인헨스먼트 모드 소자 | |
| JP2011082216A (ja) | 化合物半導体装置及びその製造方法 | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP2009200395A (ja) | Ｈｆｅｔおよびその製造方法 | |
| JP4776162B2 (ja) | 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法 | |
| JP2008135700A (ja) | Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子 | |
| JP5546104B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP4906023B2 (ja) | ＧａＮ系半導体装置 | |
| KR20190112526A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| JP2005235935A (ja) | 高電子移動度トランジスタ | |
| CN110854185A (zh) | 半导体装置 | |
| TW202025258A (zh) | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 | |
| US20110233712A1 (en) | Semiconductor device and method for fabricating the same | |
| CN116387246A (zh) | p-GaN增强型MIS-HEMT器件及其制备方法 | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP6974049B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4748501B2 (ja) | 高電子移動度トランジスタ | |
| JP2011210785A (ja) | 電界効果トランジスタ、およびその製造方法 | |
| JP2010153748A (ja) | 電界効果半導体装置の製造方法 | |
| JP2009076673A (ja) | Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |