JP5323527B2 - ＧａＮ系電界効果トランジスタの製造方法 - Google Patents
ＧａＮ系電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5323527B2 JP5323527B2 JP2009034725A JP2009034725A JP5323527B2 JP 5323527 B2 JP5323527 B2 JP 5323527B2 JP 2009034725 A JP2009034725 A JP 2009034725A JP 2009034725 A JP2009034725 A JP 2009034725A JP 5323527 B2 JP5323527 B2 JP 5323527B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- electron supply
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000005669 field effect Effects 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005275 alloying Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000002161 passivation Methods 0.000 abstract 2
- 229910002704 AlGaN Inorganic materials 0.000 description 17
- 230000001681 protective effect Effects 0.000 description 15
- 230000005533 two-dimensional electron gas Effects 0.000 description 10
- 238000002955 isolation Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 4
- 239000007795 chemical reaction product Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004158 TaO Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、パワーエレクトロニクス用デバイスや高周波増幅デバイスとして用いられる窒化物系化合物半導体からなるGaN系電界効果トランジスタの製造方法に関する。
ＩＩＩ−Ｖ族窒化物系化合物半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温、大パワー、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばＡｌＧａＮ／ＧａＮヘテロ構造を有する電界効果トランジスタ（ＦＥＴ）は、ピエゾ効果によって、界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有しているため、ＡｌＧａＮ／ＧａＮヘテロ構造を用いたヘテロ接合ＦＥＴ（ＨＦＥＴ）は、低いオン抵抗、および速いスイッチング速度を持ち、高温動作が可能である。これらの特徴は、パワースイッチング応用に非常に好適である。
通常のＡｌＧａＮ／ＧａＮ ＨＦＥＴは、ゲートにバイアスが印加されていないときに電流が流れ、ゲートに負電位を印加することによって電流が遮断されるノーマリオン型デバイスである。一方、パワースイッチング応用においては、デバイスが壊れたときの安全性確保のために、ゲートにバイアスが印加されていないときには電流が流れず、ゲートに正電位を印加することによって電流が流れるノーマリオフ型デバイスが好ましい。
特許文献１には、ＡｌＧａＮ等からなる電子供給層をゲート部分においてエッチオフし、ドリフト層のエッチング表面上に絶縁層を形成してＭＯＳ構造とした電界効果トランジスタ（ＭＯＳＦＥＴ）が開示されている。この構造では、ゲート・ドレイン間をＡｌＧａＮ／ＧａＮからなるヘテロ接合構造で形成しており、このヘテロ接合界面に形成される二次元電子ガスは電子移動度が高いため、高耐圧を維持するために必要なシートキャリア濃度においてもオン抵抗の増大を防ぐことができる。すなわち、高耐圧かつ低抵抗を実現するのに適した構造である。
しかしながら、ＡｌＧａＮ／ＧａＮ ２次元電子ガス構造は、時間変化に伴って電流量が変化する「電流コラプス」と呼ばれる現象の影響を受け、ゲート・ドレイン間に高電圧をかけたあとのオン抵抗の増大、順方向通電時のオン抵抗の増大など、デバイス特性に悪影響がでる。
電流コラプスの原因としては、ＨＦＥＴのＡｌＧａＮ層と保護膜の間の界面準位や、ＨＦＥＴのチャネル層（ドリフト層）内の深いエネルギー準位が影響していると考えられている。製造工程上では、ＨＦＥＴのソース電極およびドレイン電極のオーミック接触用のアロイ工程の熱履歴によって生じるＡｌＧａＮ層表面の損傷、ＡｌＧａＮ層と保護膜の反応生成物の発生が、界面準位を悪化させる原因のひとつである。
本発明は、上記に鑑みてなされたものであって、低抵抗・高耐圧で電流コラプス現象の影響の小さいGaN系電界効果トランジスタの製造方法を提供することを目的とする。
上記課題を解決するために、請求項１に記載の発明に係る電界効果トランジスタの製造方法は、基板上に、GaN系半導体からなるチャネル層をエピタキシャル成長させる工程と、前記チャネル層上に、前記チャネル層よりもバンドギャップエネルギーが大きいGaN系半導体からなる電子供給層をエピタキシャル成長させる工程と、電子供給層の一部をエッチング除去して前記チャネル層の表面を表出させることによって、前記表面を底面とするリセス部を形成する工程と、前記電子供給層上にソース電極およびドレイン電極を形成する工程と、前記リセス部の内表面上、前記電子供給層上、前記ソース電極および前記ドレイン電極上に第１の絶縁膜を形成する工程と、前記ソース電極および前記ドレイン電極にアニールを行なうアロイ工程と、前記アロイ工程後に、前記第１の絶縁膜を除去し、前記リセス部の内表面上、および前記電子供給層上に第２の絶縁膜を形成する工程と、前記リセス部における前記第２の絶縁膜上にゲート電極を形成する工程と、を備えることを特徴とする。
本発明の製造方法によれば、ノーマリオフ型として動作するとともに、チャネル層の電子供給層との界面に発生した２次元電子ガスによって、低いオン抵抗と、高速のスイッチング動作とを実現する電界効果トランジスタを製造することができる。また、ソース電極およびドレイン電極の形成後で絶縁膜（第２の絶縁膜）の形成前に、絶縁膜とは別の保護膜（第１の絶縁膜）をつけた状態でオーミック接触用のアロイ工程を行うので、アロイ工程時、電子供給層の表面への損傷を低減することができる。また、保護膜を除去する際に電子供給層と保護膜の反応生成物も除去され、その後新たに絶縁膜を電子供給層上に形成するので、電子供給層と絶縁膜の界面準位を低減することができる。
請求項２に記載の発明に係る電界効果トランジスタの製造方法は、前記チャネル層と前記電子供給層との間に、p型またはアンドープのGaN系半導体からなるドリフト層を形成する工程を有することを特徴とする。
請求項３に記載の発明に係る電界効果トランジスタの製造方法は、前記電子供給層上に、n-GaNまたはi-GaNからなるキャップ層を形成する工程を含むことを特徴とする。
この構成によれば、電子供給層が表面に出ていないため、電子供給層と絶縁膜の間の界面準位を低減することが可能になり、電流コラプスを低減することができる。
この構成によれば、電子供給層が表面に出ていないため、電子供給層と絶縁膜の間の界面準位を低減することが可能になり、電流コラプスを低減することができる。
本発明によれば、電子供給層と絶縁膜の間の界面準位を低減することができるため、電流コラプスを低減したGaN系電界効果トランジスタを実現できるという効果を奏する。
以下に、図面を参照して本発明に係るGaN系電界効果トランジスタの製造方法の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
（一実施形態）
図１は、本発明の一実施形態に係る製造方法により製造されるGaN系電界効果トランジスタ（以下、「ＭＯＳＦＥＴ」という。）の模式的な断面図である。このＭＯＳＦＥＴ１００は、サファイア、ＳｉＣ、Ｓｉなどからなる基板１０１上に、ＡｌＮ層１０２と、ＧａＮ層とＡｌＮ層とを交互に積層して形成したバッファ層１０３と、ｐ−ＧａＮからなるチャネル層１０４が形成されている。さらに、チャネル層１０４上には、アンドープＧａＮからなるドリフト層１０５と、ドリフト層１０５よりもバンドギャップエネルギーが大きいＡｌＧａＮからなる電子供給層１０６が順次積層されている。
図１は、本発明の一実施形態に係る製造方法により製造されるGaN系電界効果トランジスタ（以下、「ＭＯＳＦＥＴ」という。）の模式的な断面図である。このＭＯＳＦＥＴ１００は、サファイア、ＳｉＣ、Ｓｉなどからなる基板１０１上に、ＡｌＮ層１０２と、ＧａＮ層とＡｌＮ層とを交互に積層して形成したバッファ層１０３と、ｐ−ＧａＮからなるチャネル層１０４が形成されている。さらに、チャネル層１０４上には、アンドープＧａＮからなるドリフト層１０５と、ドリフト層１０５よりもバンドギャップエネルギーが大きいＡｌＧａＮからなる電子供給層１０６が順次積層されている。
また、ドリフト層１０５および電子供給層１０６の一部をチャネル層１０４に到る深さまで除去してリセス部１０８が形成されている。さらに、電子供給層１０６上には、リセス部１０８を挟んでソース電極１０９およびドレイン電極１１０が形成されている。ドリフト層１０５および電子供給層１０６の一部が除去されて表出したチャネル層１０４の表面を底面とするリセス部１０８の内表面上、および電子供給層１０６上にわたってＳｉＯ２からなるゲート絶縁膜（第２の絶縁膜）１１１が形成され、さらにゲート絶縁膜１１１上にはゲート電極１１２が形成されている。
なお、図面上ではリセス部１０８内におけるチャネル層１０４の表面はチャネル層１０４の上面近傍に位置しているが、その表面の深さについてはチャネル層１０４内で適宜設定することができる。
なお、図面上ではリセス部１０８内におけるチャネル層１０４の表面はチャネル層１０４の上面近傍に位置しているが、その表面の深さについてはチャネル層１０４内で適宜設定することができる。
このＭＯＳＦＥＴ１００は、ノーマリオフ型として動作するとともに、ドリフト層１０５の電子供給層１０６との界面に発生した２次元電子ガスによって、低いオン抵抗と、高速のスイッチング動作とを実現できる。
つぎに、このＭＯＳＦＥＴ１００を製造する本発明の一実施形態に係るGaN系電界効果トランジスタの製造方法について説明する。図２〜図８は、図１に示すＭＯＳＦＥＴ１００を製造する一実施形態に係るGaN系電界効果トランジスタの製造方法を説明する説明図である。なお、以下では、有機金属気相成長（ＭＯＣＶＤ）法を用いて各半導体層を形成した場合について説明するが、特に限定はされない。
はじめに、図２に示すように、（１１１）面を主表面とするＳｉからなる基板１０１をＭＯＣＶＤ装置にセットし、濃度１００％の水素ガスをキャリアガスとして用い、トリメチルガリウム（ＴＭＧａ）とトリメチルアルミニウム（ＴＭＡｌ）とＮＨ３とを導入し、成長温度１０５０℃で、基板１０１上に、ＡｌＮ層１０２、バッファ層１０３、ｐ−ＧａＮからなるチャネル層１０４を順次エピタキシャル成長させる。なお、チャネル層１０４に対するｐ型のドーピング源としてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、Ｍｇの濃度が１×１０１７ｃｍ−３程度になるようにＣｐ２Ｍｇの流量を調整する。つぎに、ＴＭＧａとＮＨ３とを導入し、成長温度１０５０℃で、チャネル層１０４上にアンドープＧａＮからなるドリフト層１０５をエピタキシャル成長させる。つぎに、ＴＭＡｌとＴＭＧａとＮＨ３とを導入し、ドリフト層１０５上にＡｌ組成が２５％のＡｌＧａＮからなる電子供給層１０６をエピタキシャル成長させる。
なお、上記において、バッファ層１０３は、厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層積層したものとする。また、ＡｌＮ層１０２、チャネル層１０４、ドリフト層１０５、電子供給層１０６の厚さは、それぞれ１００ｎｍ、５００ｎｍ、１００ｎｍ、２０ｎｍとする。
つぎに、図３に示すように、プラズマ化学気相成長（ＰＣＶＤ）法を用いて、電子供給層１０６上に、アモルファスシリコン（ａ−Ｓｉ）からなるマスク層１２０を厚さ５００ｎｍで形成し、フォトリソグラフィとＣＦ４ガスを用いてパターニングを行い、素子分離部１２０ａを形成する。さらに、マスク層１２０をマスクとして、エッチングガスであるＣｌ２ガスを用いてチャネル層１０４、ドリフト層１０５および電子供給層１０６の一部をエッチング除去して素子分離部分１３０を形成する。
つぎに、図４に示すように、マスク層１２０をフォトリソグラフィとＣＦ４ガスを用いてパターニングを行い、開口部１２０ｂを形成する。さらに、マスク層１２０をマスクとして、エッチングガスであるＣｌ２ガスを用いてチャネル層１０４、ドリフト層１０５および電子供給層１０６の一部をエッチング除去してチャネル層１０４の表面を底面とするリセス部１０８を形成する。
なお、マスク層１２０は、表面からエッチングされるので、マスク層１２０の厚さは、チャネル層１０４が露出するまでドリフト層１０５および電子供給層１０６のエッチングを行なった場合に、開口部１２０ｂ以外の位置の電子供給層１０６が露出してしまわないように、十分に厚くする。
つぎに、図５に示すように、マスク層１２０を除去し、リフトオフ法を用いて電子供給層１０６上にソース電極１０９、ドレイン電極１１０を形成する。なお、ソース電極１０９、ドレイン電極１１０は、いずれも厚さ２５ｎｍ／３００ｎｍのＴｉ／Ａｌ構造とする。また、金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる。
つぎに、図６に示すように、ＳｉＨ４とＮ２Ｏを原料としたＰＣＶＤ法を用いて、後述するアロイ工程におけるアニール時に電子供給層１０６を保護するＳｉＯ２からなる保護膜（第１の絶縁膜）１１３を、リセス部１０８の内表面上、電子供給層１０６上、ソース電極１０９、ドレイン電極１１０および素子分離部分１３０上に形成する。
つぎに、電子供給層１０６とソース電極１０９およびドレイン電極１１０との間でオーミック接触を得るためのアロイ工程として、６００℃、１０分のアニールを行なう
つぎに、電子供給層１０６とソース電極１０９およびドレイン電極１１０との間でオーミック接触を得るためのアロイ工程として、６００℃、１０分のアニールを行なう
つぎに、図７に示すように、バッファードフッ酸で保護膜１１３を除去した後、ＳｉＨ４とＮ２Ｏを原料としたＰＣＶＤ法を用いて、ＳｉＯ２からなる厚さ６０ｎｍのゲート絶縁膜１１１を、リセス部１０８の内表面上、電子供給層１０６上、ソース電極１０９、ドレイン電極１１０および素子分離部分１３０上に成膜する。
つぎに、図８に示すように、リフトオフ法を用いて、リセス部１０８のゲート絶縁膜１１１上にＴｉ／Ａｌ構造のゲート電極１１２を形成し、図１に示すＭＯＳＦＥＴ１００が完成する。ゲート電極１１２のドレイン側端部はゲート絶縁膜１１１を介してチャネル層１０４およびドリフト層１０５に重畳するように形成されており、重畳する部分の長さを適宜設定することによって、ゲート・ドレイン間の電界集中を緩和するフィールドプレート効果を持たせることができ、耐圧を向上することができる。
以上説明した一実施形態に係るGaN系電界効果トランジスタの製造方法によれば、保護膜１１３をつけた状態でオーミック接触用のアロイ工程を行うので、アロイ時に電子供給層１０６の表面に損傷が入らず、保護膜１１３を除去する際にＡｌＧａＮからなる電子供給層１０６と保護膜１１３の反応生成物も除去される。その後新たにＡｌＧａＮからなる電子供給層１０６と保護膜１１３の間の界面準位の少ないゲート絶縁膜１１１を形成するので、電子供給層１０６とゲート絶縁膜１１１の界面準位を低減することができる。従って、電流コラプス現象の影響の小さいＭＯＳＦＥＴ１００を実現することができる。
上述した電流コラプスとしては、通電試験等によってトランジスタのオン抵抗を測定し(R1)、オフ状態にしたあとに再度オン抵抗を測定し(R2)、R1に対するR2の比を、当該トランジスタのコラプス量とした。
なお、上述したＭＯＳＦＥＴ１００の一例では、製造方法として図２〜８に示したプロセスを例にとって説明したが、製造方法としてはこれに限定されるものではなく、アニール時の保護膜を形成してからオーミック接触用のアロイ工程を行い、この保護膜を除去した後にゲート絶縁膜を形成するという工程を崩さなければよい。例えば、素子分離用のエッチングは、ゲート電極形成後に行ってもよいし、リセス部形成と同時に行ってもよい。
また、上述したＭＯＳＦＥＴ１００の製造方法の一例では、ゲート絶縁膜１１１として、ＰＣＶＤ法によって成膜したＳｉＯ２を例にとって説明したが、成膜方法としては、ＰＣＶＤ以外にもＡＰＣＶＤ法、ＥＣＲスパッタ法などの成膜方法を利用することができる。また、ゲート絶縁膜１１１の種類としても、ＳｉＯ２以外にも、界面準位密度が低く絶縁破壊耐圧の高い絶縁膜、例えばＡｌＮ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ＴａＯx、またはＳｉＯＮなどを用いることができる。
また、ＭＯＳＦＥＴ１００の製造方法の一例では、絶縁膜１１３として、ＰＣＶＤ法によって成膜したＳｉＮを例にとって説明したが、成膜方法としては、ＰＣＶＤ以外にもＣａｔ−ＣＶＤ法、ＥＣＲスパッタ法などの成膜方法を利用することができる。
また、上記一実施形態においては、ドリフト層１０５と電子供給層１０６の組み合わせとしてＡｌＧａＮ／ＧａＮを例にとって記載したが、これ以外にも、ＡｌＩｎＧａＮ／ＧａＮ、ＧａＮ／ＩｎＧａＮ、ＧａＮ／ＧａＮＡｓ、ＧａＮ／ＧａＩｎＮＡｓＰ、ＧａＮ／ＧａＩｎＮＰ、ＧａＮ／ＧａＮＰ、ＡｌＧａＮＩｎＮＡｓＰ／ＧａＮ、または、ＡｌＧａＮ／ＡｌＩｎＧａＮなどの材料系の組み合わせを適用することが可能である。また、２次元電子ガス層１３０の移動度を向上させるため、ドリフト層１０５と電子供給層１０６間に例えばＡｌＮからなるスペーサ層を導入することもできる。
また、上記一実施形態では、チャネル層１０４と電子供給層１０６との間に、p型またはアンドープのGaN系半導体からなるドリフト層１０５がそれぞれ形成されているが、本発明はこれに限定されない。つまり、上記各実施形態で説明したドリフト層が無く、p型GaN系半導体からなるチャネル層上に、電子供給層１０６が形成されている構成のＭＯＳＦＥＴにも本発明は適用可能である。例えば、図１に示す第１実施形態に係るＭＯＳＦＥＴ１００において、左右のドリフト層１０５が無く、p型GaN系半導体からなるチャネル層１０４上に、電子供給層１０６がそれぞれ形成されている構成のＭＯＳＦＥＴにも本発明は適用可能である。つまり、このＭＯＳＦＥＴでは、ドリフト層１０５がp型GaN系半導体からなる左右のチャネル層１０４となっている。
このＭＯＳＦＥＴでは、チャネル層１０４の表面には、２次元電子ガス層が形成され、チャネル層１０４のゲート電極１１２直下の領域には二次元電子ガス層が形成されていない（途切れている）。ゲート電極１１２に順方向に閾値以上の電圧を印加すると、ゲート電極１１２直下のチャネル層１０４に反転層が形成される。この反転層が、左右の２次元電子ガス層１３０と連結されてドレイン電流が流れるようになっている。このようにして、ノーマリオフ型の電界効果トランジスタの動作が得られる。
また、上記一実施形態では、ＭＯＳＦＥＴの最上部はＡｌＧａＮからなる電子供給層であるが、本発明はこれに限定されない。電子供給層１０６上に、n-GaNまたはi-GaNからなるキャップ層を有するＦＥＴにも、本発明は適用可能である。この構成によれば、ＡｌＧａＮ層が表面に出ていないため、キャップ層と保護膜間の界面準位を低減することが可能になり、電流コラプス現象を低減することができる。
以上説明したように、図１に示すＭＯＳＦＥＴ１００は、耐圧が高く、オン抵抗が低く、電流コラプスによる特性変動の影響を受けにくいＭＯＳＦＥＴとなる。
１００ ＭＯＳＦＥＴ
１０１ 基板
１０２ ＡｌＮ層
１０３ バッファ層
１０４ チャネル層
１０５ ドリフト層
１０６ 電子供給層
１０８ リセス部
１０９ ソース電極
１１０ ドレイン電極
１１１ ゲート絶縁膜（第２の絶縁膜）
１１２ ゲート電極
１１３ 保護膜（第１の絶縁膜）
１２０ マスク層
１２０ａ 素子分離部
１２０ｂ 開口部
１３０ 素子分離部分
１０１ 基板
１０２ ＡｌＮ層
１０３ バッファ層
１０４ チャネル層
１０５ ドリフト層
１０６ 電子供給層
１０８ リセス部
１０９ ソース電極
１１０ ドレイン電極
１１１ ゲート絶縁膜（第２の絶縁膜）
１１２ ゲート電極
１１３ 保護膜（第１の絶縁膜）
１２０ マスク層
１２０ａ 素子分離部
１２０ｂ 開口部
１３０ 素子分離部分
Claims (4)
- 基板上に、GaN系半導体からなるチャネル層をエピタキシャル成長させる工程と、
前記チャネル層上に、前記チャネル層よりもバンドギャップエネルギーが大きいGaN系半導体からなる電子供給層をエピタキシャル成長させる工程と、
電子供給層の一部をエッチング除去して前記チャネル層の表面を表出させることによって、前記表面を底面とするリセス部を形成する工程と、
前記電子供給層上にソース電極およびドレイン電極を形成する工程と、
前記リセス部の内表面上、前記電子供給層上、前記ソース電極および前記ドレイン電極上に第１の絶縁膜を形成する工程と、
前記ソース電極および前記ドレイン電極にアニールを行なうアロイ工程と、
前記アロイ工程後に、前記第１の絶縁膜を除去し、前記リセス部の内表面上、前記電子供給層上、前記ソース電極および前記ドレイン電極上に第２の絶縁膜を形成する工程と、前記リセス部における前記第２の絶縁膜上にゲート電極を形成する工程と、を備えることを特徴とするGaN系電界効果トランジスタの製造方法。 - 前記チャネル層と前記電子供給層との間に、p型またはアンドープのGaN系半導体からなるドリフト層を形成する工程を有することを特徴とする請求項１に記載のGaN系電界効果トランジスタの製造方法。
- 前記電子供給層上に、n-GaNまたはi-GaNからなるキャップ層を形成する工程を有することを特徴とする請求項１または２に記載のGaN系電界効果トランジスタの製造方法。
- 前記アロイ工程は、６００℃でアニールを行うことを特徴とする請求項１から３のいずれか一項に記載のGaN系電界効果トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009034725A JP5323527B2 (ja) | 2009-02-18 | 2009-02-18 | ＧａＮ系電界効果トランジスタの製造方法 |
| US12/707,376 US7943496B2 (en) | 2009-02-18 | 2010-02-17 | Method of manufacturing GaN-based transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009034725A JP5323527B2 (ja) | 2009-02-18 | 2009-02-18 | ＧａＮ系電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010192633A JP2010192633A (ja) | 2010-09-02 |
| JP5323527B2 true JP5323527B2 (ja) | 2013-10-23 |
Family
ID=42560300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009034725A Active JP5323527B2 (ja) | 2009-02-18 | 2009-02-18 | ＧａＮ系電界効果トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7943496B2 (ja) |
| JP (1) | JP5323527B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| JP5611653B2 (ja) * | 2010-05-06 | 2014-10-22 | 株式会社東芝 | 窒化物半導体素子 |
| JP5636867B2 (ja) * | 2010-10-19 | 2014-12-10 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5685918B2 (ja) * | 2010-12-10 | 2015-03-18 | 富士通株式会社 | 半導体装置の製造方法 |
| JP5839804B2 (ja) * | 2011-01-25 | 2016-01-06 | 国立大学法人東北大学 | 半導体装置の製造方法、および半導体装置 |
| WO2013008422A1 (ja) * | 2011-07-12 | 2013-01-17 | パナソニック株式会社 | 窒化物半導体装置およびその製造方法 |
| TWI508281B (zh) | 2011-08-01 | 2015-11-11 | Murata Manufacturing Co | Field effect transistor |
| JP5878317B2 (ja) * | 2011-08-08 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9076850B2 (en) | 2012-07-30 | 2015-07-07 | Samsung Electronics Co., Ltd. | High electron mobility transistor |
| JP2015032744A (ja) * | 2013-08-05 | 2015-02-16 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP6176131B2 (ja) * | 2014-01-28 | 2017-08-09 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP6270572B2 (ja) * | 2014-03-19 | 2018-01-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10276712B2 (en) | 2014-05-29 | 2019-04-30 | Hrl Laboratories, Llc | III-nitride field-effect transistor with dual gates |
| JP2016039327A (ja) * | 2014-08-08 | 2016-03-22 | 古河電気工業株式会社 | 窒化物半導体装置、ダイオード、および電界効果トランジスタ |
| JP6462393B2 (ja) * | 2015-02-10 | 2019-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| US9812532B1 (en) * | 2015-08-28 | 2017-11-07 | Hrl Laboratories, Llc | III-nitride P-channel transistor |
| EP3378097A4 (en) | 2015-11-19 | 2019-09-11 | HRL Laboratories, LLC | NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER |
| ITUB20155862A1 (it) | 2015-11-24 | 2017-05-24 | St Microelectronics Srl | Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione |
| US11127743B2 (en) | 2015-12-24 | 2021-09-21 | Sony Corporation | Transistor, semiconductor device, electronic apparatus, and method for producing transistor |
| CN106257686A (zh) * | 2016-04-07 | 2016-12-28 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| CN108206132A (zh) * | 2016-12-16 | 2018-06-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | AlN上的欧姆接触电极结构及其制作方法 |
| JP6361800B2 (ja) * | 2017-07-18 | 2018-07-25 | 富士通株式会社 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071607A1 (fr) * | 2002-02-21 | 2003-08-28 | The Furukawa Electric Co., Ltd. | Transistor a effet de champ gan |
| US7238560B2 (en) * | 2004-07-23 | 2007-07-03 | Cree, Inc. | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate |
| US7419892B2 (en) * | 2005-12-13 | 2008-09-02 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers and methods of forming the same |
| EP2003686B1 (en) * | 2006-03-29 | 2011-06-15 | NEC Corporation | Field effect transistor |
| US7800116B2 (en) * | 2007-03-29 | 2010-09-21 | Panasonic Corporation | Group III-nitride semiconductor device with a cap layer |
| JP2008306026A (ja) * | 2007-06-08 | 2008-12-18 | Eudyna Devices Inc | 半導体装置の製造方法 |
| US7632745B2 (en) * | 2007-06-30 | 2009-12-15 | Intel Corporation | Hybrid high-k gate dielectric film |
| JPWO2009081584A1 (ja) * | 2007-12-26 | 2011-05-06 | 日本電気株式会社 | 半導体装置 |
-
2009
- 2009-02-18 JP JP2009034725A patent/JP5323527B2/ja active Active
-
2010
- 2010-02-17 US US12/707,376 patent/US7943496B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20100210080A1 (en) | 2010-08-19 |
| JP2010192633A (ja) | 2010-09-02 |
| US7943496B2 (en) | 2011-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5323527B2 (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| JP5653607B2 (ja) | ＧａＮ系電界効果トランジスタおよびその製造方法 | |
| JP5566670B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP4530171B2 (ja) | 半導体装置 | |
| JP5810293B2 (ja) | 窒化物半導体装置 | |
| EP3413353A1 (en) | Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof | |
| JP6035721B2 (ja) | 半導体装置の製造方法 | |
| KR101365302B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| JP5546104B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP2012248632A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JP2005183733A (ja) | 高電子移動度トランジスタ | |
| JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
| JP5379391B2 (ja) | 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法 | |
| US20110254055A1 (en) | Field effect transistor and manufacturing method thereof | |
| JP4748501B2 (ja) | 高電子移動度トランジスタ | |
| JP2011129607A (ja) | ＧａＮ系ＭＯＳ型電界効果トランジスタ | |
| JP2010287594A (ja) | 電界効果トランジスタ | |
| JP5732228B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP2010165783A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP5648307B2 (ja) | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 | |
| JP5655333B2 (ja) | 半導体構造及びその製造方法 | |
| TWI748225B (zh) | 增強型高電子遷移率電晶體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130717 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5323527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |