JP5648307B2 - 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 - Google Patents
縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 Download PDFInfo
- Publication number
- JP5648307B2 JP5648307B2 JP2010074557A JP2010074557A JP5648307B2 JP 5648307 B2 JP5648307 B2 JP 5648307B2 JP 2010074557 A JP2010074557 A JP 2010074557A JP 2010074557 A JP2010074557 A JP 2010074557A JP 5648307 B2 JP5648307 B2 JP 5648307B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- sin
- layer
- algan
- uid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
この発明は、縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）およびその製造方法に関する。
従来より、スイッチング用途のデバイスとして、ノーマリオフ動作の縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ（Hetero-junction Field Effect Transistor）の技術が知られている（非特許文献１）。図５乃至図６を参照して、このノーマリオフ動作の縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴの構造と製造方法について説明する。
まず、縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ４５０を作製するために、図５（ａ）に示すエピタキシャル基板４００を用意する。このエピタキシャル基板４００は、高濃度Ｓｉドープされたｎ＋−ＧａＮなどの導電性基板４１の表面に有機金属化学気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法や分子線結晶成長（Molecular Beam Epitaxy：ＭＢＥ）法を用いて、順次積層されたＳｉドープされたバッファ層としてのＳｉドープｎ−ＧａＮ層４２とＭｇドープされたＭｇドープｐ−ＧａＮ層４３とを備えて構成される。
そして、図５（ｂ）に示すように、エピタキシャル基板４００のＭｇドープｐ−ＧａＮ層４３の表面に、ＳｉＯ２マスク絶縁膜４４をプラズマ励起化学気相成長（Plasma Enhanced Chemical Vapor Deposition：ＰＥ−ＣＶＤ）法等によって成膜させる。次に、アパーチャ形成部分のＳｉＯ２マスク絶縁膜４４の開口および誘導結合プラズマ反応性イオンエッチング（Inductive Coupled Plasma Reactive Ion Etching：ＩＣＰ−ＲＩＥ）法等のドライエッチングによってＭｇドープｐ−ＧａＮ層４３をその下層のＳｉドープｎ−ＧａＮバッファ層４２の表面の深さまでエッチングしてアパーチャ形成用リセス４５を形成する。
次に、図５（ｃ）に示すように、ＭＯＣＶＤ法等を用いて、ＳｉＯ２マスク絶縁膜４４をマスクとしてアパーチャ形成用リセス４５のＭｇドープｐ−ＧａＮ層４３の表面に、Ｓｉドープのｎ−ＧａＮ層を埋め込み成長させることにより、ｎ−ＧａＮアパーチャ４６を形成し平坦化する。
そして、図６（ａ）に示すように、ＳｉＯ２マスク絶縁膜４４をエッチング除去し、平坦化されたＭｇドープｐ−ＧａＮ層４３の表面およびｎ−ＧａＮアパーチャ４６の表面に、ＭＯＣＶＤ法によりＵＩＤ−ＧａＮ電子走行層４７（以後、ＵＩＤ−ＧａＮ層４７と記載する。）とＵＩＤ−ＡｌＧａＮ電子供給層４８（以後、ＵＩＤ−ＡｌＧａＮ層４８と記載する。）とを順次成長する。このようにすることで、ＵＩＤ−ＧａＮ層４７とＵＩＤ−ＡｌＧａＮ層４８とのヘテロ界面のＵＩＤ−ＧａＮ層４７側には、２次元的なエネルギバンドの谷が生成され、これに沿って電子が走行する２次元電子ガス（Two Dimensional Electron Gas：以後２ＤＥＧと略称する。）層４９が形成される。
次に、図６（ｂ）に示すように、ＵＩＤ−ＡｌＧａＮ層４８の表面にＳｉＯ２ゲート絶縁膜５０を成膜し、このＳｉＯ２ゲート絶縁膜５０を通してＵＩＤ−ＡｌＧａＮ層４８とＵＩＤ−ＧａＮ層４７とに、ソース領域となる１対のＳｉイオン注入領域５１を形成する。そして、１対のＳｉイオン注入領域５１の外側を除去することでソースリセス５２が形成される。
そして、図６（ｃ）に示すように、１対のソースリセス５２にＴｉ／Ａｌなどのソース電極５３を形成し、ＳｉＯ２ゲート絶縁膜５０の表面にＡｌなどのゲート電極５４を形成し、さらに、裏面の導電性基板であるｎ＋−ＧａＮ基板４１の表面にＴｉ／Ａｌなどのドレイン電極５５を形成することで縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ４５０が作製される。
縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ４５０は、縦型動作させるためのＭｇドープｐ−ＧａＮ層４３およびｎ−ＧａＮアパーチャ４６から構成されるｐｎ接合と、ノーマリオフ動作を制御するためのＵＩＤ−ＡｌＧａＮ層４８およびＵＩＤ−ＧａＮ層４７とＳｉＯ２ゲート絶縁膜５０から構成されるＭＯＳ型のＡｌＧａＮ／ＧａＮヘテロ接合（ＨＦＥＴ構造）との２つの機能が個々に積層された縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴである。
兼近 他：「絶縁ゲートＡｌＧａＮ／ＧａＮ−ＨＦＥＴの縦型動作」、電気学会 電子材料・電子デバイス合同研究会資料：ＥＦＭ−０６−２９、ＥＤＤ−０６−１０４、ｐｐ．２１−２４（２００６）．
背景技術の縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ４５０では、特に、縦型動作させるためのＭｇドープｐ−ＧａＮ層４３およびｎ−ＧａＮアパーチャ４６から構成されるｐｎ接合において、Ｍｇドープｐ−ＧａＮ層４３からのｐ型ドーパントであるＭｇが、その上層のＵＩＤ−ＧａＮ層４７に拡散するという問題があった。このＭｇの拡散現象により２ＤＥＧ層４９の電子の走行が抑制されてしまい、結果的に、縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ４５０の電気特性の劣化が生じる。
このｐ型ドーパントの拡散現象は、ＧａＮ系半導体における周知の問題点であり、Ｍｇのみならず、例えば、Ｚｎ等をｐ型ドーパントとしてＧａＮ系半導体にドーピングした場合でも同様の拡散現象が発生することが知られている。
本発明は、前記問題点を解決するために創案されたものであり、確実なノーマリオフ動作する縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法を提供することを目的とする。
前記目的を達成するために、本発明の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、導電性基板（ｎ＋−ＧａＮ基板）表面にｎ−ＧａＮバッファ層とＵＩＤ−ＧａＮ電子走行層とＵＩＤ−ＡｌＧａＮ電子供給層とが順次積層され、前記ＵＩＤ−ＧａＮ電子走行層と前記ＵＩＤ−ＡｌＧａＮ電子供給層との界面近傍に２次元電子ガス層が発生するエピタキシャル基板と、前記ＵＩＤ−ＡｌＧａＮ電子供給層の表面に形成されたＳｉＮ表面保護膜と、前記ＳｉＮ表面保護膜の開口部と、前記ＵＩＤ−ＡｌＧａＮ電子供給層に形成された第１ゲートリセスとを覆うＳｉＮ第１ゲート絶縁膜と、前記ＳｉＮ第１ゲート絶縁膜の表面の前記第１ゲートリセス内から前記ｎ−ＧａＮバッファ層の表面まで形成されたアパーチャ形成用リセス内に埋め込まれたｎ−ＧａＮアパーチャと、前記ｎ−ＧａＮアパーチャの前記導電性基板とは反対側表面と前記ＳｉＮ第１ゲート絶縁膜とを覆うＳｉＮ第２ゲート絶縁膜と、前記第１ゲートリセス内の前記ＳｉＮ第２ゲート絶縁膜の表面に形成されたゲート電極と、前記第１ゲートリセスを挟み、前記ＵＩＤ−ＡｌＧａＮ電子供給層の表面に離間して形成されたソース電極と、前記導電性基板の前記ＵＩＤ−ＡｌＧａＮ電子供給層とは反対側の表面に形成されたドレイン電極とを備え、前記ＳｉＮ第１ゲート絶縁膜と前記ＳｉＮ第２ゲート絶縁膜との何れか１層、又はこれらの２層の膜は、熱ＣＶＤ法により成膜されたものであり、前記ＵＩＤ−ＧａＮ電子走行層と前記ＵＩＤ−ＡｌＧａＮ電子供給層との双方でキャリアが発生することを特徴とする。
そして、前記ＳｉＮ表面保護膜と前記ＳｉＮ第１ゲート絶縁膜と前記ＳｉＮ第２ゲート絶縁膜との何れか１層またはこれらの組み合わせの膜は、熱ＣＶＤ法により成膜されたＳｉＮ膜であることが好適である。
このような構成にすることで、Ｍｇ等のｐ型ドーパントがドープされたｐ−ＧａＮ層を構成要素とせずに、ゲートリセス構造によるしきい値（Ｖｔｈ）電圧制御されたノーマリオフ動作するリーク電流の少ない縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴとすることができる。さらに、熱ＣＶＤＳｉＮ膜により形成された２つのゲート絶縁膜および表面保護膜を設けることで、ＵＩＤ−ＡｌＧａＮ電子供給層に２次元電子ガス層のキャリアピーク密度よりも高いキャリア密度のキャリアを発生させることができるため、確実なノーマリオフ動作するＭＩＳ構成の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴとすることができる。
また、前記目的を達成するために、本発明の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法は、導電性基板上にｎ−ＧａＮバッファ層とＵＩＤ−ＧａＮ電子走行層とＡｌＧａＮ電子供給層とが順次エピタキシャル成長されたエピタキシャル基板の前記ＡｌＧａＮ電子供給層の表面に形成された熱ＣＶＤＳｉＮ表面保護膜と前記熱ＣＶＤＳｉＮ表面保護膜を開口して前記ＡｌＧａＮ電子供給層の表面に第１ゲートリセスがドライエッチングにより形成される第１ゲートリセス形成工程と、前記第１ゲートリセスを少なくとも覆う熱ＣＶＤＳｉＮ第１ゲート絶縁膜が成膜されるＳｉＮ第１ゲート絶縁膜成膜工程と、前記熱ＣＶＤＳｉＮ第１ゲート絶縁膜の表面の前記第１ゲートリセス内にアパーチャ形成用リセスが前記ｎ−ＧａＮバッファ層の表面まで形成され、前記アパーチャ形成用リセスがｎ−ＧａＮアパーチャにより埋め込み成長される埋め込み成長工程と、前記ｎ−ＧａＮアパーチャを少なくとも覆う熱ＣＶＤＳｉＮ第２ゲート絶縁膜が成膜されるＳｉＮ第２ゲート絶縁膜成膜工程と、前記熱ＣＶＤＳｉＮ第２ゲート絶縁膜の表面の前記第１ゲートリセス内にゲート電極が形成されるゲート電極形成工程と、前記ゲート電極を挟み、前記ＡｌＧａＮ電子供給層の表面にソース電極が形成されるソース電極形成工程と、前記導電性基板の前記ＡｌＧａＮ電子供給層とは反対側表面にドレイン電極が形成されるドレイン電極形成工程とを少なくとも備える。
このような構成にすることで、Ｍｇ等のｐ型ドーパントがドープされたｐ−ＧａＮ層を構成要素とせずに、ゲートリセス構造によるしきい値（Ｖｔｈ）電圧制御されたノーマリオフ動作するリーク電流の少ない縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを製造することができる。さらに、２つのＳｉＮ膜ゲート絶縁膜およびＳｉＮ表面保護膜を熱ＣＶＤ法により成膜することで、確実なノーマリオフ動作するＭＩＳ構成の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを製造することができる。
本発明によれば、確実なノーマリオフ動作する縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法を提供することができる。
（実施形態）
本発明の実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法について図１乃至図４を参照して説明する。各図において同じ構成要素には同一の符号を付してある。以下、図面を参照して本発明の実施形態を説明する。
本発明の実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法について図１乃至図４を参照して説明する。各図において同じ構成要素には同一の符号を付してある。以下、図面を参照して本発明の実施形態を説明する。
（構成の概要）
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０は、図２に示すように、背景技術で説明したようなＭｇ等のｐ型ドーパントがドープされたｐ−ＧａＮ層を構成要素とはせずに、ゲートリセス構造によりノーマリオフ動作する縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴをｎ−ＧａＮアパーチャ２０を介して縦型構成としたものである。そして、さらに、熱ＣＶＤＳｉＮ膜により構成された２つのゲート絶縁膜および表面保護膜を設けたＭＩＳ構成のＨＥＭＴとすることで、確実にノーマリオフ動作する縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴとする。
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０は、図２に示すように、背景技術で説明したようなＭｇ等のｐ型ドーパントがドープされたｐ−ＧａＮ層を構成要素とはせずに、ゲートリセス構造によりノーマリオフ動作する縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴをｎ−ＧａＮアパーチャ２０を介して縦型構成としたものである。そして、さらに、熱ＣＶＤＳｉＮ膜により構成された２つのゲート絶縁膜および表面保護膜を設けたＭＩＳ構成のＨＥＭＴとすることで、確実にノーマリオフ動作する縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴとする。
（構成および製造工程）
図１（ａ）乃至図２（ｃ）を参照して、本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０の構成および製造工程を説明する。
図１（ａ）乃至図２（ｃ）を参照して、本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０の構成および製造工程を説明する。
エピタキシャル基板１００は、図１（ａ）に示すように、例えば、導電性基板としてのｎ＋−ＧａＮ基板１１の表面に、ＭＯＣＶＤ法により、１０００℃程度の温度で、ｎ−ＧａＮバッファ層１２、ＵＩＤ−ＧａＮ層１３、ＵＩＤ−ＡｌＧａＮ層１４を順次エピタキシャル成長して積層したものである。このようにすることで、ＵＩＤ−ＧａＮ層１３とＵＩＤ−ＡｌＧａＮ層１４とのヘテロ界面のＵＩＤ−ＧａＮ層１３側に２ＤＥＧ層１５が形成される。
次に、図１（ｂ）に示すように、エピタキシャル基板１００のＵＩＤ−ＡｌＧａＮ層１４の表面に熱ＣＶＤＳｉＮ表面保護膜１６を成膜した後、ＩＣＰ−ＲＩＥ等のドライエッチング法によりＵＩＤ−ＡｌＧａＮ層１４のｎ＋−ＧａＮ基板１１とは反対側表面から内部に第１ゲートリセス１７を開口する。この第１ゲートリセス１７の深さは、２ＤＥＧ層１５よりも５ｎｍ程度表面側のＵＩＤ−ＡｌＧａＮ層１４内になるように制御してエッチングされる。
ついで、図１（ｃ）に示すように、熱ＣＶＤＳｉＮ第１ゲート絶縁膜１８を、第１ゲートリセス１７を含むＵＩＤ−ＡｌＧａＮ層１４の表面に成膜する。
ここで、本実施形態の熱ＣＶＤＳｉＮ膜の成膜条件と膜質について説明する。
まず、熱ＣＶＤＳｉＮ膜の成膜方法は、常圧ＣＶＤ法で、チャンバ（反応装置）内を、水素（Ｈ２）および窒素（Ｎ２）雰囲気中で、成膜される基板を７００℃乃至８００℃の温度で加熱パージした後、反応ガスとして、窒素（Ｎ２）ベース０．７重量％のシラン（ＳｉＨ４）ガスを１００ｓｃｃｍ、および、１００％のアンモニア（ＮＨ３）ガスを６ｓｌｍの流量で反応させることで成膜する。
まず、熱ＣＶＤＳｉＮ膜の成膜方法は、常圧ＣＶＤ法で、チャンバ（反応装置）内を、水素（Ｈ２）および窒素（Ｎ２）雰囲気中で、成膜される基板を７００℃乃至８００℃の温度で加熱パージした後、反応ガスとして、窒素（Ｎ２）ベース０．７重量％のシラン（ＳｉＨ４）ガスを１００ｓｃｃｍ、および、１００％のアンモニア（ＮＨ３）ガスを６ｓｌｍの流量で反応させることで成膜する。
成膜された熱ＣＶＤＳｉＮ膜は、バッファフッ酸（フッ化水素酸５０ｗｔ％：フッ化アンモニウム水溶液４０ｗｔ％＝１：９の混合比の水溶液）によるエッチングレートが１〜２ｎｍ／ｍｉｎであり、ＰＥ−ＣＶＤＳｉＮ膜の５０ｎｍ／ｍｉｎおよびＰＥ−ＣＶＤＳｉＯ２膜の２４０ｎｍ／ｍｉｎのエッチングレートと比較すると１／２０乃至１／１００と遅いエッチングレートを有する。また、熱ＣＶＤＳｉＮ膜は、屈折率の値として２．０を有し、ＰＥ−ＣＶＤＳｉＮ膜の１．９およびＰＥ−ＣＶＤＳｉＯ２膜の１．５の屈折率値よりも大きい。そして、熱ＣＶＤＳｉＮ膜の密度は、２．９ｇｃｍ−３であった。
引き続き、図２を参照して、本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０の製造工程の後半の製造工程を説明する。
図２（ａ）に示すように、第１ゲートリセス１７内の熱ＣＶＤＳｉＮ第１ゲート絶縁膜１８を開口すると共に、ＩＣＰ−ＲＩＥ等のドライエッチング法によりＵＩＤ−ＡｌＧａＮ層１４とＵＩＤ−ＧａＮ層１５とを開口することにより、アパーチャ形成用リセス１９がｎ−ＧａＮバッファ層１２の表面まで開口形成される。
そして、図２（ｂ）に示すように、アパーチャ形成用リセス１９内に、ＭＯＣＶＤ法によりｎ−ＧａＮ層を埋め込み成長させることにより、ｎ−ＧａＮアパーチャ２０を形成する。さらに、熱ＣＶＤＳｉＮ第２ゲート絶縁膜２１を、ｎ−ＧａＮアパーチャ２０の表面を含む熱ＣＶＤＳｉＮ第１ゲート絶縁膜１８の表面、すなわち、第１ゲートリセス１７を含めて、に成膜する。
そして、図２（ｃ）に示すように、熱ＣＶＤＳｉＮ第２ゲート絶縁膜２１の表面、すなわち、第１ゲートリセス１７内にゲート電極２２として、例えば、Ｎｉ／Ａｕを周知のフォトリソグラフィと蒸着リフトオフ法とを用いて形成する。ついで、このゲート電極２２を挟み、ＵＩＤ−ＡｌＧａＮ層１４上の熱ＣＶＤＳｉＮ第２ゲート絶縁膜２１、熱ＣＶＤＳｉＮ第１ゲート絶縁膜１８および熱ＣＶＤＳｉＮ表面保護膜１６を貫通する開口を形成したＵＩＤ−ＡｌＧａＮ層１４のｎ＋−ＧａＮ基板１１とは反対側表面にソース電極２３として、例えば、Ｔｉ／Ａｌをゲート電極２２と同様に形成する。
そして、ドレイン電極２４は、導電性基板であるｎ＋−ＧａＮ基板１１のＵＩＤ−ＡｌＧａＮ層１４とは反対側全表面に、例えば、Ｔｉ／Ａｌを蒸着することで形成される。
以上の製造工程により、本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０を作製することができる。
以上の製造工程により、本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０を作製することができる。
（動作）
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０においては、ノーマリオフ動作を確実にさせるために、熱ＣＶＤ法により成膜した熱ＣＶＤＳｉＮ表面保護膜１６、熱ＣＶＤＳｉＮ第１ゲート絶縁膜１８、および、熱ＣＶＤ第２ゲート絶縁膜２１の何れか１層またはこれらを組み合わせた構成とすることで、ＵＩＤ−ＡｌＧａＮ層１４に２ＤＥＧ層１５のキャリアピーク密度よりも高いキャリア密度のキャリアを発生させる。
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０においては、ノーマリオフ動作を確実にさせるために、熱ＣＶＤ法により成膜した熱ＣＶＤＳｉＮ表面保護膜１６、熱ＣＶＤＳｉＮ第１ゲート絶縁膜１８、および、熱ＣＶＤ第２ゲート絶縁膜２１の何れか１層またはこれらを組み合わせた構成とすることで、ＵＩＤ−ＡｌＧａＮ層１４に２ＤＥＧ層１５のキャリアピーク密度よりも高いキャリア密度のキャリアを発生させる。
図３にＣ−Ｖ測定結果から計算した、ＵＩＤ−ＡｌＧａＮ層の膜厚が６ｎｍを有する表面に、本実施形態の熱ＣＶＤＳｉＮゲート絶縁膜として、膜厚１０ｎｍの熱ＣＶＤ−ＳｉＮ膜を成膜した際のキャリア密度プロファイルを実線で示す。また、比較として、ＰＥ−ＣＶＤＳｉＮ膜をゲート絶縁膜として形成した場合のキャリア密度プロファイルも点線で示した。
なお、ＰＥ−ＣＶＤＳｉＮ膜の成膜条件としては、例えば、圧力９００ｍＴｏｒｒ、基板温度３００℃、ＲＦ（１３．５６ＭＨｚ）出力４５Ｗ、反応ガス流量として、窒素（Ｎ２）ベース０．７重量％のシラン（ＳｉＨ４）ガスを３１ｓｃｃｍ、１００％のアンモニア（ＮＨ３）ガスを５．５ｓｃｃｍ、そして、キャリアガスとして窒素（Ｎ２）ガスを１５００ｓｃｃｍとした。
図３に示すように、本実施形態による熱ＣＶＤ法により成膜したＳｉＮ膜を有するキャリア密度プロファイルは、２ＤＥＧ層のキャリア密度ピーク（約５×１０１９ｃｍ−３）に加えて熱ＣＶＤ−ＳｉＮ膜／ＡｌＧａＮ層界面のＡｌＧａＮ層側に高濃度のキャリア密度ピーク（約２×１０２１ｃｍ−３）が存在していることがわかる。一方、ＰＥ−ＣＶＤＳｉＮ膜を形成した場合のキャリア密度プロファイルは、２ＤＥＧピークよりも浅い領域にはキャリアの存在が認められなかった。
図３の結果は、本実施形態における熱ＣＶＤ法により成膜した熱ＣＶＤＳｉＮゲート絶縁膜の有効性を特徴付けるものである。
次に、ＳｉＮ膜／ＡｌＧａＮ層の界面に高濃度の界面電荷を配置した際のコンダクションバンド構造のシミュレーション結果を図４に示す。図４において、点線は、本実施形態における熱ＣＶＤＳｉＮゲート絶縁膜を想定して、ＳｉＮ膜／ＡｌＧａＮ層の界面に１×１０１３ｃｍ−２のシートキャリア密度の界面電荷を配置した場合のバンドシミュレーション結果を示した。また、実線は、前記比較として記載したＰＥ−ＣＶＤＳｉＮ膜をゲート絶縁膜と想定して、ＳｉＮ膜／ＡｌＧａＮ層界面に界面電荷が無い場合のバンドシミュレーション結果を示す。横軸は、ＳｉＮ膜表面からＡｌＧａＮ層方向の深さ（単位：ｎｍ）示し、縦軸は、コンダクションバンドのポテンシャルエネルギ（単位：Ｖ）を示す。
図４に示すように、本実施形態における熱ＣＶＤＳｉＮゲート絶縁膜を想定したＳｉＮ膜／ＡｌＧａＮ層界面に１×１０１３ｃｍ−２のシートキャリア密度の界面電荷を配置した場合には、コンダクションバンドが高エネルギ側に持ち上がり三角ポテンシャルの底Ｖ１がポテンシャル値０Ｖのフェルミエネルギよりも高くなりノーマリオフ状態となることがわかる。
一方、ＳｉＮ／ＡｌＧａＮ層界面に界面電荷が無い場合には、三角ポテンシャルの底Ｖ２がポテンシャル値０Ｖのフェルミエネルギよりも低くなりノーマリオン状態となることがわかる。
一方、ＳｉＮ／ＡｌＧａＮ層界面に界面電荷が無い場合には、三角ポテンシャルの底Ｖ２がポテンシャル値０Ｖのフェルミエネルギよりも低くなりノーマリオン状態となることがわかる。
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０によれば、Ｍｇ等のｐ型ドーパントがドープされたｐ−ＧａＮ層を構成要素とせずに、ゲートリセス構造によるしきい値（Ｖｔｈ）電圧制御されたノーマリオフ動作するリーク電流の少ない縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴとすることができる。さらに、熱ＣＶＤＳｉＮ膜により形成された２つのゲート絶縁膜および表面保護膜を設けることで、ＵＩＤ−ＡｌＧａＮ電子供給層に２次元電子ガス層のキャリアピーク密度よりも高いキャリア密度のキャリアを発生させることができるため、確実なノーマリオフ動作するＭＩＳ構成の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴとすることができる。
（変形例１）
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０のゲートリセス深さ制御は、ノーマリオフ動作の場合について説明したが、ゲートリセス深さを浅く制御することで、ノーマリオン動作の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴとすることも可能である。
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０のゲートリセス深さ制御は、ノーマリオフ動作の場合について説明したが、ゲートリセス深さを浅く制御することで、ノーマリオン動作の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴとすることも可能である。
（変形例２）
また、本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０の構造は、ＧａＡｓ等の他の化合物半導体の縦型ＨＥＭＴ構造とすることも可能である。
また、本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０の構造は、ＧａＡｓ等の他の化合物半導体の縦型ＨＥＭＴ構造とすることも可能である。
（変形例３）
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０におけるソース電極２３およびドレイン電極２４の配置として、ウエハの表面側にドレイン電極を配置し、裏面側にソース電極を配置してもよい。
本実施形態の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ１５０におけるソース電極２３およびドレイン電極２４の配置として、ウエハの表面側にドレイン電極を配置し、裏面側にソース電極を配置してもよい。
１１ ｎ＋−ＧａＮ基板（導電性基板）
１２ ｎ−ＧａＮバッファ層
１３、４７ ＵＩＤ−ＧａＮ層
１４、４８ ＵＩＤ−ＡｌＧａＮ層
１５、４９ ２ＤＥＧ層
１６ 熱ＣＶＤＳｉＮ表面保護膜
１７ 第１ゲートリセス
１８ 熱ＣＶＤＳｉＮ第１ゲート絶縁膜
１９、４５ アパーチャ形成用リセス
２０、４６ ｎ−ＧａＮアパーチャ
２１ 熱ＣＶＤＳｉＮ第２ゲート絶縁膜
２２、５４ ゲート電極
２３、５３ ソース電極
２４、５５ ドレイン電極
４２ Ｓｉドープｎ−ＧａＮバッファ層
４３ Ｍｇドープｐ−ＧａＮ層
４４ ＳｉＯ２マスク絶縁膜
５０ ＳｉＯ２ゲート絶縁膜
５１ Ｓｉイオン注入領域
５２ ソースリセス
１００、４００ エピタキシャル基板
１５０ 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
４５０ 縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ
１２ ｎ−ＧａＮバッファ層
１３、４７ ＵＩＤ−ＧａＮ層
１４、４８ ＵＩＤ−ＡｌＧａＮ層
１５、４９ ２ＤＥＧ層
１６ 熱ＣＶＤＳｉＮ表面保護膜
１７ 第１ゲートリセス
１８ 熱ＣＶＤＳｉＮ第１ゲート絶縁膜
１９、４５ アパーチャ形成用リセス
２０、４６ ｎ−ＧａＮアパーチャ
２１ 熱ＣＶＤＳｉＮ第２ゲート絶縁膜
２２、５４ ゲート電極
２３、５３ ソース電極
２４、５５ ドレイン電極
４２ Ｓｉドープｎ−ＧａＮバッファ層
４３ Ｍｇドープｐ−ＧａＮ層
４４ ＳｉＯ２マスク絶縁膜
５０ ＳｉＯ２ゲート絶縁膜
５１ Ｓｉイオン注入領域
５２ ソースリセス
１００、４００ エピタキシャル基板
１５０ 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
４５０ 縦型ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ
Claims (4)
- 導電性基板（ｎ＋−ＧａＮ基板）表面にｎ−ＧａＮバッファ層とＵＩＤ−ＧａＮ電子走行層とＵＩＤ−ＡｌＧａＮ電子供給層とが順次積層され、前記ＵＩＤ−ＧａＮ電子走行層と前記ＵＩＤ−ＡｌＧａＮ電子供給層との界面近傍に２次元電子ガス層が発生するエピタキシャル基板と、
前記ＵＩＤ−ＡｌＧａＮ電子供給層の表面に形成されたＳｉＮ表面保護膜と、
前記ＳｉＮ表面保護膜の開口部と、前記ＵＩＤ−ＡｌＧａＮ電子供給層に形成された第１ゲートリセスとを覆うＳｉＮ第１ゲート絶縁膜と、
前記ＳｉＮ第１ゲート絶縁膜の表面の前記第１ゲートリセス内から前記ｎ−ＧａＮバッファ層の表面まで形成されたアパーチャ形成用リセス内に埋め込まれたｎ−ＧａＮアパーチャと、
前記ｎ−ＧａＮアパーチャの前記導電性基板とは反対側表面と前記ＳｉＮ第１ゲート絶縁膜とを覆うＳｉＮ第２ゲート絶縁膜と、
前記第１ゲートリセス内の前記ＳｉＮ第２ゲート絶縁膜の表面に形成されたゲート電極と、
前記第１ゲートリセスを挟み、前記ＵＩＤ−ＡｌＧａＮ電子供給層の表面に離間して形成されたソース電極と、
前記導電性基板の前記ＵＩＤ−ＡｌＧａＮ電子供給層とは反対側の表面に形成されたドレイン電極とを備え、
前記ＳｉＮ第１ゲート絶縁膜と前記ＳｉＮ第２ゲート絶縁膜との何れか１層、又はこれらの２層の膜は、熱ＣＶＤ法により成膜されたものであり、
前記ＵＩＤ−ＧａＮ電子走行層と前記ＵＩＤ−ＡｌＧａＮ電子供給層との双方でキャリアが発生する
ことを特徴とする縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ。 - 前記双方で発生するキャリアは、前記ＳｉＮ表面保護膜、前記ＳｉＮ第１ゲート絶縁膜、および、前記ＳｉＮ第２ゲート絶縁膜の何れか１層またはこれらの組み合わせの膜が発生させることを特徴とする請求項１に記載の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ。
- 前記ＳｉＮ表面保護膜は、熱ＣＶＤ法により成膜されたＳｉＮ膜であることを特徴とする請求項１に記載の縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ。
- 導電性基板上にｎ−ＧａＮバッファ層とＵＩＤ−ＧａＮ電子走行層とＡｌＧａＮ電子供給層とが順次エピタキシャル成長されたエピタキシャル基板の前記ＡｌＧａＮ電子供給層の表面に形成された熱ＣＶＤＳｉＮ表面保護膜と前記熱ＣＶＤＳｉＮ表面保護膜を開口して前記ＡｌＧａＮ電子供給層の表面に第１ゲートリセスがドライエッチングにより形成される第１ゲートリセス形成工程と、
前記第１ゲートリセスを覆う熱ＣＶＤＳｉＮ第１ゲート絶縁膜が成膜されるＳｉＮ第１ゲート絶縁膜成膜工程と、
前記熱ＣＶＤＳｉＮ第１ゲート絶縁膜の表面の前記第１ゲートリセス内にアパーチャ形成用リセスが前記ｎ−ＧａＮバッファ層の表面まで形成され、前記アパーチャ形成用リセスがｎ−ＧａＮアパーチャにより埋め込み成長される埋め込み成長工程と、
前記ｎ−ＧａＮアパーチャを覆う熱ＣＶＤＳｉＮ第２ゲート絶縁膜が成膜されるＳｉＮ第２ゲート絶縁膜成膜工程と、
前記熱ＣＶＤＳｉＮ第２ゲート絶縁膜の表面の前記第１ゲートリセス内にゲート電極が形成されるゲート電極形成工程と、
前記ゲート電極を挟み、前記ＡｌＧａＮ電子供給層の表面にソース電極が形成されるソース電極形成工程と、
前記導電性基板の前記ＡｌＧａＮ電子供給層とは反対側の表面にドレイン電極が形成されるドレイン電極形成工程と
を少なくとも備え、
前記ＵＩＤ−ＧａＮ電子走行層と前記ＵＩＤ−ＡｌＧａＮ電子供給層との双方でキャリアが発生する
ことを特徴とする縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010074557A JP5648307B2 (ja) | 2010-03-29 | 2010-03-29 | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010074557A JP5648307B2 (ja) | 2010-03-29 | 2010-03-29 | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011210781A JP2011210781A (ja) | 2011-10-20 |
| JP5648307B2 true JP5648307B2 (ja) | 2015-01-07 |
Family
ID=44941568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010074557A Expired - Fee Related JP5648307B2 (ja) | 2010-03-29 | 2010-03-29 | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5648307B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101922120B1 (ko) | 2012-07-19 | 2018-11-26 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 제조방법 |
| JP6642883B2 (ja) * | 2015-10-08 | 2020-02-12 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008096521A1 (ja) * | 2007-02-07 | 2008-08-14 | Nec Corporation | 半導体装置 |
| EP2117040B1 (en) * | 2007-02-27 | 2018-05-16 | Fujitsu Limited | Compound semiconductor device and process for producing the same |
| JP2008270310A (ja) * | 2007-04-17 | 2008-11-06 | Toyota Central R&D Labs Inc | Ｉｉｉ族窒化物系化合物半導体縦型トランジスタ及びその製造方法 |
| JP2009212183A (ja) * | 2008-03-03 | 2009-09-17 | Toyota Central R&D Labs Inc | 半導体装置の製造方法 |
| JP2010050347A (ja) * | 2008-08-22 | 2010-03-04 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2010
- 2010-03-29 JP JP2010074557A patent/JP5648307B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011210781A (ja) | 2011-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6701282B2 (ja) | 抵抗率増強領域を有する半導体デバイスおよびその製造方法 | |
| US10032898B2 (en) | Method for manufacturing a HEMT transistor and HEMT transistor with improved electron mobility | |
| JP5323527B2 (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| US9548376B2 (en) | Method of manufacturing a semiconductor device including a barrier structure | |
| US8569800B2 (en) | Field effect transistor | |
| JP5810293B2 (ja) | 窒化物半導体装置 | |
| JP6035721B2 (ja) | 半導体装置の製造方法 | |
| US8330187B2 (en) | GaN-based field effect transistor | |
| US9076854B2 (en) | Semiconductor device | |
| JPWO2008105077A1 (ja) | 化合物半導体装置とその製造方法 | |
| JP2010050347A (ja) | 半導体装置及びその製造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP2010232610A (ja) | 半導体装置及びその製造方法 | |
| US20160225886A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP5144326B2 (ja) | 電界効果トランジスタ | |
| JP2011210779A (ja) | ショットキダイオードおよびその製造方法 | |
| JP6905197B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2011210780A (ja) | ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法 | |
| CN111223777A (zh) | GaN基HEMT器件及其制作方法 | |
| JP4748501B2 (ja) | 高電子移動度トランジスタ | |
| JP5648307B2 (ja) | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 | |
| JP2009239144A (ja) | 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法 | |
| JP2013131653A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5655333B2 (ja) | 半導体構造及びその製造方法 | |
| US20190198655A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5648307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |