JP6905197B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6905197B2
JP6905197B2 JP2017244455A JP2017244455A JP6905197B2 JP 6905197 B2 JP6905197 B2 JP 6905197B2 JP 2017244455 A JP2017244455 A JP 2017244455A JP 2017244455 A JP2017244455 A JP 2017244455A JP 6905197 B2 JP6905197 B2 JP 6905197B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
concentration
dopant
gan
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017244455A
Other languages
English (en)
Other versions
JP2019114581A (ja
Inventor
牧山　剛三
剛三 牧山
優一 美濃浦
優一 美濃浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017244455A priority Critical patent/JP6905197B2/ja
Priority to US16/193,796 priority patent/US10804358B2/en
Publication of JP2019114581A publication Critical patent/JP2019114581A/ja
Application granted granted Critical
Publication of JP6905197B2 publication Critical patent/JP6905197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Description

本発明は、化合物半導体装置及びその製造方法に関する。
化合物半導体を用いた半導体装置としては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴでは、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ ＨＥＭＴが注目されている。ＡｌＧａＮ ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、無線通信用パワーアンプの高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
特開２０１６−１１５９３１号公報 特表２０１５−５２３７３３号公報
しかしながら、ＡｌＧａＮ ＨＥＭＴ等の化合物半導体装置では、ソース電極やドレイン電極等のオーミック電極の化合物半導体領域との接触抵抗（オーミックコンタクト抵抗）が高くなる。このオーミックコンタクト抵抗を低減すべく、化合物半導体領域のオーミック電極の形成部分にｎ−ＧａＮやｎ−ＩｎＧａＮ等の低エネルギー障壁材料を選択再成長して化合物半導体プラグを形成する手法が案出されている。
しかしながら、化合物半導体プラグを形成すると、二次元電子ガスと化合物半導体プラグとが本質的に点接続となることが不可避となる。化合物半導体プラグの化合物半導体領域の界面には、大気中汚染物質や結合欠陥によるキャリア（電子）濃度低下領域が生成され、化合物半導体プラグの構造依存性が惹起されるという問題がある。この構造依存性の一例として、化合物半導体プラグが形成される深さの相違による最大ドレイン電流の変動がある。この最大ドレイン電流の変動により、デバイス電気特性が不均一となる。
本発明は、オーミック電極下に設けられる化合物半導体プラグにおけるキャリア濃度低下領域の生成を抑制し、化合物半導体プラグの構造依存性の小さい化合物半導体装置及びその製造方法を提供することを目的とする。
一つの態様では、化合物半導体装置は、化合物半導体プラグが埋め込み形成された化合物半導体領域と、前記化合物半導体プラグ上に設けられているオーミック電極とを備えており、前記化合物半導体プラグは、前記化合物半導体領域との界面となる側面に、他の部分よりも高濃度のドーパントを含有する高濃度ドーパント層を有する。
一つの態様では、化合物半導体装置の製造方法は、化合物半導体領域に、前記化合物半導体領域との界面となる側面に他の部分よりも高濃度のドーパントを含有する高濃度ドーパント層を有する化合物半導体プラグを埋め込み形成する工程と、前記化合物半導体プラグ上にオーミック電極を形成する工程とを備えている。
一つの側面では、オーミック電極下に設けられる化合物半導体プラグにおけるキャリア濃度低下領域の生成を抑制し、化合物半導体プラグの構造依存性の小さい化合物半導体装置を実現できる。
第１の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図３に引き続き、第１の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図４に引き続き、第１の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法を工程順に示す概略断面図である。 従来のＩｎＡｌＧａＮ ＨＥＭＴ（キャップ層を有しない）のソース電極及びドレイン電極における金属（Ｎｉ）−半導体界面のバンド構造（合金化により構造が変化する前のバンド構造）を示す特性図である。 ゲート電圧とドレイン電流との関係におけるＧａＮプラグ構造依存性を示す特性図である。 選択再成長を施したＩｎＡｌＧａＮ ＨＥＭＴにおけるキャリア濃度分布の計算結果について、本実施形態及び諸比較例を示す特性図である。 第１の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴにおける電気特性を示す特性図である。 第１の実施形態の変形例によるＩｎＡｌＧａＮ ＨＥＭＴの構成を示す概略断面図である。 第２の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図１１に引き続き、第２の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 選択再成長を施したＩｎＡｌＧａＮ ＨＥＭＴにおけるキャリア濃度分布の計算結果について、本実施形態及び比較例を示す特性図である。 選択再成長を施したＩｎＡｌＧａＮ ＨＥＭＴにおけるポテンシャル分布の計算結果について、本実施形態及び比較例を示す特性図である。 第２の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴにおける電気特性を示す特性図である。 第２の実施形態の変形例によるＩｎＡｌＧａＮ ＨＥＭＴの構成を示す概略断面図である。 第３の実施形態による電源装置の概略構成を示す結線図である。 第４の実施形態による高周波増幅器の概略構成を示す結線図である。
［第１の実施形態］
本実施形態では、化合物半導体装置として、窒化物半導体のＩｎＡｌＧａＮ ＨＥＭＴを開示する。
図１〜図５は、第１の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、化合物半導体領域２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体領域２は、核形成層２ａ、バッファ層２ｂ、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅを有して構成される。
ＩｎＡｌＧａＮ ＨＥＭＴでは、電子走行層２ｃの電子供給層２ｅ（正確には中間層２ｄ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｃの化合物半導体（ここではＧａＮ）と電子供給層２ｅの化合物半導体（ここではＩｎＡｌＧａＮ）との格子定数の相違及び自発分極差に基づいて生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ＧａＮを１μｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを０．２μｍ程度の厚みに、ＡｌＮを１ｎｍ程度の厚みに、ＩｎＡｌＧａＮを１０ｎｍ程度の厚みに順次成長する。これにより、核形成層２ａ、バッファ層２ｂ、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅが形成される。中間層２ｄは必要に応じて形成されるものであり、形成しない場合もある。電子供給層２ｅとしては、ＩｎＡｌＧａＮの代わりにＡｌ組成の高いＡｌＧａＮ（例えば、Ａｌ組成を５０％以上とする）を成長し、ＡｌＧａＮ ＨＥＭＴとする場合もある。また、電子供給層２ｅとしてＩｎＡｌＮを形成し、ＩｎＡｌＮ ＨＥＭＴとする場合もある。また、電子供給層２ｅとしてＡｌＮを形成し、ＡｌＮ ＨＥＭＴとする場合もある。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。ＩｎＡｌＧａＮの成長条件としては、原料ガスとしてトリメチルインジウム（ＴＭＩ）ガス、ＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ｉｎ源であるＴＭＩガス、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は７００℃〜１１００℃程度とする。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体領域２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体領域２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体領域２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体領域２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１（ｃ）に示すように、選択成長用マスク１２を形成する。
詳細には、先ず、化合物半導体領域２の全面に絶縁膜として、例えばＳｉＮを形成する。ＳｉＮの堆積は、例えばプラズマＣＶＤ法を用い、ＳｉＨ4及びＮＨ3ガスを原料ガスとして、Ｓｉリッチの成膜条件で例えば１００ｎｍ程度の厚みとする。成膜された絶縁膜、ここではＳｉＮは、ＳｉＨ結合又はＮ−Ｈ結合を１×１０20／ｃｍ3程度以上の密度に含有した、比較的緻密性の低い状態に形成される。当該ＳｉＮにおいては、波長６３３ｎｍの光に対する屈折率が例えばストイキオメトリで例えば２．０５程度以上である。絶縁膜としては、ＳｉＮの代わりにＳｉＯ2やＳｉＯＮを形成しても良い。
次に、絶縁膜の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置を露出する開口を形成する。以上により、絶縁膜上に、２箇所の開口１１ａ，１１ｂを有するレジストマスク１１が形成される。
次に、レジストマスク１１を用いて絶縁膜をドライエッチングし、ソース電極及びドレイン電極の形成予定位置を露出する開口を形成する。ドライエッチングには、例えばＳＦ6ガスを用いる。以上により、開口１２ａ，１２ｂを有する選択成長用マスク１２が形成される。
続いて、図２（ａ）に示すように、化合物半導体領域２にリセス２Ａ，２Ｂを形成する。
詳細には、レジストマスク１１を引き続いて用い、化合物半導体領域２の一部、ここでは電子供給層２ｅ、中間層２ｄ、電子走行層２ｃ、及びバッファ層２ｂの一部まで、例えば５０ｎｍ程度の深さまでドライエッチングする。以上により、化合物半導体領域２にリセス２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。
続いて、図２（ｂ）に示すように、選択成長用マスク１２上のレジストマスク１１を、加温した有機溶剤を用いて除去する。
続いて、図２（ｃ）に示すように、ｎ+−ＧａＮ１３を形成する。
詳細には、ＭＢＥ法等により、ｎ型不純物として例えばＳｉを含む例えばＳｉ原子ビームを照射してｎ+−ＧａＮ１３を成長（再成長）する。ｎ+−ＧａＮ１３のＳｉのドーピング濃度は、例えば２×１０19／ｃｍ3程度とする。ｎ+−ＧａＮ１３は、連通するリセス２Ａ，２Ｂ及び開口１２ａ，１２ｂを埋め込む厚み、例えば１００ｎｍ程度の厚みに形成される。ここで、ｎ+−ＧａＮ１３は、連通するリセス２Ａ，２Ｂ及び開口１２ａ，１２ｂ内で選択成長用マスク１２と接触して形成される。選択成長用マスク１２は、上記のように、ＳｉＨ結合又はＮ−Ｈ結合を１×１０22／ｃｍ3程度以上の密度に含有した、比較的緻密性の低い状態に形成されている。そのため、ｎ+−ＧａＮ１３の成長時における熱印加により、選択成長用マスク１２からｎ+−ＧａＮ１３内にＳｉが更に供給される。ｎ+−ＧａＮ１３の選択成長用マスク１２と近接する側面部分には、Ｓｉ濃度がｎ+−ＧａＮ１３の他の部分より高い高ｎ+−ＧａＮ１３ａが形成される。
続いて、図３（ａ）に示すように、ＧａＮプラグ４，５を形成する。
詳細には、フッ化水素酸の水溶液を用いたウェット処理により、選択成長用マスク１２と、Ｎ+−ＧａＮ１３及び高ｎ+−ＧａＮ１３ａのうち選択成長用マスク１２上の部分とを選択除去する。以上により、リセス２Ａ，２Ｂを埋め込みリセス２Ａ，２Ｂから上方に若干突出するＧａＮプラグ４，５が形成される。ＧａＮプラグ４，５は、化合物半導体領域２との界面となる側面に、ＧａＮプラグ４，５の他の部分（ｎ+−ＧａＮ１３からなる部分）よりも高濃度のドーパントを含有する（高ｎ+−ＧａＮ１３ａからなる）高濃度ドーパント層４ａ，５ａを有する。ＧａＮプラグ４，５では、高濃度ドーパント層４ａ，５ａが他の部分と一体形成されている。
高濃度ドーパント層４ａ，５ａは、ドーパントであるＳｉの濃度が例えば１×１０20／ｃｍ3程度以上とされる。高濃度ドーパント層４ａ，５ａのＳｉ濃度は、１×１０21／ｃｍ3程度以上、更には１×１０22／ｃｍ3程度以上とされることが好ましい。高濃度ドーパント層４ａ，５ａのＳｉ濃度が１×１０20／ｃｍ3程度以上（好ましくは１×１０21／ｃｍ3程度以上、より好ましくは１×１０22／ｃｍ3程度以上）とされることにより、オーミックコンタクト抵抗の十分な低減が得られる。高濃度ドーパント層４ａ，５ａは、化合物半導体領域２のリセス２Ａ，２Ｂの側壁との界面に位置するため、大気中汚染物質等における酸素（Ｏ）等を、ＧａＮプラグ４，５の他の部分に含まれるドーパント（Ｓｉ）とは異なるドーパントとして含有している。
続いて、図３（ｂ）に示すように、オーミック電極であるソース電極６及びドレイン電極７を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体領域２上に塗布し、ＧａＮプラグ４，５の上面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ（下層）／Ａｌ（上層）を、例えば高真空蒸着法により、ＧａＮプラグ４，５の上面を露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃〜６００℃程度の温度で熱処理し、残存したＴｉ／ＡｌとＧａＮプラグ４，５とを合金化させる。これにより、Ｔｉ／ＡｌとＧａＮプラグ４，５のＧａＮとのオーミックコンタクトが確立する。以上により、ＧａＮプラグ４上にソース電極６、ＧａＮプラグ５上にドレイン電極７が形成される。ＧａＮプラグ４はソース電極６の直下でソース電極６と位置整合しており、ＧａＮプラグ５はドレイン電極７の直下でドレイン電極７と位置整合している。
続いて、図３（ｃ）に示すように、保護膜８を形成する。
詳細には、全面を覆うように絶縁物、例えばＳｉＮ膜を形成する。ＳｉＮの堆積は、例えばプラズマＣＶＤ法を用い、ＳｉＨ4及びＮＨ3ガスを原料ガスとして、例えば５０ｎｍ程度の厚みとする。堆積されたＳｉＮにおいては、波長６３３ｎｍの光に対する屈折率が例えばストイキオメトリで２．０近傍である。以上により、保護膜８が形成される。
続いて、図４（ａ）に示すように、保護膜８に開口８ａを形成する。
詳細には、先ず、保護膜８上に単層の電子線レジストを塗布する。電子線レジストは、例えばＰＭＭＡ(米国マイクロケム社製)が用いられ、スピンコート法及びプリベークにより形成される。レジストに電子線を入射して感光させ、現像することにより、レジストのゲート電極の形成予定領域に、電流方向で例えば０．１μｍ長以上の開口を形成する。以上により、開口１５ａを有するレジストマスク１４が形成される。
次に、レジストマスク１４を用いて、保護膜８をドライエッチングする。以上により、保護膜８のゲート電極の形成予定領域に開口８ａが形成される。レジストマスク１４は薬液を用いたウェット処理等により除去される。
続いて、図４（ｂ）に示すように、ゲート電極形成用の３層電子線レジスト１５を形成する。
３層電子線レジスト１５は、下層レジスト１５Ａが例えばＰＭＭＡ（米国マイクロケム社製）で、中間層レジスト１５Ｂが例えばＰＭＧＩ（米国マイクロケム社製）、上層レジスト１５Ｃが例えばＺＥＰ５２０（日本ゼオン社製）で構成される。３層電子線レジスト１５は、例えばスピンコート法及びプリベークにより形成される。上層レジスト１５Ｃに、電流方向で０．８μｍ長程度に電子線を入射して感光させる。電子線描画の後、例えば現像液ＺＥＰ−ＳＤ（日本ゼオン社製）を用いて、上層レジスト１５Ｃに０．８μｍ長の開口１５Ｃａを形成する。
次に、例えばＮＭＤ−Ｗ（東京応化社製）を用いて、上層レジスト１５Ｃの開口１５Ｃａ端から、ソース電極６及びドレイン電極７の方向に０．５μｍ長程度だけセットバックさせた領域の中間層レジスト１５Ｂを除去し、中間層レジスト１５Ｂに開口１５Ｂａを形成する。
次に、中間層レジスト１５Ｂの開口１５Ｂａの中央部位における下層レジスト１５Ａに、保護膜８の開口８ａを内包するように、電流方向で０．１５μｍ長程度に電子線を入射して感光させる。電子線描画の後、例えば現像液ＺＭＤ−Ｂ（日本ゼオン社製）を用いて、下層レジスト１５Ａに０．１５μｍ長程度の開口１５Ａａを形成する。
続いて、図５（ａ）に示すように、電極材料１６を形成する。
３層電子線レジスト１５をマスクとして用いて、例えば高真空蒸着法により、電極材料１６として例えばＮｉ／Ａｕを堆積する。Ｎｉの厚みは１０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。
続いて、図５（ｂ）に示すように、ゲート電極９を形成する。
加温された有機溶剤を用い、リフトオフ法により、３層電子線レジスト１５及びその上に堆積された電極材料１６を除去する。以上により、保護膜８の開口８ａを電極材料１６の一部で埋め込むゲート電極９が形成される。
しかる後、必要に応じて層間絶縁膜や、ソース電極６、ドレイン電極７、及びゲート電極９と電気的に接続される配線等の形成工程を経て、本実施形態によるＩｎＡｌＧａＮ ＨＥＭＴが形成される。
以下、本実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの奏する作用効果について、従来のＩｎＡｌＧａＮ ＨＥＭＴとの比較に基づいて説明する。
従来のＩｎＡｌＧａＮ ＨＥＭＴやＡｌ組成の高い電子供給層を有するＡｌＧａＮ ＨＥＭＴにおいては、オーミック電極であるソース電極及びドレイン電極のオーミックコンタクト抵抗が高い。そのため、当該材料系の特徴である高い２次元電子密度による大きなソース電極−ドレイン電極間電流を得られていない。この高いオーミックコンタクト抵抗の一因は、高Ａｌ組成に起因した高いエネルギー障壁(金属−半導体間障壁)である。ＧａＡｓデバイス等のオーミック電極は、合金化・混晶反応により本来のショットキー性が消失し、オーミックコンタクトを形成している。一方、窒化物半導体では、明確な混晶反応が進み難く、オーミック電極と窒化物半導体との合金化後でも一部でショットキー性が残留していると考えられる。従って、前述した金属−半導体界面に形成されるエネルギー障壁の高さは、オーミックコンタクト抵抗を増大させる原因となっている。
図６は、従来のＩｎＡｌＧａＮ ＨＥＭＴ（ＧａＮプラグを有しない）のソース電極及びドレイン電極における金属（Ｎｉ）−半導体界面のバンド構造（合金化により構造が変化する前のバンド構造）を示す特性図である。大きなエネルギー障壁のため、トンネル現象による電流が制限されオーミックコンタクト抵抗が高くなる傾向が予測される。この大きなオーミックコンタクト抵抗は、最大ソース電極−ドレイン電極間電流を低下させ、増幅器等の出力特性に直接的に影響する。更に、オーミック電極の高いコンタクト抵抗による電界集中は、物理的及び化学的変化を促進させ、オーミック電極の信頼性を低下させる。
上述のオーミックコンタクト抵抗を低減する手法として、オーミック電極の形成部分にｎ−ＧａＮやｎ−ＩｎＧａＮ等の低エネルギー障壁材料を選択再成長させること（ＧａＮプラグの形成）が有望視されている。しかしながらこの場合、二次元電子ガスとプラグとが本質的に点接続となることを避けられず、一定の不安定性を有する。
この接続点（接続界面）は、選択再成長によるＧａＮプラグの化合物半導体領域のリセス側壁との接続部であり、大気中汚染物質や結合欠陥により電子に対する障壁（アクセプタ等）を形成し易い状況にある。選択再成長によるＧａＮプラグの化合物半導体領域のリセス側壁との接続部には、キャリア濃度低下領域が生成される。このキャリア濃度低下領域の存在に起因して、二次元電子ガス濃度の低下や、二次元電子ガスとＧａＮプラグとの点接続性能の不安定化、コンタクト抵抗のＧａＮプラグによる構造依存性等が惹起される。
図７は、ゲート電圧とドレイン電流との関係におけるＧａＮプラグ構造依存性を示す特性図であり、（ａ）はＧａＮプラグの深さ（高さ）が１０ｎｍである場合、（ｂ）はＧａＮプラグの深さ（高さ）が４０ｎｍである場合をそれぞれ示している。
例えばキャリア濃度が１×１０19／ｃｍ3程度のキャリア濃度低下層が生成した場合、ゲート電圧−ドレイン電流特性にＧａＮプラグの深さ依存性が発現することが判る。具体的には、ＧａＮプラグの深さが４０ｎｍから１０ｎｍになった場合、最大ドレイン電流が１０％程度低下する。この最大ドレイン電流のＧａＮプラグ構造依存性は、デバイス電気特性の均一性に影響を与える。
図８は、選択再成長を施したＩｎＡｌＧａＮ ＨＥＭＴにおけるキャリア濃度分布の計算結果について、本実施形態及び諸比較例を示す特性図である。（ａ）は、高濃度ドーパント層を有しないがプラグ全域で十分なキャリア濃度が確保された理想状態のキャリア濃度分布（比較例１）を示している。（ｂ）は、高濃度ドーパント層を有さない場合のＧａＮプラグによる実際のキャリア濃度分布（比較例３）を示している。（ｃ）は、高濃度ドーパント層を有する本実施形態のキャリア濃度分布を示している。キャリア濃度の単位はｃｍ-3である。
図８（ａ）では、ＧａＮプラグにおいてキャリア濃度の低下は生じていない。図８（ｂ）では、ＧａＮプラグの化合物半導体領域のリセス側壁との接続部でキャリア濃度が低下し、電気伝導に影響を与えるキャリア濃度低下領域が発現することが判る。このキャリア濃度低下領域が、前述のゲート電圧−ドレイン電流特性のＧａＮプラグの深さ依存性が発生する原因となる。これに対して本実施形態の図８（ｃ）では、ＧａＮプラグの化合物半導体領域との界面となる側面部分に高濃度ドーパント層が形成されることにより、キャリア濃度低下領域の生成が十分に抑制されていることが判る。そのため、再成長時のＧａＮプラグの化合物半導体領域のリセス側壁との接続部における大気中汚染物質や結合欠陥によるキャリア濃度の低下に起因したオーミックコンタクト抵抗及びオーミックコンタクト抵抗率の上昇を抑制される。
図９は、本実施形態によるＩｎＡｌＧａＮ ＨＥＭＴにおける電気特性を示す特性図である。（ａ），（ｂ）がＧａＮプラグの深さ（高さ）が１０ｎｍである場合、（ｃ），（ｄ）がＧａＮプラグの深さ（高さ）が４０ｎｍである場合である。（ａ），（ｃ）がドレイン電圧とドレイン電流との関係を、（ｂ），（ｄ）がゲート電圧とドレイン電流との関係をそれぞれ示している。本実施形態では、低いオン抵抗と大きな最大ドレイン電流を得られ、且つＧａＮプラグによる構造依存性のない電気特性が得られることが判る。
以上説明したように、本実施形態によれば、ソース電極及びドレイン電極下に設けられる化合物半導体プラグにおけるキャリア濃度低下領域の生成を抑制し、化合物半導体プラグの構造依存性の小さいＩｎＡｌＧａＮ ＨＥＭＴが実現する。
（変形例）
ここで、第１の実施形態の変形例について説明する。本例では、ＧａＮプラグに生成される高濃度ドーパント層が若干異なる点で第１の実施形態と相違する。
図１０は、本実施形態の変形例によるＩｎＡｌＧａＮ ＨＥＭＴの構成を示す概略断面図である。
本例では、図１（ｃ）の工程において、例えばプラズマＣＶＤ法を用い、ＳｉＨ4及びＮＨ3ガスを原料ガスとして、Ｓｉリッチの成膜条件で例えば１００ｎｍ程度の厚みにＳｉＮを形成する。これにより、成膜された絶縁膜、ここではＳｉＮは、ＳｉＨ結合及びＮ−Ｈ結合を２×１０22／ｃｍ3程度以上の密度に含有した、比較的緻密性の低い状態に形成される。当該ＳｉＮは、波長６３３ｎｍの光に対する屈折率が例えば２．０５程度以上のＳｉリッチとされている。絶縁膜としては、ＳｉＮの代わりにＳｉＯ2やＳｉＯＮを形成しても良い。
図２（ｃ）の工程において、本実施形態と同様にｎ+−ＧａＮを形成する。選択成長用マスク１２は、上記のように、波長６３３ｎｍの光に対する屈折率が２．０５程度以上のＳｉリッチとされている。そのため、ｎ+−ＧａＮの成長時における熱処理により、選択成長用マスク１２からｎ+−ＧａＮ内にＳｉが更に供給される。ｎ+−ＧａＮの選択成長用マスク１２と近接する側面と共に、ｎ+−ＧａＮの底面の一部にかけてＳｉが拡散し、Ｓｉ濃度がｎ+−ＧａＮの他の部分より高い高ｎ+−ＧａＮが形成される。
そして、図３（ａ）の工程において、ＧａＮプラグ２４，２５を形成する。ＧａＮプラグ２４，２５は、ＧａＮプラグ２４，２５の他の部分（ｎ+−ＧａＮからなる部分）よりも高濃度のドーパントを含有する（高ｎ+−ＧａＮからなる）高濃度ドーパント層２４ａ，２５ａを有する。高濃度ドーパント層２４ａ，２５ａは、ＧａＮプラグ２４，２５の化合物半導体領域２との界面となる側面部分に形成されている。本例では、高濃度ドーパント層２４ａ，２５ａは、当該側面部分の底部が側面部分から化合物半導体領域２の内部に向かって突出し、断面Ｌ字形状に形成される。
ＧａＮプラグ２４，２５では、高濃度ドーパント層２４ａ，２５ａが他の部分と一体形成されている。高濃度ドーパント層２４ａ，２５ａは、ドーパントであるＳｉの濃度が例えば１×１０20／ｃｍ3程度以上とされる。高濃度ドーパント層２４ａ，２５ａのＳｉ濃度は、１×１０21／ｃｍ3程度以上、更には１×１０22／ｃｍ3程度以上とされることが好ましい。高濃度ドーパント層２４ａ，２５ａのＳｉ濃度が１×１０20／ｃｍ3程度以上（好ましくは１×１０21／ｃｍ3程度以上、より好ましくは１×１０22／ｃｍ3程度以上）とされることにより、オーミックコンタクト抵抗の十分な低減が得られる。高濃度ドーパント層２４ａ，２５ａは、化合物半導体領域２のリセス２Ａ，２Ｂの側壁との界面に位置するため、大気中汚染物質等における酸素（Ｏ）等を、ＧａＮプラグ２４，２５の他の部分に含まれるドーパント（Ｓｉ）とは異なるドーパントとして含有している。
その他の諸工程は、本実施形態と同様である。
本例によれば、ソース電極及びドレイン電極下に設けられる化合物半導体プラグにおけるキャリア濃度低下領域の生成を抑制し、化合物半導体プラグの構造依存性の小さいＩｎＡｌＧａＮ ＨＥＭＴが実現する。
［第２の実施形態］
本実施形態では、第１の実施形態と同様に、化合物半導体装置として窒化物半導体のＩｎＡｌＧａＮ ＨＥＭＴを開示するが、ＧａＮプラグが若干異なる点で第１の実施形態と相違する。
図１１〜図１２は、第２の実施形態によるＩｎＡｌＧａＮ ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
先ず、第１の実施形態の図１（ａ）〜図１（ｂ）と同様の工程を行う。これにより、核形成層２ａ、バッファ層２ｂ、電子走行層２ｃ、中間層２ｄ、及び電子供給層２ｅを有する化合物半導体領域２に素子分離構造３が形成される。
続いて、図１１（ａ）に示すように、選択成長用マスク１２を形成する。
詳細には、先ず、化合物半導体領域２の全面に絶縁膜として、例えばＳｉＮを形成する。ＳｉＮの堆積は、例えばプラズマＣＶＤ法を用い、ＳｉＨ4及びＮＨ3ガスを原料ガスとして、Ｓｉリッチの成膜条件で例えば１００ｎｍ程度の厚みとする。成膜された絶縁膜、ここではＳｉＮは、ＳｉＨ結合又はＮ−Ｈ結合を２×１０22／ｃｍ3程度以上の密度に含有した、比較的緻密性の低い状態に形成される。当該ＳｉＮは、波長６３３ｎｍの光に対する屈折率が例えば２．０５程度以上のものである。絶縁膜としては、ＳｉＮの代わりにＳｉＯ2やＳｉＯＮを形成しても良い。
次に、絶縁膜の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置よりも所定距離だけ拡張した開口を形成する。所定距離としては、例えば０．１μｍ程度とする。以上により、絶縁膜上に、２箇所の開口１７ａ，１７ｂを有するレジストマスク１７が形成される。
次に、レジストマスク１７を用いて絶縁膜をドライエッチングし、ソース電極及びドレイン電極の形成予定位置よりも所定距離だけ拡張した部位を露出する開口を形成する。ドライエッチングには、例えばＳＦ6ガスを用いる。以上により、開口１２ａ，１２ｂを有する選択成長用マスク１２が形成される。レジストマスク１７を、加温した有機溶剤を用いて除去する。
続いて、図１１（ｂ）に示すように、化合物半導体領域２にリセス２Ａ，２Ｂを形成する。
詳細には、全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置を露出する開口を形成する。以上により、選択成長用マスク１２の開口１２ａ，１２ｂよりも０．１μｍ程度だけ幅狭に、開口１８ａ，１８ｂを有するレジストマスク１８が形成される。レジストマスク１８は、選択成長用マスク１２と、選択成長用マスク１２の両端部から露出する電子供給層２ｅの一部（幅０．１μｍ程度の部位）とを覆っている。
次に、レジストマスク１８を用いて、化合物半導体領域２の一部、ここでは電子供給層２ｅ、中間層２ｄ、電子走行層２ｃ、及びバッファ層２ｂの一部まで、例えば５０ｎｍ程度の深さまでドライエッチングする。以上により、化合物半導体領域２にリセス２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。レジストマスク１８を、加温した有機溶剤を用いて除去する。
続いて、図１１（ｃ）に示すように、ｎ+−ＧａＮ２１を形成する。
詳細には、ＭＢＥ法等により、ｎ型ドーパントとして例えばＳｉ原子ビームを照射してｎ+−ＧａＮ２１を成長（再成長）する。ｎ+−ＧａＮ１３のＳｉのドーピング濃度は、例えば２×１０19／ｃｍ3程度とする。ｎ+−ＧａＮ１３は、連通するリセス２Ａ，２Ｂ及び開口１２ａ，１２ｂを埋め込む厚み、例えば７０ｎｍ程度の厚みに形成される。ここで、ｎ+−ＧａＮ２１は、連通するリセス２Ａ，２Ｂ及び開口１２ａ，１２ｂ内で選択成長用マスク１２と接触して形成される。選択成長用マスク１２は、上記のように、ＳｉＨ結合又はＮ−Ｈ結合を２×１０22／ｃｍ3程度以上の密度に含有した、比較的緻密性の低い状態に形成されている。そのため、ｎ+−ＧａＮ２１の成長時における熱処理により、選択成長用マスク１２からｎ+−ＧａＮ２１内にＳｉが更に供給される。ｎ+−ＧａＮ２１の選択成長用マスク１２と近接する部位には、Ｓｉ濃度がｎ+−ＧａＮ２１の他の部分より高い高ｎ+−ＧａＮ２１ａが形成される。
続いて、図１２（ａ）に示すように、ＧａＮプラグ２２，２３を形成する。
詳細には、フッ化水素酸の水溶液を用いたウェット処理により、選択成長用マスク１２と、Ｎ+−ＧａＮ２１及び高ｎ+−ＧａＮ２１ａのうち選択成長用マスク１２上の部分とを選択除去する。以上により、リセス２Ａ，２Ｂを埋め込みリセス２Ａ，２Ｂから上方に若干突出するＧａＮプラグ２２，２３が形成される。ＧａＮプラグ２２，２３は、ＧａＮプラグ２２，２３の他の部分（ｎ+−ＧａＮ２１からなる部分）よりも高濃度のドーパントを含有する（高ｎ+−ＧａＮ２１ａからなる）高濃度ドーパント層２２ａ，２３ａを有する。
高濃度ドーパント層２２ａ，２３ａは、化合物半導体領域２との界面となる側面部分に形成されている。本実施形態では、高濃度ドーパント層２２ａ，２３ａは、当該側面部分の上部が化合物半導体領域２の内側（ゲート電極９側）に向かって突出して、断面逆Ｌ字形状とされている。この形状により、高濃度ドーパント層２２ａ，２３ａは、平面視では電子供給層２ｅと一部重畳する。
ＧａＮプラグ２２，２３では、高濃度ドーパント層２２ａ，２３ａが他の部分と一体形成されている。高濃度ドーパント層２２ａ，２３ａは、ドーパントであるＳｉの濃度が例えば１×１０20／ｃｍ3程度以上とされる。高濃度ドーパント層２２ａ，２３ａのＳｉ濃度は、１×１０21／ｃｍ3程度以上、更には１×１０22／ｃｍ3程度以上とされることが好ましい。高濃度ドーパント層２２ａ，２３ａのＳｉ濃度が１×１０20／ｃｍ3程度以上（好ましくは１×１０21／ｃｍ3程度以上、より好ましくは１×１０22／ｃｍ3程度以上）とされることにより、オーミックコンタクト抵抗の十分な低減が得られる。高濃度ドーパント層２２ａ，２３ａは、化合物半導体領域２のリセス２Ａ，２Ｂの側壁との界面に位置するため、大気中汚染物質等における酸素（Ｏ）等を、ＧａＮプラグ２３，２３の他の部分に含まれるドーパント（Ｓｉ）とは異なるドーパントとして含有している。
続いて、図１２（ｂ）に示すように、オーミック電極であるソース電極６及びドレイン電極７を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体領域２上に塗布し、ＧａＮプラグ２２，２３の上面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ（下層）／Ａｌ（上層）を、例えば高真空蒸着法により、ＧａＮプラグ２２，２３の上面を露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃〜６００℃程度の温度で熱処理し、残存したＴｉ／ＡｌとＧａＮプラグ２２，２３とを合金化させる。これにより、Ｔｉ／ＡｌとＧａＮプラグ２２，２３のＧａＮとのオーミックコンタクトが確立する。以上により、ＧａＮプラグ２２上にソース電極６、ＧａＮプラグ２３上にドレイン電極７が形成される。ソース電極６はＧａＮプラグ２２上に設けられており、平面視でソース電極６のゲート電極９側の一端から高濃度ドーパント層２２ａの上面部分が突出している。ドレイン電極７はＧａＮプラグ２３上に設けられており、平面視でドレイン電極７のゲート電極９側の一端から高濃度ドーパント層２２ａの上面部分が突出している。
続いて、第１の実施形態の図３（ｃ）〜図５（ｂ）と同様の工程を行い、図１２（ｃ）に示すように、ゲート電極９が形成される。
しかる後、必要に応じて層間絶縁膜や、ソース電極６、ドレイン電極７、及びゲート電極９と電気的に接続される配線等の形成工程を経て、本実施形態によるＩｎＡｌＧａＮ ＨＥＭＴが形成される。
図１３は、選択再成長を施したＩｎＡｌＧａＮ ＨＥＭＴにおけるキャリア濃度分布の計算結果について、本実施形態及び比較例を示す特性図である。（ａ）は、高濃度ドーパント層を有しないがプラグ全域で十分なキャリア濃度が確保された理想状態のキャリア濃度分布（比較例）を示している。（ｂ）は、高濃度ドーパント層を有する本実施形態のキャリア濃度分布を示している。キャリア濃度の単位はｃｍ-3である。
比較例の図１３（ａ）では、ＧａＮプラグにおいてキャリア濃度の低下は生じていない。本実施形態の図１３（ｂ）では、高濃度ドーパント層が形成されることにより、キャリア濃度低下領域の生成が十分に抑制されていることが判る。そのため、再成長時のＧａＮプラグの化合物半導体領域のリセス側壁との接続部における大気中汚染物質や結合欠陥によるキャリア濃度低下に起因したオーミックコンタクト抵抗及びオーミックコンタクト抵抗率の上昇が抑制される。
図１４は、選択再成長を施したＩｎＡｌＧａＮ ＨＥＭＴにおけるポテンシャル分布の計算結果について、本実施形態及び比較例を示す特性図である。（ａ）は、高濃度ドーパント層を有しないがプラグ全域で十分なキャリア濃度が確保された理想状態のポテンシャル分布（比較例）を示している。（ｂ）は、高濃度ドーパント層を有する本実施形態のポテンシャル分布を示している。ポテンシャルの単位はＶである。
比較例の図１４（ａ）では、電子供給層の上方のソース電極の近接領域におけるＳｉＮ膜内にポテンシャルの大きな傾きが存在する。このポテンシャルの傾き、即ち電界は、電極材料、化合物半導体、及び絶縁物の相互又は単独の化学反応を促進する可能性がある。これに対して、本実施形態の図１４（ｂ）では、上記のＳｉＮ膜内におけるポテンシャルの大きな傾きは、電子供給層の上方に位置整合して存在する高濃度ドーパント層に内包され、周囲の絶縁膜内にポテンシャルの傾きが漏洩しないことが判る。即ち、上記した化学反応を起こし易い個所における劣化を抑制する効果がある。そのため、上記したオーミックコンタクト抵抗及びオーミックコンタクト抵抗率の上昇が抑制されると共に、オーミック電極近傍における材料構造品質の劣化が抑制される。
図１５は、本実施形態によるＩｎＡｌＧａＮ ＨＥＭＴにおける電気特性を示す特性図である。（ａ），（ｂ）がＧａＮプラグの深さ（高さ）が１０ｎｍである場合、（ｃ），（ｄ）がＧａＮプラグの深さ（高さ）が４０ｎｍである場合である。（ａ），（ｃ）がドレイン電圧とドレイン電流との関係を、（ｂ），（ｄ）がゲート電圧とドレイン電流との関係をそれぞれ示している。本実施形態では、低いオン抵抗と大きな最大ドレイン電流を得られ、且つＧａＮプラグによる構造依存性のない電気特性が得られることが判る。
以上説明したように、本実施形態によれば、ソース電極及びドレイン電極下に設けられる化合物半導体プラグにおけるキャリア濃度低下領域の生成を抑制し、化合物半導体プラグの構造依存性の小さいＩｎＡｌＧａＮ ＨＥＭＴが実現する。
（変形例）
ここで、第２の実施形態の変形例について説明する。本例では、ＧａＮプラグに生成される高濃度ドーパント層が若干異なる点で第１の実施形態と相違する。
図１６は、本実施形態の変形例によるＩｎＡｌＧａＮ ＨＥＭＴの構成を示す概略断面図である。
本例では、図１１（ａ）の工程において、例えばプラズマＣＶＤ法を用い、ＳｉＨ4及びＮＨ3ガスを原料ガスとして、Ｓｉリッチの成膜条件で例えば１００ｎｍ程度の厚みにＳｉＮを形成する。これにより、成膜された絶縁膜、ここではＳｉＮは、ＳｉＨ結合又はＮ−Ｈ結合を２×１０22／ｃｍ3程度以上の密度に含有した、比較的緻密性の低い状態に形成される。当該ＳｉＮは、波長６３３ｎｍの光に対する屈折率が例えば２．０５程度以上のＳｉリッチとされている。絶縁膜としては、ＳｉＮの代わりにＳｉＯ2やＳｉＯＮを形成しても良い。
図１１（ｃ）の工程において、本実施形態と同様にｎ+−ＧａＮを形成する。選択成長用マスク１２は、上記のように、波長６３３ｎｍの光に対する屈折率が２．０５程度以上のＳｉリッチとされている。そのため、ｎ+−ＧａＮの成長時における熱処理により、選択成長用マスク１２からｎ+−ＧａＮ内にＳｉが更に供給される。ｎ+−ＧａＮの選択成長用マスク１２と近接する側面部分と共に、ｎ+−ＧａＮ２１の底面の一部にかけてＳｉが拡散し、Ｓｉ濃度がｎ+−ＧａＮの他の部分より高い高ｎ+−ＧａＮが形成される。
そして、図１２（ａ）の工程と同様にして、図１６のように、ＧａＮプラグ２６，２７を形成する。ＧａＮプラグ２６，２７は、ＧａＮプラグ２６，２７の他の部分（ｎ+−ＧａＮからなる部分）よりも高濃度のドーパントを含有する（高ｎ+−ＧａＮからなる）高濃度ドーパント層２６ａ，２７ａを有する。高濃度ドーパント層２２ａ，２３ａは、ＧａＮプラグ２６，２７の化合物半導体領域２との界面となる側面部分に形成されている。本例では、高濃度ドーパント層２６ａ，２７ａは、その上部が側面部分から化合物半導体領域２の内側（ゲート電極９側）に向かって突出すると共に、その底部が側面部分から当該ＧａＮプラグ２６，２７の内部に向かって突出し、断面Ｓ字形状とされている。この形状により、高濃度ドーパント層２６ａ，２７ａは、平面視では電子供給層２ｅと一部重畳する。
図１６のように、ＧａＮプラグ２６，２７では、高濃度ドーパント層２６ａ，２７ａが他の部分と一体形成されている。高濃度ドーパント層２６ａ，２７ａは、ドーパントであるＳｉの濃度が例えば１×１０20／ｃｍ3程度以上とされる。高濃度ドーパント層２６ａ，２７ａのＳｉ濃度は、１×１０21／ｃｍ3程度以上、更には１×１０22／ｃｍ3程度以上とされることが好ましい。高濃度ドーパント層２６ａ，２７ａのＳｉ濃度が１×１０20／ｃｍ3程度以上（好ましくは１×１０21／ｃｍ3程度以上、より好ましくは１×１０22／ｃｍ3程度以上）とされることにより、オーミックコンタクト抵抗の十分な低減が得られる。高濃度ドーパント層２６ａ，２７ａは、化合物半導体領域２のリセス２Ａ，２Ｂの側壁との界面に位置するため、大気中汚染物質等における酸素（Ｏ）等を、ＧａＮプラグ２６，２７の他の部分に含まれるドーパント（Ｓｉ）とは異なるドーパントとして含有している。
その他の諸工程は、本実施形態と同様である。
本例によれば、ソース電極及びドレイン電極下に設けられる化合物半導体プラグにおけるキャリア濃度低下領域の生成を抑制し、化合物半導体プラグの構造依存性の小さいＩｎＡｌＧａＮ ＨＥＭＴが実現する。
なお、第１及び第２の実施形態及びこれらの変形例では、ゲート長方向の断面がＴ字形状のゲート電極９を形成する場合を例示したが、これに限定されるものではない。例えば、ゲート長方向の断面が矩形状のゲート電極を形成しても良い。
また、第１及び第２の実施形態及びこれらの変形例では、いわゆるショットキー型のＩｎＡｌＧａＮ ＨＥＭＴを例示したが、これに限定されるものではない。例えば、電子供給層２ｅとゲート電極９との間にゲート絶縁膜を有するＭＩＳ型のＩｎＡｌＧａＮ ＨＥＭＴを作製するようにしても良い。例えば、保護膜８に開口を形成することなく、適切な厚みの保護膜８をゲート絶縁膜として用いることが考えられる。ゲート絶縁膜としては、Ｓｉ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積することが好ましい。
（第３の実施形態）
本実施形態では、第１及び第２の実施形態並びにこれらの変形例から選ばれた１種のＩｎＡｌＧａＮ ＨＥＭＴを適用した電源装置を開示する。
図１７は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路２２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路３２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
本実施形態では、一次側回路３１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ,３６ｅが、第１及び第２の実施形態並びにこれらの変形例から選ばれた１種のＩｎＡｌＧａＮ ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態によれば、ソース電極及びドレイン電極下に設けられる化合物半導体プラグにおけるキャリア濃度低下領域の生成を抑制し、化合物半導体プラグの構造依存性の小さいＩｎＡｌＧａＮ ＨＥＭＴを、電源装置に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
（第４の実施形態）
本実施形態では、第１及び第２の実施形態並びにこれらの変形例から選ばれた１種のＩｎＡｌＧａＮ ＨＥＭＴを適用した高周波増幅器を開示する。
図１８は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態並びにこれらの変形例から選ばれた１種のＩｎＡｌＧａＮ ＨＥＭＴを有している。なお図１８では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
本実施形態では、ソース電極及びドレイン電極下に設けられる化合物半導体プラグにおけるキャリア濃度低下領域の生成を抑制し、化合物半導体プラグの構造依存性の小さいＩｎＡｌＧａＮ ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）化合物半導体プラグが埋め込み形成された化合物半導体領域と、
前記化合物半導体プラグ上に設けられているオーミック電極と
を備えており、
前記化合物半導体プラグは、前記化合物半導体領域との界面となる側面部分に、他の部分よりも高濃度のドーパントを含有する高濃度ドーパント層を有することを特徴とする化合物半導体装置。
（付記２）前記高濃度ドーパント層は、上部が前記側面部分から前記化合物半導体領域の内側に向かって突出していることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記高濃度ドーパント層は、底部が前記側面部分から前記化合物半導体プラグの内部に向かって突出していることを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記高濃度ドーパント層は、ドーパントの濃度が１×１０20／ｃｍ3以上であることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）前記高濃度ドーパント層は、ドーパントの濃度が１×１０21／ｃｍ3以上であることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記６）前記高濃度ドーパント層は、ドーパントの濃度が１×１０22／ｃｍ3以上であることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記７）前記化合物半導体プラグは、前記高濃度ドーパント層が前記他の部分と一体形成されていることを特徴とする付記１〜６のいずれか１項に記載の化合物半導体装置。
（付記８）前記高濃度ドーパント層は、前記他の部分が含有するドーパント以外のドーパントを含有していることを特徴とする付記１〜７のいずれか１項に記載の化合物半導体装置。
（付記９）前記化合物半導体領域は電子供給層を有しており、
前記電子供給層は、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、及びＡｌＮから選ばれた１種を含有することを特徴とする付記１〜８のいずれか１項に記載の化合物半導体装置。
（付記１０）化合物半導体領域に、前記化合物半導体領域との界面となる側面部分に他の部分よりも高濃度のドーパントを含有する高濃度ドーパント層を有する化合物半導体プラグを埋め込み形成する工程と、
前記化合物半導体プラグ上にオーミック電極を形成する工程と
を備えたことを特徴とする化合物半導体装置の製造方法。
（付記１１）前記化合物半導体プラグを形成する前に、前記化合物半導体領域上にシリコン絶縁膜を形成する工程を備えており、
前記シリコン絶縁膜が前記高濃度ドーパント層と接触するように、前記化合物半導体プラグを形成することを特徴とする付記１０に記載の化合物半導体装置の製造方法。
（付記１２）前記シリコン絶縁膜はシリコンリッチであることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
（付記１３）前記高濃度ドーパント層は、上部が前記側面部分から前記化合物半導体領域の内側に向かって突出していることを特徴とする付記１０〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）前記高濃度ドーパント層は、底部が前記側面部分から前記化合物半導体プラグ内部に向かって突出していることを特徴とする付記１０〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）前記高濃度ドーパント層は、ドーパントの濃度が１×１０20／ｃｍ3以上であることを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１６）前記高濃度ドーパント層は、ドーパントの濃度が１×１０21／ｃｍ3以上であることを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１７）前記高濃度ドーパント層は、ドーパントの濃度が１×１０22／ｃｍ3以上であることを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１８）前記化合物半導体プラグは、前記高濃度ドーパント層が前記他の部分と一体形成されることを特徴とする付記１０〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１９）前記高濃度ドーパント層は、前記他の部分が含有するドーパント以外のドーパントを含有することを特徴とする付記１０〜１８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記２０）前記化合物半導体領域は電子供給層を有しており、
前記電子供給層は、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、及びＡｌＮから選ばれた１種を含有することを特徴とする付記１０〜１９のいずれか１項に記載の化合物半導体装置の製造方法。
（付記２１）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源装置であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体プラグが埋め込み形成された化合物半導体領域と、
前記化合物半導体プラグ上に設けられているオーミック電極と
を備えており、
前記化合物半導体プラグは、前記化合物半導体領域との界面となる側面部分に、他の部分よりも高濃度のドーパントを含有する高濃度ドーパント層を有することを特徴とする電源装置。
（付記２２）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体プラグが埋め込み形成された化合物半導体領域と、
前記化合物半導体プラグ上に設けられているオーミック電極と
を備えており、
前記化合物半導体プラグは、前記化合物半導体領域との界面となる側面部分に、他の部分よりも高濃度のドーパントを含有する高濃度ドーパント層を有することを特徴とする高周波増幅器。
１ ＳｉＣ基板
２ 化合物半導体領域
２ａ核形成層
２ｂ バッファ層
２ｃ 電子走行層
２ｄ 中間層
２ｅ 電子供給層
２Ａ，２Ｂ 電極用リセス
３ 素子分離構造
４，５，２２，２３，２４，２５，２６，２７ ＧａＮプラグ
４ａ，５ａ，２２ａ，２３ａ，２４ａ，２５ａ，２６ａ，２７ａ 高濃度ドーパント層
６ ソース電極
７ ドレイン電極
８ 保護膜
８ａ，１１ａ，１１ｂ，１２ａ，１２ｂ，１４ａ，１５Ａａ，１５Ｂａ，１５Ｃａ，１７ａ，１７ｂ，１８ａ，１８ｂ 開口
９ ゲート電極
１１，１４，１７，１８ レジストマスク
１２ 選択成長用マスク
１３，２１ Ｎ+−ＧａＮ
１３ａ，２１ａ 高Ｎ+−ＧａＮ
１５ ３層電子線レジスト
１５Ａ 下層レジスト
１５Ｂ 中間層レジスト
１５Ｃ 上層レジスト
１６ 電極材料
３１ 一次側回路
３２ 二次側回路
３３ トランス
３４ 交流電源
３５ ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ スイッチング素子
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ

Claims (19)

  1. 化合物半導体プラグが埋め込み形成された化合物半導体領域と、
    前記化合物半導体プラグ上に設けられているオーミック電極と
    を備えており、
    前記化合物半導体プラグは、前記化合物半導体領域との界面となる側面部分に、他の部分よりも高濃度のドーパントを含有する高濃度ドーパント層を有することを特徴とする化合物半導体装置。
  2. 前記高濃度ドーパント層は、上部が前記側面部分から前記化合物半導体領域の内側に向かって突出していることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記高濃度ドーパント層は、底部が前記側面部分から前記化合物半導体プラグの内部に向かって突出していることを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記高濃度ドーパント層は、ドーパントの濃度が１×１０20／ｃｍ3以上であることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  5. 前記高濃度ドーパント層は、ドーパントの濃度が１×１０21／ｃｍ3以上であることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  6. 前記高濃度ドーパント層は、ドーパントの濃度が１×１０22／ｃｍ3以上であることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  7. 前記化合物半導体プラグは、前記高濃度ドーパント層が前記他の部分と一体形成されていることを特徴とする請求項１〜６のいずれか１項に記載の化合物半導体装置。
  8. 前記高濃度ドーパント層は、前記他の部分が含有するドーパント以外のドーパントを含有していることを特徴とする請求項１〜７のいずれか１項に記載の化合物半導体装置。
  9. 前記化合物半導体領域は電子供給層を有しており、
    前記電子供給層は、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、及びＡｌＮから選ばれた１種を含有することを特徴とする請求項１〜８のいずれか１項に記載の化合物半導体装置。
  10. 化合物半導体領域に、前記化合物半導体領域との界面となる側面部分に他の部分よりも高濃度のドーパントを含有する高濃度ドーパント層を有する化合物半導体プラグを埋め込み形成する工程と、
    前記化合物半導体プラグ上にオーミック電極を形成する工程と
    を備えたことを特徴とする化合物半導体装置の製造方法。
  11. 前記化合物半導体プラグを形成する前に、前記化合物半導体領域上にシリコン絶縁膜を形成する工程を備えており、
    前記シリコン絶縁膜が前記高濃度ドーパント層と接触するように、前記化合物半導体プラグを形成することを特徴とする請求項１０に記載の化合物半導体装置の製造方法。
  12. 前記シリコン絶縁膜はシリコンリッチであることを特徴とする請求項１１に記載の化合物半導体装置の製造方法。
  13. 前記高濃度ドーパント層は、上部が前記側面部分から前記化合物半導体領域の内側に向かって突出していることを特徴とする請求項１０〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
  14. 前記高濃度ドーパント層は、底部が前記側面部分から前記化合物半導体プラグ内部に向かって突出していることを特徴とする請求項１０〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
  15. 前記高濃度ドーパント層は、ドーパントの濃度が１×１０20／ｃｍ3以上であることを特徴とする請求項１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
  16. 前記高濃度ドーパント層は、ドーパントの濃度が１×１０21／ｃｍ3以上であることを特徴とする請求項１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
  17. 前記高濃度ドーパント層は、ドーパントの濃度が１×１０22／ｃｍ3以上であることを特徴とする請求項１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
  18. 前記高濃度ドーパント層は、前記他の部分が含有するドーパント以外のドーパントを含有することを特徴とする請求項１０〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
  19. 前記化合物半導体領域は電子供給層を有しており、
    前記電子供給層は、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、及びＡｌＮから選ばれた１種を含有することを特徴とする請求項１０〜１８のいずれか１項に記載の化合物半導体装置の製造方法。
JP2017244455A 2017-12-20 2017-12-20 化合物半導体装置及びその製造方法 Active JP6905197B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017244455A JP6905197B2 (ja) 2017-12-20 2017-12-20 化合物半導体装置及びその製造方法
US16/193,796 US10804358B2 (en) 2017-12-20 2018-11-16 Compound semiconductor device and method with high concentration dopant layer in regrown compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017244455A JP6905197B2 (ja) 2017-12-20 2017-12-20 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019114581A JP2019114581A (ja) 2019-07-11
JP6905197B2 true JP6905197B2 (ja) 2021-07-21

Family

ID=66814755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017244455A Active JP6905197B2 (ja) 2017-12-20 2017-12-20 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10804358B2 (ja)
JP (1) JP6905197B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177089A (ja) * 1999-12-20 2001-06-29 Nec Corp 電界効果トランジスタ
JP5052807B2 (ja) * 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
JP5453786B2 (ja) * 2008-12-02 2014-03-26 日本電気株式会社 ヘテロ接合電界効果トランジスタおよびその製造方法
JP5505698B2 (ja) * 2010-02-01 2014-05-28 日本電信電話株式会社 半導体装置
JPWO2011118098A1 (ja) * 2010-03-26 2013-07-04 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US8772786B2 (en) 2012-07-13 2014-07-08 Raytheon Company Gallium nitride devices having low ohmic contact resistance
WO2016068935A1 (en) * 2014-10-30 2016-05-06 Intel Corporation Source/drain regrowth for low contact resistance to 2d electron gas in gallium nitride transistors
JP6631950B2 (ja) 2014-12-11 2020-01-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP6746887B2 (ja) * 2015-09-16 2020-08-26 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法

Also Published As

Publication number Publication date
US10804358B2 (en) 2020-10-13
JP2019114581A (ja) 2019-07-11
US20190189746A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
CN103325822B (zh) 化合物半导体器件及其制造方法
TWI450342B (zh) 化合物半導體裝置及其製造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
US20140091364A1 (en) Compound semiconductor device and method of manufacturing the same
JP5765171B2 (ja) 化合物半導体装置の製造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
US9059136B2 (en) Compound semiconductor device and method of manufacturing the same
US9142658B2 (en) Compound semiconductor device and method of manufacturing the same
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
TW201413960A (zh) 化合物半導體裝置及其製造方法
US11024730B2 (en) Nitride semiconductor device and manufacturing method for the same
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
US20130069129A1 (en) Compound semiconductor device and method of manufacturing the same
US20190157441A1 (en) Semiconductor device and semiconductor device manufacturing method
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP2019125600A (ja) 化合物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP7100241B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6905197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150