TW201413960A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201413960A
TW201413960A TW102125085A TW102125085A TW201413960A TW 201413960 A TW201413960 A TW 201413960A TW 102125085 A TW102125085 A TW 102125085A TW 102125085 A TW102125085 A TW 102125085A TW 201413960 A TW201413960 A TW 201413960A
Authority
TW
Taiwan
Prior art keywords
insulating film
compound semiconductor
protective insulating
layer
electrode
Prior art date
Application number
TW102125085A
Other languages
English (en)
Inventor
Kozo Makiyama
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201413960A publication Critical patent/TW201413960A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種化合物半導體裝置包括：一化合物半導體層；一保護絕緣膜，其覆蓋該化合物半導體層之一頂部且具有一形成在其上之開口；及一電極，其填充該開口，與該化合物半導體層接觸，且形成在該保護絕緣膜上，其中在該電極與該化合物半導體層之間之一接觸部份的一定向狀態和在該電極與該保護絕緣膜之間之一接觸部份的一定向狀態相同。

Description

化合物半導體裝置及其製造方法 領域
在此說明之實施例係有關於一種化合物半導體裝置及其製造方法。
背景
藉由利用其例如一高飽和電子速度，一寬能帶間隙等之特性，化合物半導體裝置，特別是，氮化物半導體裝置已蓬勃地發展為高耐受電壓及高功率半導體裝置。作為該等氮化物半導體裝置，已有對於場效電晶體，特別是高電子遷移率電晶體(HEMT)之多數報告。特別地，使用GaN作為一電子輸送層且使用AlGaN層作為一電子供應層之一AlGaN/GaN已吸引注意。在該AlGaN/GaN中，由於在GaN與AlGaN之間晶格常數之差會在AlGaN中產生一失真。由於由該AlGaN之失真及瞬間極化造成之壓電極化，獲得一高密度二維電子氣體(2DEG)。這可實現高耐受電壓及高輸出功率。
專利文獻1：日本公開專利第2011-238805號公報
專利文獻2：日本公開專利第2010-21197號公報
專利文獻3：日本公開專利第2010-118556號公報
關於HEMT，提出可減少一閘極電容及一閘極電阻之一閘極電極之研究及發展以便進一步改善高頻特性。有人設計出具有一閘極電極之HEMT，且該閘極電極沿一閘極長度之橫截面具有一所謂懸伸形狀，並且由在其上之一體形成之一窄細閘極及一寬閘極構成。該HEMT之閘極電極係由多數層金屬形成，以便得到肖特基(Schottky)性質及低電阻。通常，經常使用Ni作為一肖特基金屬，且經常使用Au作為一低電阻金屬。在該懸伸形狀之閘極電極中，在一氮化物半導體上，形成具有暴露該氮化物半導體之一部份之一開口的一保護薄膜，其中Ni係與該氮化物半導體肖特基接觸且形成在該保護薄膜上，並且Au係堆疊在Ni上。在這情形下，由於在該保護薄膜之一表面與由該開口暴露之氮化物半導體之一表面之間的性質差異，在該保護薄膜上之Ni之一定向及在該氮化物半導體上之Ni之一定向不同。該等互相不同之定向之一邊界部份成為一通路，且在Ni上之Au在該化合物半導體側上擴散通過該通路。由於這擴散現象，該擴散Au與該化合物半導體確實地反應，造成裝置之崩潰。
概要
本發明已鑑於上述問題作成，且目的在於提供一種藉由一相當簡單之組態抑制電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之高信賴性化合物 半導體裝置，及其製造方法。
一化合物半導體裝置之一態樣包括：一化合物半導體層；一保護絕緣膜，其覆蓋該化合物半導體層之一頂部且具有一開口形成於其上；及一電極，其填充該開口，並使其與該化合物半導體層接觸，且形成在該保護絕緣膜上，其中在該電極與該化合物半導體層之間之一接觸部份的定向狀態和在該電極與該保護絕緣膜之間之一接觸部份的定向狀態相同。
一化合物半導體裝置之製造方法之一態樣包括：形成一化合物半導體層；形成一保護絕緣膜，且該保護絕緣膜覆蓋該化合物半導體層之一頂部且具有一開口；及形成一電極，且該電極填充該開口，並使其與該化合物半導體層接觸，且存在於該保護絕緣膜上，其中在該電極與該化合物半導體層之間之一接觸部份的定向狀態和在該電極與該保護絕緣膜之間之一接觸部份的定向狀態係設定為相同。
1‧‧‧SiC基材
2‧‧‧化合物半導體層
2A,2B‧‧‧電極槽
2a‧‧‧緩衝層
2b‧‧‧電子輸送層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧蓋層
2DEG‧‧‧高密度二維電子氣體
3‧‧‧元件隔離結構
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧保護絕緣膜
6a‧‧‧槽
6b‧‧‧槽
6b1‧‧‧第一傾斜表面
6b2‧‧‧第二傾斜表面
7‧‧‧閘極電極
7a‧‧‧Ni層；Ni
7a1‧‧‧第一接觸部份
7a2‧‧‧第二接觸部份
7b‧‧‧Au層；Au
11‧‧‧抗蝕遮罩
11a‧‧‧開口
12‧‧‧抗蝕遮罩
12a‧‧‧開口
12A‧‧‧下層抗蝕層
12Aa‧‧‧開口
12B‧‧‧上層抗蝕層
12Ba‧‧‧開口
13‧‧‧抗蝕遮罩
13a‧‧‧開口
21‧‧‧保護絕緣膜
21a‧‧‧第一絕緣膜
21b‧‧‧第二絕緣膜
21c‧‧‧槽
31‧‧‧高電壓一次側電路
32‧‧‧低電壓二次側電路
33‧‧‧變壓器
34‧‧‧AC電源
35‧‧‧橋式整流電路
36a,36b,36c,36d,36e‧‧‧開關元件
37a,37b,37c‧‧‧開關元件
41‧‧‧數位預失真電路
42a,42b‧‧‧混合器
43‧‧‧功率放大器
100‧‧‧化合物半導體層
101‧‧‧保護絕緣膜
101a‧‧‧開口
102‧‧‧閘極電極
102a‧‧‧Ni層
102a1‧‧‧第一接觸部份
102a2‧‧‧第二接觸部份
102b‧‧‧Au層
圖1A至圖1C係示意橫截面圖，依製程之順序顯示依據一第一實施例之一AlGaN/GaN HEMT之一製造方法；圖2A至圖2C係示意橫截面圖，接續圖1C，依製程之順序顯示依據第一實施例之AlGaN/GaN HEMT之製造方法；圖3A與圖3B係示意橫截面圖，接續圖2C，依製程之順序顯示依據第一實施例之AlGaN/GaN HEMT之製造方法； 圖4係顯示作為一比較例之一習知AlGaN/GaN HEMT之示意橫截面圖；圖5A至圖5C係用以說明依據第一實施例形成具有高N-H濃度之一保護絕緣膜的特性圖；圖6是係一特性圖，顯示與該比較例比較，對依據第一實施例之AlGaN/GaN HEMT實施之一高溫電流傳導測試的結果；圖7A至圖7C係示意橫截面圖，顯示在依據一第二實施例之一AlGaN/GaN HEMT之一製造方法中之主要程序；圖8是係一特性圖，顯示與該比較例比較，對依據第二實施例之AlGaN/GaN HEMT實施之一高溫電流傳導測試的結果；圖9A至圖9C係示意橫截面圖，顯示在依據一第二實施例之一AlGaN/GaN HEMT之一製造方法中之主要程序；圖10是一部份橫截面圖，以一放大方式顯示在圖9B之一圓圈C內之一部份；圖11是係一特性圖，顯示與該比較例比較，對依據第三實施例之AlGaN/GaN HEMT實施之一高溫電流傳導測試的結果；圖12係一連接圖，顯示依據一第四實施例之一電源供應裝置之示意組態；及圖13係一連接圖，顯示依據一第五實施例之一高頻放大器之示意組態。
實施例之說明
以下將參照添附圖式詳細說明多數實施例。在以下實施例中，將說明一化合物半導體裝置之一組態，以及該化合物半導體裝置之一製造方法。
請注意，為了便於顯示，在以下圖中，某些組成構件不一定以非常正確之尺寸及厚度顯示。
(第一實施例)
在本實施例中，揭露一肖特基型AlGaN/GaN HEMT作為一化合物半導體裝置。
圖1A至圖1C至圖3A至圖3C係示意橫截面圖，依製程之順序顯示依據第一實施例之肖特基型AlGaN/GaN HEMT之一製造方法。
首先，如圖1A所示，在，例如，一成長基材之一半絕緣SiC基材1上，形成具有一化合物半導體之堆疊結構之一化合物半導體層2。
可使用一Si基材、一藍寶石基材、一GaAs基材、一GaN基材等取代該SiC基材，作為該成長基材。此外該基材之導電性可為半絕緣或導電。
該化合物半導體層2係組配成具有一緩衝層2a、一電子輸送層2b、一中間層2c、一電子供應層2d及一蓋層2e。在該AlGaN/GaN HEMT中，在該電子輸送層2b與該電子供應層2d(更精確來說，與該中間層2c)之界面附近形成一二維電子氣體(2DEG)。
詳而言之，在該SiC基材1上，藉由，例如，一 MOVPE(金屬有機汽相磊晶)法成長以下各個化合物半導體。亦可採用一MBE(分子束磊晶)法等取代該MOVPE法。
在該SiC基材1上，依序沈積AlN、i(刻意未摻雜)-GaN、i-AlGaN、n-AlGaN及n-GaN，以堆疊且形成該緩衝層2a、該電子輸送層2b、該中間層2c、該電子供應層2d及該蓋層2e。作為AlN、GaN、AlGaN及GaN之成長條件，使用三甲基鋁氣體、三甲基鎵氣體及氨氣之一混合氣體作為一源氣體。依據欲成長之該等化合物半導體層，適當地設定作為一Al源之三甲基鋁氣體及作為一Ga源之三甲基鎵氣體之供應/不供應及流速。作為一共用源之氨氣之一流速係設定為大約100ccm至大約10LM。此外，成長壓力係調整為大約50Torr至大約300Torr，且成長溫度係調整為大約1000℃至大約1200℃。
為了成長GaN及AlGaN為一n型，即為了成長該蓋層2e之n-GaN及該電子供應層2d之n-AlGaN，例如，以一預定流速添加含有Si作為一n型雜質之SiH4氣體至該源氣體。因此，在GaN及AlGaN中摻雜Si。Si之摻雜濃度係設定為大約1×1018/cm3至大約5×1018/cm3，例如，大約5×1018/cm3。
在此，緩衝層2a係形成有一大約0.1μm之厚度，該電子輸送層2b係形成有一大約3μm之厚度，該中間層2c係形成有一大約5nm之厚度，該電子供應層2d係形成有一大約20nm之厚度及一大約0.2至大約0.3之Al比率，且該蓋層2e係形成有一大約10nm之厚度。
接著，如圖1B所示，形成元件隔離結構3。
詳而言之，在該化合物半導體層2之元件隔離區域的一區域中注入，例如，氬(Ar)。因此，該等元件隔離結構3係形成在該化合物半導體層2中且在該SiC基材1之一表層部份中。該等元件隔離結構3在該化合物半導體層2上劃分一作用區域。
請注意該元件隔離亦可藉由使用，例如，STI(淺槽隔離)法取代上述注入法來實施。
接著，如圖1C所示，形成一源極電極4及一汲極電極5。
詳而言之，在該化合物半導體層2之一表面中一源極電極及一汲極電極之預定形成位置，在該蓋層2e中形成電極槽2A與2B。
形成在該化合物半導體層2之該表面中該源極電極及該汲極電極之預定形成位置具有多數開口的一抗蝕遮罩。藉由使用這抗蝕遮罩，乾式蝕刻且移除該蓋層2e。因此形成該等電極形成槽2A與2B。就該乾式蝕刻而言，使用Ar等之惰性氣體及Cl2等之氯氣體作為一蝕刻氣體。在此，亦可藉由實施乾式蝕刻形成該等電極槽，以向下穿過該蓋層2e至該電子供應層2d之一表面層部份。
例如，使用Ti/Al作為一電極材料。為了形成該等電極，例如，使用適用於一蒸氣沈積法及一剝離法之一懸伸結構雙層抗蝕層。更詳而言之，在該化合物半導體層2上方施加這抗蝕層以形成一在該等電極槽2A、2B具有開口之抗蝕遮罩。藉由使用這抗蝕遮罩沈積Ti/Al。Ti之厚度係 設定為大約20nm，且Al厚度係設定為大約200nm。藉由該剝離法，移除具有該等懸伸結構之抗蝕遮罩及沈積在其上之Ti/Al。然後，例如，在大約550℃之一氮環境中熱處理該SiC基材1，且使剩餘之Ti/Al與該電子供應層2d歐姆接觸。透過上述程序，形成具有該等電極形成槽2A與2B埋設在Ti/Al下方之該源極電極4及該汲極電極5。
接著，如圖2A所示，形成一保護絕緣膜6。
詳而言之，藉由使用電漿CVD法等在該化合物半導體層2之整個表面上沈積一絕緣體，例如，氮化矽(SiN)至，例如，一大約50nm之厚度。因此，形成該保護絕緣膜6。該保護絕緣膜6在其至少一表面層中(在本實施例中，在整個膜中)含有N-H鍵，且該等N-H鍵之數目超過1×1022/cm3。為了形成該氮化矽膜，例如，使用矽烷(SiH4)作為一Si原料，使用氨(NH3)作為一N原料，且用以將該材料氣體轉變成電漿之一RF功率係設定為大約50W，以藉此產生NH3被完全激化，即，沒有氫分離之一狀態。請注意為了使在該保護絕緣膜6中之N/Si比率為接近4/3之化學計量，SiH4之流速係設定為2.5sccm，且NH3之流速係設定為2sccm，作為一沈積條件。藉由該沈積條件形成之保護絕緣膜6含有數目為大約2×1022/cm3之N-H鍵，且具有大於1.9且等於或小於2.0，例如，1.91之相對於具有一633nm之波長之光的一折射率。該保護絕緣膜6之一表面氧化減少至一典型化學計量氮化矽膜之表面氧化之大約五分之一(SIMS分布曲線之積分值)。
接著，如圖2B所示，在該保護絕緣膜6中形成一槽6a。
詳而言之，在該保護絕緣膜6之整個表面上先施加一抗蝕層。例如，使用由Sumitomo Chemical(股)公司製造之PFI(商品名)作為該抗蝕層。例如，使用一紫外線法實施在該所施加抗蝕層上具有一600nm之寬度之一開口之曝光，且顯影該抗蝕層。例如，使用由Tokyo Ohka Kogyo(股)公司製造之NMD-W(商品名)作為一顯影液。因此，形成具有一開口11a之一抗蝕遮罩11。
接著，在該保護絕緣膜6上實施使用該抗蝕遮罩11之乾式蝕刻直到該蓋層2e之一表面暴露在該開口11a之底部為止。例如，使用SF6作為一蝕刻氣體。因此，在該保護絕緣膜6中形成該槽6a，且該槽6a係具有一大約600nm之寬度且暴露該蓋層2e之表面之貫穿槽。該槽6a係形成在該保護絕緣膜6中在用於欲在後續程序形成之一閘極電極之一微細閘極的預定形成位置。
藉由使用氧電漿輔助拋光或使用一化學溶液之濕式蝕刻移除該抗蝕遮罩11。
接著，如圖2C所示，形成用以形成一閘極之一抗蝕遮罩12。
詳而言之，例如，藉由一旋塗法先在整個表面上施加一下層抗蝕層12A(例如，(PMGI(商品名)：由在美國之Micro-Chem公司製造)及一上層抗蝕層12B(例如，PFI(商品名)：由Sumitomo Chemical(股)公司製造)的各抗蝕層。實施 紫外線曝光以在該上層抗蝕層12B中形成具有，例如，一大約1.5μm之直徑的一開口12Ba。接著，藉由使用該上層抗蝕層12B作為一遮罩，在該下層抗蝕層12A上使用一鹼性顯影液實施濕式蝕刻，以藉此在該下層抗蝕層12A中形成一開口12Aa。通過上述程序，形成由具有該開口12Aa之下層抗蝕層12A及具有該開口12Ba之上層抗蝕層12B形成之該抗蝕遮罩12。在該抗蝕遮罩12中，該開口12Aa及該開口12Ba互相連通之一開口係以12a表示。
接著，如圖3A所示，形成一閘極電極7。
詳而言之，使用該抗蝕遮罩12，在包括該下層抗蝕層12A內側之整個表面上，沈積Ni作為一閘極金屬，以具有一大約10nm之厚度，在該沈積後，沈積Au以具有一大約300nm之厚度。沈積在該抗蝕遮罩12上之閘極金屬之顯示省略。透過上述程序，形成其中堆疊一Ni層7a及一Au層7b之該閘極電極7。
請注意關於該閘極電極7，一用以改善該障壁性質之導電層(導電氮化物等)亦可設置在該Ni7a與該Au7b之間。
接著，如圖3B所示，移除該抗蝕遮罩12。
詳而言之，將該SiC基材1浸在被加熱至80℃之N-甲基-吡喀啶酮中且藉由該剝離法移除該抗蝕遮罩12及不必要之閘金屬。
該閘極電極7具有一所謂懸伸形狀，且係藉由具有該Ni層7a形成，該Ni層7a填充該保護絕緣膜6之槽6a，與 該化合物半導體層2(蓋層2e)肖特基接觸，且跨置在該保護絕緣膜6上，並且該Au層7b在該Ni層7a上。在該Ni層7a中，與該化合物半導體層2(蓋層2e)肖特基接觸之一部份係設定為一第一接觸部份7a1，且在該保護絕緣膜6上與該保護絕緣膜6接觸之一部份係設定為一第二接觸部份7a2。在本實施例中，該保護絕緣膜6含有數目超過1×1022/cm3之N-H鍵，且係由未氧化之SiN形成。因此，與該保護絕緣膜6接觸之第二接觸部份7a2之一定向狀態係設定為和與該化合物半導體層2(蓋層2e)肖特基接觸之該第一接觸部份7a1之定向狀態相同。請注意關於該閘極電極7，藉由將用以改善該障壁性質之導電層設置在該Ni7a與該Au7b之間，可進一步改善抗金屬擴散性。
然後，透過該源極電極4、該汲極電極5及該閘極電極7等之電氣連接之程序，形成該肖特基型AlGaN/GaN HEMT。
以下，將依據與一比較例之比較說明由依據本發明之該AlGaN/GaN HEMT達成之操作及效果。
圖4係顯示作為本實施例之比較例之一習知AlGaN/GaN HEMT之示意橫截面圖。
如圖4所示，在依據該比較例之肖特基型AlGaN/GaN HEMT中，形成一保護絕緣膜101而不是該保護絕緣膜6，且形成一閘極電極102而不是在圖3B中之閘極電極7。該保護絕緣膜101含有數目為，例如，大約(5×1021/cm3)之N-H鍵，且係由具有，例如，一大約50nm之厚度之化學 計量SiN形成。在該保護絕緣膜101中，形成一開口101a，且該Ni層102a係一貫穿槽。該閘極電極102係以一懸伸形狀形成有一Ni層102a之一堆疊結構，且該Ni層102a填充該開口101a，與一化合物半導體層100之一表面肖特基接觸，且跨置在該保護絕緣膜101上，並且一Au層102b在該Ni層102a上。在該Ni層102a中，與該化合物半導體層100肖特基接觸之一部份係設定為一第一接觸部份102a1，且在該保護絕緣膜101上與該保護絕緣膜101接觸之一部份係設定為一第二接觸部份102a2。此外，例如，形成具有與該源極電極相同之電位之一源極場板，且該源極場板係設置在該閘極電極與該汲極電極之間之一適當位置上方。
在該比較例之AlGaN/GaN HEMT中，在與該保護絕緣膜101接觸之該Ni層102a中，第二接觸部份102a2之一定向狀態與在與該化合物半導體層100肖特基接觸之該Ni層102a中，該第一接觸部份102a1之定向狀態是不同的。該互相不同之定向之一邊界部份變成在該化合物半導體側Au由在該Ni層102a上之Au層102b擴散通過之一通路。由於這擴散現象，該擴散之Au與該化合物半導體確實地反應，這造成裝置之崩潰。請注意亦可在該閘極電極102中將一用以獲得該障壁性質之金屬層設置在該Ni層102a與該Au層102b之間，但是，由於該定向之邊界，不可能充分地抑制來自該Au層102b之擴散。
在本實施例中，如圖3B所示，形成具有高含氫量之該保護絕緣膜6，其中它含有數目超過1×1022/cm3之 N-H鍵。在該保護絕緣膜6中之氫改善該保護絕緣膜6之表面上之防水性，且防止表面氧化。
使用含有大量與氮結合之氫之氮化矽膜作為該保護絕緣膜之優點將藉由使用圖5A至圖5C說明。圖5A至圖5C係顯示與在一沈積氮化矽膜中之N-H鍵含量有關之特性的特性圖。
如圖5A所示，當該氮化矽膜之N-H鍵含量增加時，該氮化矽膜之一表面氧濃度降低。如圖5B所示，當該氮化矽膜之N-H鍵含量增加時，該氮化矽膜之一表面阱濃度降低。如圖5C所示，當該氮化矽膜之N-H鍵含量增加時，相對於該氮化矽膜之頂部之該抗蝕層之黏著性增加。
在本實施例中，與在該比較例中之保護絕緣膜101比較，該保護絕緣膜6之表面氧濃度及表面阱濃度相當低。因此，在該閘極電極7之Ni層7a中，與該保護絕緣膜6接觸之第二接觸部份7a2及與該化合物半導體層2(蓋層2e)肖特基接觸之第一接觸部份7a1之定向的變化受到抑制，導致兩接觸部份具有均一定向狀態。因此，未形成Au由在該Au層7b擴散通過之通路，導致Au之擴散受到抑制，且防止裝置之崩潰。
此外，依據與上述比較例之比較，在依據本實施例之AlGaN/GaN HEMT上實施一高溫電流傳導測試。結果顯示在圖6中。
確認在本實施例中，與該比較例不同，在該高溫電流傳導測試中之閘極電流(閘極洩漏電流)之變化小且沒 有發生崩潰。即，在本實施例中施加該保護絕緣膜6實現一具有極佳輸出特性之高可信賴性AlGaN/GaN HEMT。
如上所述，依據本實施例，可獲得藉由一相當簡單之組態抑制閘極電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之一高信賴性AlGaN/GaN HEMT。
(第二實施例)
以下，將說明依據一第二實施例之一AlGaN/GaN HEMT。本實施例與第一實施例不同的是在第二實施例中該AlGaN/GaN HEMT之保護絕緣膜之一組態與第一實施例稍微不同。請注意類似於依據第一實施例之AlGaN/GaN HEMT之組成構件將以相同符號表示，且將省略其詳細說明。
圖7A至圖7C係示意橫截面圖，顯示在依據第二實施例之AlGaN/GaN HEMT之一製造方法中之主要程序。
首先，透過第一實施例之圖1A至圖1C中之程序，在一化合物半導體層2上形成一源極電極4及一汲極電極5。
接著，形成一保護絕緣膜21，如圖7A所示。
詳而言之，使用一電漿CVD法等在該化合物半導體層2之整個表面上沈積一絕緣體，例如，氮化矽(SiN)，以藉此接著沈積一第一絕緣膜21a及一第二絕緣膜21b。因此，形成該保護絕緣膜21，且該保護絕緣膜21具有該第一絕緣膜21a及該第二絕緣膜21b之一堆疊結構。
該第一絕緣膜21a係在一任意沈積條件下沈積成具有，例如，一大約40nm之厚度，且在情形下，該沈積條件係形成適用於保護(鈍化)該化合物半導體層2之一表面的一條件。作為形成適用於鈍化該化合物半導體層2之氮化矽膜的上述沈積條件，採用一用於化學計量膜之沈積條件，使得例如，SiH4之流速設定為2.5sccm，N2之流速設定為2sccm，且一RF功率設定為80W是適當的。
該第二絕緣膜21b係沈積成具有，例如，一大約10nm之厚度，且在其至少一表面層中(在本實施例中，在整個膜中)，含有數目超過1×1022/cm3之N-H鍵。為了形成該氮化矽膜，例如，使用矽烷(SiH4)作為一Si原料，使用氨(NH3)作為一N原料，且用以將該材料氣體轉變成電漿之一RF功率係設定為大約50W，以藉此產生NH3被完全激化，即，沒有氫分離之一狀態。請注意為了使在該第二絕緣膜21b中之N/Si比率為接近4/3之化學計量，SiH4之流速係設定為2.5sccm，且NH3之流速係設定為2sccm，作為一沈積條件。藉由該沈積條件形成之第二絕緣膜21b含有數目為大約2×1022/cm3之N-H鍵，且具有大於1.9且等於或小於2.0，例如，1.91之相對於具有一633nm之波長之光的一折射率。該第二絕緣膜21b之一表面氧化減少至一典型化學計量氮化矽膜之表面氧化之大約五分之一(SIMS分布曲線之積分值)。
接著，如圖7B所示，在該保護絕緣膜21中形成一槽21c。
詳而言之，在該保護絕緣膜21之整個表面上先施加一抗蝕層。例如，使用由Sumitomo Chemical(股)公司製造之PFI(商品名)作為該抗蝕層。例如，使用一紫外線法實施在該所施加抗蝕層上具有一600nm之寬度之一開口之曝光，且顯影該抗蝕層。例如，使用由Tokyo Ohka Kogyo(股)公司製造之NMD-W(商品名)作為一顯影液。因此，形成具有一開口12a之一抗蝕遮罩11。
接著，在該保護絕緣膜21上實施使用該抗蝕遮罩11之乾式蝕刻直到該蓋層2e之一表面暴露在該開口12a之底部為止。例如，使用SF6作為一蝕刻氣體。因此，在該保護絕緣膜21中形成該槽21c，且該槽21c係具有一大約600nm之寬度且暴露該蓋層2e之表面之貫穿槽。該槽21c係形成在該保護絕緣膜21中在用於欲在後續程序形成之一閘極電極之一微細閘極的預定形成位置。
藉由使用氧電漿輔助拋光或使用一化學溶液之濕式蝕刻移除該抗蝕遮罩12。
接著，如圖7C所示，以一類似於第一實施例之圖2C至圖3B之方式形成一閘極電極7。
類似於第一實施例，形成其中堆疊一Ni層7a及一Au層7b之該閘極電極7。該閘極電極7具有一所謂懸伸形狀，且係藉由具有該Ni層7a形成，該Ni層7a填充該保護絕緣膜21之槽21c，與該化合物半導體層2(蓋層2e)肖特基接觸，且跨置在該保護絕緣膜21上，並且該Au層7b在該Ni層7a上。在該Ni層7a中，與該化合物半導體層2(蓋層2e)肖特 基接觸之一部份係設定為一第一接觸部份7a1，且與該保護絕緣膜21之一第二絕緣膜21b接觸之一部份係設定為一第二接觸部份7a2。在本實施例中，該第二絕緣膜21b含有數目超過1×1022/cm3之N-H鍵，且係由未氧化之SiN形成。因此，與該第二絕緣膜21b接觸之第二接觸部份7a2之一定向狀態係設定為和與該化合物半導體層2(蓋層2e)肖特基接觸之該第一接觸部份7a1之定向狀態相同。請注意關於該閘極電極7，藉由將用以改善該障壁性質之導電層設置在該Ni層7a與該Au層7b之間，可進一步改善抗金屬擴散性。
然後，透過該源極電極4、該汲極電極5及該閘極電極7等之電氣連接之程序，形成該肖特基型AlGaN/GaN HEMT。
在本實施例中，該保護絕緣膜21係由該第一絕緣膜21a及該第二絕緣膜21b形成，例如，如圖7C所示。該保護絕緣膜21不僅具有抑制造成該閘極電極7之Ni層7a之Ni之定向狀態變化之在其表面上之氧化的性質，而且具有用以鈍化該化合物半導體層2之表面之最佳性質。
在該保護絕緣膜21中，上層之第二絕緣膜21b係形成為具有高含氫量之絕緣膜，其中它含有數目超過1×1022/cm3之N-H鍵。在該第二絕緣膜21b中之氫改善該第二絕緣膜21b之表面上之防水性，且防止表面氧化。在本實施例中，該第二絕緣膜21b之表面氧濃度及表面阱濃度相當低。因此，在該閘極電極7之Ni層7a中，與該第二絕緣膜21b接觸之第二接觸部份7a2及與該化合物半導體層2(蓋層2e) 肖特基接觸之第一接觸部份7a1之定向的變化受到抑制，導致兩接觸部份具有均一定向狀態。因此，未形成Au由在該Au層7b擴散通過之通路，導致Au之擴散受到抑制，且防止裝置之崩潰。
一含有大量氫之絕緣膜密度小，且由於結合之缺陷，恐有增加一在該絕緣膜中之阱之虞。在此情形下，其中它含有數目超過1×1022/cm3之N-H鍵之具有高含氫量的絕緣膜作為與該閘極電極之Ni層接觸之該絕緣膜可能是極佳的，但是，它作為該化合物半導體層之該保護膜不是這麼好。
因此，在本實施例中，該保護絕緣膜21之下層之第一絕緣膜21a係由適用以保護(鈍化)該化合物半導體層2之表面之氮化矽膜形成。
在本實施例中，該保護絕緣膜21係形成為具有該第一絕緣膜21a及該第二絕緣膜21b之一堆疊結構。藉這組態，該第一絕緣膜21a確實地保護該化合物半導體層2之表面以便抑制由以電流崩潰等為代表之電子阱造成之特性變化，且該第二絕緣膜21b確實地抑制來自該閘極電極7之Au層7b之Au的擴散。
依據與在第一實施例之圖4中所述之比較例的比較，在依據本實施例之AlGaN/GaN HEMT上實施一高溫電流傳導測試。結果顯示在圖8中。
確認在本實施例中，與該比較例不同，在該高溫電流傳導測試中之閘極電流(閘極洩漏電流)之變化小且沒 有發生崩潰。即，在本實施例中施加該保護絕緣膜21實現一具有極佳輸出特性之高可信賴性AlGaN/GaN HEMT。
如上所述，依據本實施例，可獲得藉由一相當簡單之組態抑制閘極電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之一高信賴性AlGaN/GaN HEMT。
(第三實施例)
以下，將說明依據一第三實施例之一AlGaN/GaN HEMT。本實施例與第一實施例不同的是在第三實施例中該AlGaN/GaN HEMT之保護絕緣膜之開口形狀與第一實施例稍微不同。請注意類似於依據第一實施例之AlGaN/GaN HEMT之組成構件將以相同符號表示，且將省略其詳細說明。
圖9A至圖9C係示意橫截面圖，顯示在依據第三實施例之AlGaN/GaN HEMT之一製造方法中之主要程序。
首先，透過第一實施例之圖1A至圖1C中之程序，在一化合物半導體層2上形成一源極電極4及一汲極電極5。在此時之一狀態係顯示在圖9A中。
接著，如圖9B與圖10所示，在該保護絕緣膜6中形成一槽6b。圖10是以一放大方式顯示在圖9B中之一圓圈C內之一部份的部份橫截面圖。
詳而言之，在該保護絕緣膜6之整個表面上先施加一抗蝕層。例如，使用由Sumitomo Chemical(股)公司製造之PFI(商品名)作為該抗蝕層。例如，使用一紫外線法實 施在該所施加抗蝕層上具有一600nm之寬度之一開口之曝光，且顯影該抗蝕層。例如，使用由Tokyo Ohka Kogyo(股)公司製造之NMD-W(商品名)作為一顯影液。因此，形成具有一開口13a之一抗蝕遮罩13。
接著，在該保護絕緣膜6上實施使用該抗蝕遮罩13之乾式蝕刻直到該蓋層2e之一表面暴露在該開口13a之底部為止。例如，使用緩衝氫氟酸作為一蝕刻劑。因此，在該保護絕緣膜6中形成該槽6b，且該槽6b係暴露該蓋層2e之表面的貫穿槽。該槽6b係形成為使得其側壁表面藉由該濕式蝕刻形成一傾斜表面，一底部之一寬度係大約600nm，且一上部係形成為比該底部寬。如圖10所示，在該槽6b中，該側壁表面係一具有不同傾斜角度之二階段向前錐形表面，其中先形成一比較陡峭之第一傾斜表面6b1，且接著形成一傾斜度比該第一傾斜表面6b1平緩之第二傾斜表面6b2(大約45°)。
藉由使用氧電漿輔助拋光或使用一化學溶液之濕式蝕刻移除該抗蝕遮罩13。
接著，形成其中堆疊一Ni層7a及一Au層7b之一閘極電極7，如圖9C所示。該閘極電極7具有一所謂懸伸形狀，且係藉由具有該Ni層7a形成，該Ni層7a填充該保護絕緣膜6之槽6b，與該化合物半導體層2(蓋層2e)肖特基接觸，且跨置在該保護絕緣膜6上，並且該Au層7b在該Ni層7a上。在該Ni層7a中，與該化合物半導體層2(蓋層2e)肖特基接觸之一部份係設定為一第一接觸部份7a1，且與該保護絕緣膜 6接觸之一部份係設定為一第二接觸部份7a2。在本實施例中，該保護絕緣膜6含有數目超過1×1022/cm3之N-H鍵，且係由未氧化之SiN形成。因此，與該保護絕緣膜6接觸之第二接觸部份7a2之一定向狀態係設定為和與該化合物半導體層2(蓋層2e)肖特基接觸之該第一接觸部份7a1之定向狀態相同。
然後，透過該源極電極4、該汲極電極5及該閘極電極7等之電氣連接之程序，形成該肖特基型AlGaN/GaN HEMT。
在本實施例中，當在圖4中所述之比較例之AlGaN/GaN HEMT施加一高汲極電壓時，環繞該閘極電極102施加一高電場。該等高電場特別集中在細閘極之一肖特基接觸部份之一電極端，且破壞該化合物半導體層100。
該閘極電極102係以該懸伸形狀形成有該Ni層102a之堆疊結構，該Ni層102a填充該保護絕緣膜101之開口101a，與該化合物半導體層100之表面肖特基接觸，且跨置在該保護絕緣膜101上，並且該Au層102b在該Ni層102a上。在這情形下，由於該保護絕緣膜101之開口101a之一步驟，該Ni層102a會破裂。
此外，如在第一實施例中說明地，在該比較例之AlGaN/GaN HEMT中，該Ni層102a之定向狀態變成不均一。詳而言之，與該保護絕緣膜101接觸之第二接觸部份102a2之定向狀態和與該化合物半導體層100肖特基接觸之第一接觸部份102a1之定向狀態不同。
該互相不同定向之一邊界部份與在該Ni層102a中產生之上述破裂變成在該化合物半導體側Au由在該Ni層102a上之Au層102b擴散通過之一通路。這擴散現象由於在上述閘極端之電場集中而進一步被加速，且該擴散之Au與該化合物半導體確實地反應，這造成裝置之崩潰。
在本實施例中，如圖9C所示，例如，形成具有高含氫量之該保護絕緣膜6，其中它含有數目超過1×1022/cm3之N-H鍵。在該保護絕緣膜6中之氫改善該保護絕緣膜6之表面上之防水性，且防止表面氧化。
含有大量與氮結合之氫之6具有相對於一抗蝕層(例如，酚醛抗蝕層)非常良好之黏著性。因此，可藉由該濕式蝕刻在該保護絕緣膜6中形成該槽6b，如圖9B所示。關於該槽6b，其側壁表面係，如上所述地，由具有不同傾斜角度之二階段向前錐形表面形成。因此，該開口之階部之陡峭度減少，導致在該Ni層7a中產生破裂受到抑制。當然，由於該保護絕緣膜6具有抑制表面氧化之功能，故防止形成由該Ni層7a之定向不正常造成之Au擴散通過的通路。此外，該槽6b之二階段向前錐形表面減少在該閘極電極7之端部之電場集中。藉由這組態，抑制該Au擴散及由該電場造成之加速該Au擴散之效應，因此防止該閘極電極7及該閘極電極7之一周邊結構的崩潰。
依據與在第一實施例中所述之比較例的比較，在依據本實施例之AlGaN/GaN HEMT上實施一高溫電流傳導測試。結果顯示在圖11中。
確認在本實施例中，與該比較例不同，在該高溫電流傳導測試中之閘極電流(閘極洩漏電流)之變化小且沒有發生崩潰。即，在本實施例中施加該保護絕緣膜6實現一具有極佳輸出特性之高可信賴性AlGaN/GaN HEMT。
如上所述，依據本實施例，可獲得藉由一相當簡單之組態抑制閘極電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之一高信賴性AlGaN/GaN HEMT。
此外，實現具有小裝置特性變化，可防止在該閘極電極7中形成Au擴散通過之通路，且減少在該閘極電極7之端部之電場集中的一AlGaN/GaN HEMT。
(第四實施例)
本發明揭露一電源供應裝置，其包括選自於第一至第三實施例之AlGaN/GaN HEMT的一種AlGaN/GaN HEMT。
圖12係一連接圖，顯示依據一第四實施例之一電源供應裝置之示意組態。
依據本實施例之電源供應裝置係藉由包括一高電壓一次側電路31，一低電壓二次側電路32，及一設置在該高電壓一次側電路31與該低電壓二次側電路32之間的變壓器23構成。
該一次側電路31係藉由包括一AC電源34，一所謂橋式整流電路35，及多數(在此例中，四個)開關元件36a、36b、36c與36d而構成。此外，該橋式整流電路35具有一開 關元件36e。
該二次側電路32係藉由包括多數(在此例中，三個)開關元件37a、37b與37c而構成。
在本實施例中，該一次側電路31之各開關元件36a、36b、36c、36d、36e係設定為選自於第一至第三實施例之AlGaN/GaN HEMT的一種AlGaN/GaN HEMT。另一方面，該二次側電路32中之各開關元件37a、37b與37c係設定為一使用矽之一般MIS．FET。
在本實施例中，藉由一相當簡單之組態抑制閘極電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之一高信賴性AlGaN/GaN HEMT係應用於該高壓電路。這實現一高信賴性大功率電源供應電路。
(第五實施例)
本實施例揭露一高頻放大器，其包括選自於依據第一至第三實施例之AlGaN/GaN HEMT的一種AlGaN/GaN HEMT。
圖13係一連接圖，顯示依據一第五實施例之一高頻放大器之示意組態。
該高頻放大單元係由一數位預失真電路41，混合器42a與42b，及一功率放大器43構成。
該數位預失真電路41補償一輸入信號之非直線失真。該等混合器42a混合其非直線失真被補償之該輸入信號與一AC信號。該功率放大器43放大與該AC信號混合之該輸入信號，且具有選自於第一至第三實施例之AlGaN/GaN HEMT的一種AlGaN/GaN HEMT。請注意在圖12中，它組組配成使得藉由改變該等開關，例如，一輸出側信號可藉由該混合器42b與該AC信號混合，且得到之混合信號可送出至該數位預失真電路41。
在本實施例中，藉由一相當簡單之組態抑制閘極電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之一高信賴性AlGaN/GaN HEMT係應用於該高頻放大器。依此方式，可實現一高信賴性高耐受壓高頻放大器。
(其他實施例)
在第一至第四實施例中，該等AlGaN/GaN HEMT係作為該等化合物半導體裝置之例子。除了該等AlGaN/GaN HEMT以外，亦可應用以下HEMT作為該等化合物半導體裝置。
其他HEMT例1
本例揭露一InAlN/GaN HEMT作為一化合物半導體裝置。
InAlN及GaN係其晶格常數可藉由其組分作成互相接近之化合物半導體。在這情形下，在上述第一至第四實施例中，該電子輸送層係由i-GaN形成，該中間層係由AlN形成，該電子供應層係由n-InAlN形成，且該蓋層係由n-GaN形成。該蓋層之n-GaN可依需要省略。此外，由於在這情形下幾乎沒有發生壓電極化，二維電子氣體主要藉由InAlN之自發極化產生。
依據本例，類似於上述AlGaN/GaN HEMT，實現藉由一相當簡單之組態抑制閘極電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之一高信賴性InAlN/GaN HEMT。
其他HEMT例2
本例揭露一InAlGaN/GaN HEMT作為一化合物半導體裝置。
GaN及InAlGaN係後者之晶格常數比前者之晶格常數小之化合物半導體。在這情形下，在上述第一至第五實施例中，該電子輸送層係由i-GaN形成，該中間層係由i-InAlGaN形成，該電子供應層係由n-InAlGaN形成，且該蓋層係由n+-GaN形成。該蓋層之n+-GaN可依需要省略。
依據本例，類似於上述AlGaN/GaN HEMT，實現藉由一相當簡單之組態抑制閘極電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之一高信賴性InAlGaN/GaN HEMT。
依據上述態樣，可獲得藉由一相當簡單之組態抑制閘極電極材料之擴散且抑制裝置之崩潰以得到高耐受電壓及高輸出功率之一高信賴性化合物半導體裝置。
1‧‧‧SiC基材
2A,2B‧‧‧電極槽
3‧‧‧元件隔離結構
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧保護絕緣膜
6a‧‧‧槽
7‧‧‧閘極電極
2DEG‧‧‧高密度二維電子氣體
7a‧‧‧Ni層；Ni
7a1‧‧‧第一接觸部份
7a2‧‧‧第二接觸部份
7b‧‧‧Au層；Au
12‧‧‧抗蝕遮罩
12a‧‧‧開口
12A‧‧‧下層抗蝕層
12B‧‧‧上層抗蝕層
2‧‧‧化合物半導體層

Claims (13)

  1. 一種化合物半導體裝置，包含：一化合物半導體層；一保護絕緣膜，其覆蓋在該化合物半導體層之一頂部且具有一開口形成於其上；及一電極，其填充該開口，並使其與該化合物半導體層接觸，且形成在該保護絕緣膜上，其中在該電極與該化合物半導體層之間之一接觸部份的定向狀態和在該電極與該保護絕緣膜之間之一接觸部份的定向狀態相同。
  2. 如請求項第1項之化合物半導體裝置，其中該保護絕緣膜具有一含有N-H鍵之表面層，且該等N-H鍵之數目超過1.0×1022/cm3。
  3. 如請求項第1或2項之化合物半導體裝置，其中該表面層相對於具有一633nm之波長之光，而具有一大於1.9且等於或小於2.0之折射率。
  4. 如請求項第2項之化合物半導體裝置，其中該保護絕緣膜係形成為具有一任意絕緣膜之一第一絕緣膜，及在該第一絕緣膜上具有該表面層之一第二絕緣膜的一堆疊結構。
  5. 如請求項第1項之化合物半導體裝置，其中該保護絕緣膜之該開口的一側壁表面係形成一具有不同傾斜角度之二階段向前錐形表面。
  6. 一種化合物半導體裝置之製造方法，包含：形成一化合物半導體層；形成一保護絕緣膜，且該保護絕緣膜覆蓋該化合物半導體層之一頂部且具有一開口；及形成一電極，且該電極填充該開口，並使其與該化合物半導體層接觸，且存在於該保護絕緣膜上，其中在該電極與該化合物半導體層之間之一接觸部份的定向狀態和在該電極與該保護絕緣膜之間之一接觸部份的定向狀態係設定為相同。
  7. 如請求項第6項之化合物半導體裝置之製造方法，其中該保護絕緣膜具有一含有N-H鍵之表面層，且該等N-H鍵之數目超過1.0×1022/cm3。
  8. 如請求項第6或7項之化合物半導體裝置之製造方法，其中該表面層相對於具有一633nm之波長之光，而具有大於1.9且等於或小於2.0之折射率。
  9. 如請求項第7項之化合物半導體裝置之製造方法，其中該保護絕緣膜係形成為具有一任意絕緣膜之一第一絕緣膜，及在該第一絕緣膜上具有該表面層之一第二絕緣膜的一堆疊結構。
  10. 如請求項第6項之化合物半導體裝置之製造方法，其中該保護絕緣膜之該開口的一側壁表面係形成一具有不同傾斜角度之二階段向前錐形表面。
  11. 如請求項第10項之化合物半導體裝置之製造方法，其中 該保護絕緣膜之該側壁表面係藉由濕式蝕刻而形成該向前錐形表面。
  12. 一種電源供應電路，包含一變壓器；及藉由將該變壓器夾在中間而設置之一高電壓電路與一低電壓電路，該高電壓電路包含一電晶體，該電晶體包含：一化合物半導體層；一保護絕緣膜，其覆蓋該化合物半導體層之一頂部且具有一開口形成於其上；及一電極，其填充該開口，並使其與該化合物半導體層接觸，且形成在該保護絕緣膜上，其中在該電極與該化合物半導體層之間之一接觸部份的定向狀態和在該電極與該保護絕緣膜之間之一接觸部份的定向狀態相同。
  13. 一種高頻放大器，其放大一輸入高頻電壓，並輸出一得到之高頻電壓，該高頻放大器包含：一電晶體，該電晶體包含：一化合物半導體層；一保護絕緣膜，其覆蓋該化合物半導體層之一頂部且具有一開口形成於其上；及一電極，其填充該開口，並使其與該化合物半導體層接觸，且形成在該保護絕緣膜上，其中在該電極與該化合物半導體層之間之一接觸 部份的定向狀態和在該電極與該保護絕緣膜之間之一接觸部份的定向狀態相同。
TW102125085A 2012-09-28 2013-07-12 化合物半導體裝置及其製造方法 TW201413960A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217691A JP2014072391A (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201413960A true TW201413960A (zh) 2014-04-01

Family

ID=50384384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125085A TW201413960A (zh) 2012-09-28 2013-07-12 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20140091424A1 (zh)
JP (1) JP2014072391A (zh)
CN (1) CN103715243A (zh)
TW (1) TW201413960A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
WO2014185034A1 (ja) * 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US9824887B2 (en) * 2014-10-14 2017-11-21 Sharp Kabushiki Kaisha Nitride semiconductor device
JP6792135B2 (ja) * 2015-10-30 2020-11-25 富士通株式会社 化合物半導体装置及びその製造方法
US10686063B2 (en) * 2017-04-14 2020-06-16 Dynax Semiconductor, Inc. Semiconductor device and method for manufacturing the same
DE102017127182A1 (de) * 2017-11-17 2019-05-23 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu deren Herstellung
JP7143660B2 (ja) * 2018-07-18 2022-09-29 サンケン電気株式会社 半導体装置
JP7307856B2 (ja) * 2020-05-13 2023-07-12 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
JP2022037706A (ja) * 2020-08-25 2022-03-09 富士通株式会社 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209169B2 (ja) * 1997-11-28 2001-09-17 日本電気株式会社 ゲート電極の形成方法
JP4925601B2 (ja) * 2005-04-18 2012-05-09 三菱電機株式会社 半導体装置
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP5185341B2 (ja) * 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5626010B2 (ja) * 2011-02-25 2014-11-19 富士通株式会社 半導体装置及びその製造方法、電源装置

Also Published As

Publication number Publication date
CN103715243A (zh) 2014-04-09
US20140091424A1 (en) 2014-04-03
JP2014072391A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
EP2575178B1 (en) Compound semiconductor device and manufacturing method therefor
TWI496284B (zh) 化合物半導體裝置及其製造方法
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
TW201413960A (zh) 化合物半導體裝置及其製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
TWI512974B (zh) 化合物半導體裝置及其製造方法
US9368359B2 (en) Method of manufacturing compound semiconductor device
JP2013077621A (ja) 化合物半導体装置及びその製造方法
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
TWI488302B (zh) 化合物半導體裝置及其製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP7100241B2 (ja) 化合物半導体装置及びその製造方法
JP2016157983A (ja) 化合物半導体装置及びその製造方法