TWI488302B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI488302B
TWI488302B TW101133139A TW101133139A TWI488302B TW I488302 B TWI488302 B TW I488302B TW 101133139 A TW101133139 A TW 101133139A TW 101133139 A TW101133139 A TW 101133139A TW I488302 B TWI488302 B TW I488302B
Authority
TW
Taiwan
Prior art keywords
opening
compound semiconductor
gate
semiconductor layer
insulating film
Prior art date
Application number
TW101133139A
Other languages
English (en)
Other versions
TW201320334A (zh
Inventor
牧山剛三
吉川俊英
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201320334A publication Critical patent/TW201320334A/zh
Application granted granted Critical
Publication of TWI488302B publication Critical patent/TWI488302B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

化合物半導體裝置及其製造方法 領域
在此說明之實施例係有關於一種化合物半導體裝置及其製造方法。
 背景
在期待供高電壓及高輸出使用之半導體裝置之情形下，具有高飽和電子速度及寬能帶間隙之特性之以氮化物為主之半導體裝置已蓬勃地發展。在該等氮化物半導體裝置中，多數報告已研究了場效電晶體，特別是高電子遷移率電晶體(HEMT)。詳而言之，使用GaN作為通道層及AlGaN層作為供應層之以AlGaN/GaN為主之HEMT已吸引大眾之注意。在該以AlGaN/GaN為主之HEMT中，由於在GaN與AlGaN之間晶格常數之差會在AlGaN中產生應變。由於由該應變導致之壓電極化的影響，獲得一高密度二維電子氣體(2DEG)，且因此可實現該等高電壓及高輸出裝置。
專利文獻1：日本公開專利第2010-251456號公報
專利文獻2：日本國際申請案第2009-524242號公報
對較大輸出之供高輸出及高頻使用的以氮化物為之主半導體裝置，例如以AlGaN/GaN為主之HEMT而言，必須提高操作電壓。但是為了較大輸出而增加操作電壓會增加在該閘極電極四週之電場強度，且因此導致裝置特性之劣化(化學及/或物理變化)。為了改善供高輸出使用之以氮化物 為之主半導體裝置的可靠性，抑制由於可能在該閘極電極四週產生之強電場強度造成裝置特性之劣化因此是重要的。
 概要
鑒於本發明之習知技術之缺點，本發明之目的在於提供一種即使在高操作電壓下亦可徹底抑制裝置特性之劣化的供高電壓及高輸出使用之高可靠性化合物半導體裝置及其製造方法。
依據該等實施例之一方面，提供一種化合物半導體裝置，其包括一化合物半導體層；一絕緣膜，其由一單一材料構成且形成為一覆蓋該化合物半導體層之均質膜，且其中形成有一開口；及一閘極，其形成在該化合物半導體層上方以填充該開口，該化合物半導體裝置更具有一含氧保護組件，且該含氧保護組件形成在該開口之一邊緣部份。
依據該等實施例之另一方面，提供一種製造一化合物半導體裝置之方法，其包括：形成一絕緣膜，該絕緣膜係由一單一材料構成且形成為一覆蓋該化合物半導體層之均質膜，且其中形成有一開口；在該絕緣膜中形成之該開口之一邊緣部份形成一含氧保護組件；及 在該化合物半導體層上方形成一閘極以填充該開口。
圖式簡單說明
圖1A至1C、2A至2C、3A與3B、4A與4B係示意橫截面圖，逐步地顯示製造一第一實施例之一肖特基(Schottky)以AlGaN/GaN為主之HEMT的方法；圖5是顯示第一實施例之肖特基AlGaN/GaN為主之HEMT的示意橫截面圖；圖6是顯示用以與該第一實施例比較之一習知AlGaN/GaN為主之HEMT的示意橫截面圖；圖7是特性圖，顯示在導電情形下在高溫下，在第一實施例之以AlGaN/GaN為主之HEMT中之閘極洩漏電流的變化；圖8A至8C是示意橫截面圖，顯示製造依據第一實施例之一變化例之肖特基AlGaN/GaN為主之HEMT的主要步驟；圖9A至9C，10A與10B是示意橫截面圖，顯示製造依據一第二實施例之一肖特基AlGaN/GaN為主之HEMT的主要步驟；圖11是顯示一第三實施例之一電源供應器之整體組態的連接圖；及圖12是顯示一第四實施例之一高頻放大器之整體組態的連接圖。
 實施例之說明
以下將參照添附圖式說明各種實施例。在各種實施例 中，將說明該化合物半導體裝置之組態，以及其製造方法。
請注意，為了便於顯示，在以下提及之圖中，組件不一定以正確之尺寸及厚度顯示。
(第一實施例)
這實施例接露一肖特基以AlGaN/GaN為主之HEMT作為該化合物半導體裝置。
圖1A至圖4B是逐步地顯示一製造第一實施例之肖特基以AlGaN/GaN為主之HEMT之方法的示意橫截面圖。
首先，如圖1A所示，通常在作為一成長基材使用之一半絕緣SiC基材上，形成一化合物半導體層2。該化合物半導體層2具有一化合物半導體層之堆疊結構，且包含一緩衝層2a、一通道層2b、一中間層2c、一供應層2d及一蓋層2e。在該以AlGaN/GaN為主之HEMT中，在通道層2b中與該供應層2d(更精確來說，與該中間層2c)之界面附近形成一二維電子氣體(2DEG)。
更詳而言之，在該SiC基材1上，通常藉由金屬有機汽相磊晶(MOVPE)成長以下所述之獨立化合物半導體。亦可採用分子束磊晶(MBE)取代該MOVPE程序。
在該SiC基材1上，藉由依序沈積AlN、i(刻意未摻雜)-GaN、i-AlGaN、n-AlGaN及n-GaN，以一堆疊方式形成該緩衝層2a、該通道層2b、該中間層2c、該供應層2d及該蓋層2e。在成長AlN、GaN、AlGaN及GaN之程序中，使用三甲基鋁氣體、三甲基鎵及氨氣之一混合氣體。作為一Al源之三甲基鋁氣體及作為一Ga源之三甲基鎵氣體之供應/ 不供應及流速係依據欲成長之該等化合物半導體層之組分適當地設定。共用於所有化合物半導體層之氨氣之流速係設定為大約100ccm至10LM。例如，成長壓力係調整為大約50Torr至300Torr，且成長溫度係調整為大約1,000℃至1,200℃。
在為了獲得n型化合物半導體層而成長GaN及AlGaN之程序中，通常藉由以一預定流速添加含有Si作為一n型雜質之SiH4 氣體至該源氣體，在GaN及AlGaN中摻雜例如，Si。Si之份量係調整為大約1×1018 /cm3 至大約1×1020 /cm3 ，且通常為大約5×1018 /cm3 。
在此形成之緩衝層2a係大約0.1μm厚，該通道層2b是大約3μm厚，該中間層2c是大約5nm厚，該供應層2d是大約20nm厚且具有一大約0.2至0.3之Al比率，且該蓋層2e是大約10nm厚。
接著，如圖1B所示，形成一元件隔離結構3。
更詳而言之，在該化合物半導體層2中在其欲被轉變成一元件隔離區域的一區域中植入氬(Ar)。因此，該元件隔離結構3係形成為延伸穿過該化合物半導體層2，且部份地移除該SiC基材1之表層的部份。藉由該元件隔離結構3，在該化合物半導體層2上決定一作用區域。
或者，該元件隔離可藉由STI(淺槽隔離)形成以取代以上實施方式。
接著，如圖1C所示，形成一源極電極4及一汲極電極5。更詳而言之，首先，在一源極電極及一汲極電極將形成層 之該化合物半導體層2之平面圖的區域中，在該蓋層2e中形成電極形成槽2A、2B。
在這程序中，在將在稍後形成該源極電極及該汲極電極之區域具有多數開口的一抗蝕遮罩係形成在該化合物半導體層2之該表面上。接著在該抗蝕遮罩之開口中藉由乾式蝕刻移除該蓋層2e。因此形成該等電極形成槽2A、2B。在該乾式蝕刻中使用一例如Ar之惰性氣體，及一例如Cl2 之含氯氣體作為蝕刻氣體。或者，可藉由乾式蝕刻形成該等電極形成槽，以深入地穿過該蓋層2e至足以部份地移除該供應層2d之表層的部份。
在此可採用之一電極材料是例如，Ti/Al。在形成該等電極之程序中，真空蒸發程序可與一適用於剝離程序之具有懸伸形狀之雙層抗蝕層組合。更詳而言之，在該化合物半導體層2上方塗布一抗蝕材料，且接著圖案化以形成具有該等電極形成槽2A、2B之抗蝕遮罩。接著在整個表面上沈積該等Ti/Al層。在此沈積之Ti層是大約20nm厚，且該Al層是大約200nm厚。接著藉由剝離程序，與該抗蝕遮罩一起移除沈積在具有該等懸伸結構之抗蝕遮罩上方之該等Ti/Al層的上部份。然後，通常在大約550℃之一氮環境中將該SiC基材1退火，以便在該等Ti/Al層之剩餘下部份與該供應層2d之間建立歐姆接觸。藉由該等程序，由該等Ti/Al層之剩餘下部份形成該源極電極4及該汲極電極5以填充該等電極形成槽2A、2B。
接著，如圖2A所示，形成一第一保護膜6。
更詳而言之，通常藉由電漿輔助CVD在該化合物半導體層2之整個表面上方沈積一以氮化矽(SiN)為例之絕緣材料。依此方式，形成大約50nm厚之第一保護膜6。覆蓋該化合物半導體層2之第一保護膜6在此係由一均質、單一材料(在這情形中為SiN)構成。
或者，可使用氧化鋁(Al2 O3 )、氧化矽(SiO2 )、氧氮化矽(SiON)等取代SiN作為用以構成該第一保護膜之材料。
對使用SiO2 作為用以構成該第一保護膜之材料之情形而言，SiO2 之鍵在用以在該第一保護膜中形成該等開口之乾式蝕刻程序中斷裂，且因此雖然SiO2 之懸鍵之初始含量並不大，但是懸鍵會在該等開口之邊緣增加。在這實施例中，一第二保護膜將如稍後所述地保護該開口之邊緣。
接著，如圖2B所示，在該第一保護膜6中形成一開口6a。
更詳而言之，在該第一保護膜6之整個表面上塗布一抗蝕層。接著依據一600nm寬之開口圖案將該抗蝕層暴露於UV光，且接著顯影。依此方式形成其中形成有一開口10a之一抗蝕遮罩10。
接著，使用該抗蝕遮罩10，藉由使用SF6 作為一蝕刻氣體之乾式蝕刻，蝕刻該第一保護膜6。藉由該程序，在暴露在該開口10a中之區域中蝕刻該第一保護膜6，且因此在該第一保護膜6中形成該開口6a。
接著藉由氧電漿輔助拋光，或使用一化學溶液之一濕式蝕刻，移除該抗蝕遮罩10。
接著，如圖2C所示，形成一氧化物膜7。
更詳而言之，在該第一保護膜6上沈積一預定氧化物。該氧化物宜為氧化矽(SiO2 )、氧氮化矽(SiON)、例如SOG之含碳氧化矽(SiOC)、氧化鋁(Al2 O3 )及氧化鉿(HfO2 )。在這實施例中係使用，例如，SiO2 。更詳而言之，藉由旋塗法在包括該開口6a之內側之該第一保護膜6之整個表面上塗布一電子束敏感SOG(負型)。因此形成該氧化物膜7。
接著，如圖3A所示，形成一第二保護膜7a。
更詳而言之，藉電子束微影術，在落在該開口6a之一邊緣部份上之一區域中以電子束選擇性地照射該氧化物膜7。在這例子中，在由向該汲極形成側遠離在該開口6a之汲極形成側上之邊緣100nm之在該氧化物膜上之一位置到在開口6a中在該邊緣前大約50nm之一位置的範圍內，照射一預定份量之電子束。接著顯影及固化該氧化物膜7。因此，該氧化物膜7只留在上述區域中，且因此形成該第二保護膜7a。該第二保護膜7a係形成為由該第一保護膜6之表面延伸，覆蓋該開口6a之側面，以重疊該開口6a的底面的一部分，於該開口6a的底面該化合物半導體層2之表面暴露。
不依靠該電子束微影術，可替代地在該氧化物膜7上形成一抗蝕遮罩以便只遮蔽上述區域，及使用該抗蝕遮罩藉乾式蝕刻來蝕刻該氧化物膜7，藉此形成該第二保護膜7a。
接著，如圖3B所示，形成一用於該閘極之圖案化的抗蝕遮罩13。
更詳而言之，首先，藉由旋塗在整個表面上分別塗布一下抗蝕層11(例如，由美國MicroChem公司取得之 PMGI(商品名))及一上抗蝕層12(例如，由Sumitomo Chemical公司取得之PFI32-A8(商品名))。藉由UV微影術在該上抗蝕層12中形成一直徑大約1.5μm之一開口12a。接著，使用一鹼性顯影劑溶液藉由濕式蝕刻，同時使用該上抗蝕層12作為一遮罩蝕刻該下抗蝕層11以藉此在該下抗蝕層11中形成一開口11a。因此，形成一抗蝕遮罩13，且該抗蝕遮罩13係由其中形成有該開口11a之下抗蝕層11及其中形成有該開口12a之上抗蝕層12構成。由互相連通之該開口11a與該開口12a構成之在該抗蝕遮罩13中之一開口以下稱為一開口13a。
接著，如圖4A所示，形成一閘極電極8。
更詳而言之，藉由在包括該開口13a內側之整個表面上藉由真空蒸發，同時使用該抗蝕遮罩13作為一遮罩形成一閘金屬(Ni/Al；其中Ni是大約10nm厚且Al是大約300nm厚)。依此方式，形成該閘極電極8，且該閘極電極8係由形成為填充在該第一保護膜6中之開口6a之閘金屬構成，且建立與該化合物半導體層2之表面之肖特基接觸。
接著，如圖4B所示，移除該抗蝕遮罩13。
更詳而言之，將該SiC基材1浸入加熱至80℃之N-甲基-吡喀啶酮中且藉由剝離程序移除該抗蝕遮罩13及沈積在該抗蝕遮罩13上之閘金屬的不必要部份。該閘極電極8係形成為在其下部份中建立與在該開口6a中之該化合物半導體層2之表面肖特基接觸，且在其上部份中由該開口6a之寬度加寬。該第二保護膜7a係位在該閘極電極8之上部份下方，且 被該閘極電極8覆蓋以便被包圍在該閘極電極8中。
然後，該程序通常接著進行該源極電極4、該汲極電極5及該閘極電極8之電性連接，且因此完成該肖特基以AlGaN/GaN為主之HEMT。
接著，以下將與一比較例比較，說明這實施例之肖特基以AlGaN/GaN為主之HEMT的作用。
圖5是與圖4B相同之顯示第一實施例之肖特基以AlGaN/GaN為主之HEMT之示意橫截面圖。圖6是顯示用以與這實施例比較之一習知AlGaN/GaN為主之HEMT的示意橫截面圖。
在這實施例之以AlGaN/GaN為主之HEMT中，如圖5所示，該第一保護膜6覆蓋該化合物半導體層2。該第二保護膜7a係形成在形成於該第一保護膜6中之該開口6a之一邊緣部份，且該閘極電極8係形成為填充該開口6a且包圍該第二保護膜7a。
另一方面，在沒有第二保護膜7a之比較例之以AlGaN/GaN為主之HEMT中，如圖6所示，該閘極電極8與形成在該第一保護膜6中之該開口6a之側壁直接接觸。該第一保護膜6經常是藉由電漿輔助CVD形成，且一般習知的是藉由該程序形成之絕緣膜具有大量孤電子對(懸鍵)。就抑制該GaN-HEMT特有之電流崩潰而言，該等懸鍵(包括氫鍵形成基)是非常有效的。但是，如果使該絕緣膜及該閘極電極直接接觸之結構放在一強電場中，則由於大量懸鍵產生之不完全端接狀態[以下，該狀態係由“懸鍵(包括氫鍵形成基)” 表示]可能會進行與在該閘極電極中之金屬之反應，以藉此產生矽化物。如果該矽化物與該化合物半導體層2接觸，則該矽化物應該作為該閘極電流之一洩流通路。吾人亦認為在矽化之位置在由該閘極擴散之金屬及該化合物半導體本身之間亦可能進行一反應。簡言之，由於在形成於該第一保護膜6中之開口6a之一邊緣部份存在大量懸鍵，故可在三個參與者，即，該化合物半導體層2、該第一保護膜6及該閘極電極8之間進行一預定反應，以藉此形成該電流洩漏通路，且這可減少裝置特性之劣化(化學及/或物理變化)。
相反地，在這實施例中，該第一保護膜6覆蓋該化合物半導體層2。更詳而言之，均質且由一單一材料(在這情形中為SiN)構成並且因此具有一均一介電常數之第一保護膜6，除了該閘極電極8與該化合物半導體層2肖特基接觸之區域以外，連續地覆蓋該化合物半導體層2。在這組態中，在該第一保護膜6中沒有介電常數之不連續性，使得由於該不連續性造成之電場集中不會再發生。
在形成於該第一保護膜6中之該開口6a之一邊緣部份上，局部地形成該保護組件。在所示例子中，形成由一含氧材料構成且只有較少量懸鍵(包括氫鍵形成基)之該第二保護膜7a以覆蓋在該開口6a之汲極電極側之一邊緣部份。由於在該第一保護膜6與該化合物半導體層2之間有一高度差，且由於該部份靠近該汲極電極5，故在該開口6a之汲極電極5側之該一邊緣部份是一最可能造成電場集中之部份。在這實施例中，包含該一邊緣部份之一區域被只含有 少量懸鍵之第二保護膜7a覆蓋。藉由該組態，可防止含有大量懸鍵且因此具有高反應性之該第一保護膜6與該閘極電極8接觸，且因此防止例如矽化之反應。此外，包含在該第二保護膜7a中之氧與該閘極電極8之一構成元素，例如，Ni反應，以產生具有一較強之防止矽化作用的一鈍化產物。由於該閘極電極8防止與該化合物半導體層2直接反應，故該第二保護膜7a之存在亦是有利的。
如以上所述，依據這實施例，可藉由該第二保護膜7a防止在三個參與者，即，該化合物半導體層2、該第一保護膜6及該閘極電極8之間的反應，且因此可防止該等裝置特性劣化，同時藉由該第一保護膜6成功地確保一防止會另外因介電常數之不連續性導致之電場集中的效果。
藉由適當地控制該第二保護膜7a之配置，通常是藉由控制在該第一保護膜6上其邊緣部份，電場集中之點可分散在任意位置。藉由使該邊緣部份遠離該閘極電極8，可使電場集中點之一部份遠離該閘極電極8，且因此可以一更徹底之方式防止裝置特性之劣化。
在導電情形下在高溫下，研究在這實施例之以AlGaN/GaN為主之HEMT中閘極洩漏電流之量的變化。結果顯示在圖7中。
如由圖7所知，確認的是，在這實施例之以AlGaN/GaN為主之HEMT中，抑制該閘極洩漏電流在導電情形下在夾止電壓且在200℃一段長時間內增加。結果顯示這實施例之以AlGaN/GaN為主之HEMT的裝置特性極佳，且證明是具有高 可靠性的。
如以上所述，依據這實施例，獲得一高可靠性以AlGaN/GaN為主之HEMT，其具有高電壓耐受性及大輸出之特性，且即使在高操作電壓下，亦徹底抑制裝置特性之劣化(化學及/或物理變化)。
(變化例)
以下將說明第一實施例之肖特基以AlGaN/GaN為主之HEMT之一變化例。該變化例與第一實施例不同處在於該第二保護膜之形狀。請注意類似於在第一實施例之以AlGaN/GaN為主之HEMT中之組件的所有組件將賦予相同符號，以避免重覆之說明。
圖8A至8C是示意橫截面圖，顯示製造依據第一實施例之變化例之肖特基AlGaN/GaN為主之HEMT的主要步驟。
首先，依照先前在該第一實施例中之圖1A至圖2C所示之程序，在該第一保護膜6上方形成該氧化物膜7。該程序之結束狀態顯示在圖8A中。
接著，如圖8B所示，形成該第二保護膜7b。
更詳而言之，藉由電子束微影術，特別在落在該開口6a之一邊緣部份上之一部份中，將電子束照射在該氧化物膜7上。在這程序中，在由向該汲極形成側遠離在該開口6a之汲極形成側上之邊緣100nm之在該氧化物膜7上之一位置到在開口6a中在該邊緣前大約50nm之一位置的範圍內，照射一預定份量之電子束。該電子束之份量在此係調整為可在該區域之中心附近保持固定，且由上述固定值向該靠近 邊緣區域減少。接著顯影及固化該氧化物膜7。因此，該氧化物膜7只留在上述區域中，且因此形成該第二保護膜7b。如圖8A所示，該第二保護膜7b具有一錐形橫截面，例如在其一中央區域7ba具有一固定厚度，且向該靠近邊緣區域7bb逐漸變薄。
在這實施例(第一實施例)中之第二保護膜7a相對於該第一保護膜6在其邊緣出現一高度差，且因此電場會在該等邊緣(特別是在該汲極電極5側之邊緣)增加。相反地，這變化例之第二保護膜7b係向該靠近邊緣區域7bb逐漸變薄以消除該高度差。因此，可減少在該第二保護膜7b之邊緣之電場集中，使得該第一保護膜6與該第二保護膜7b，及該化合物半導體層2可防止在該閘極電極8附近變質，且因此可以一更完整之方式防止該等裝置特性劣化。
如以上所述，依據這變化例，獲得一高可靠性以AlGaN/GaN為主之HEMT，其具有高電壓耐受性及大輸出之特性，且即使在高操作電壓下，亦徹底抑制裝置特性之劣化(化學及/或物理變化)。
(第二實施例)
以下將說明一第二實施例之一肖特基以AlGaN/GaN為主之HEMT。這實施例與第一實施例不同處在於對應於在第一實施例中之第二保護膜之保護組件的形態。請注意類似於在第一實施例之以AlGaN/GaN為主之HEMT中之組件的所有組件將賦予相同符號，以避免重覆之說明。
圖9A至9C，10A與10B是示意橫截面圖，顯示製造依據 第二實施例之一肖特基AlGaN/GaN為主之HEMT的主要步驟。
首先，依照先前在該第一實施例中之圖1A至圖2A所示之程序，在該化合物半導體層2之整個表面上方形成該第一保護膜6。該程序之結束狀態顯示在圖9A中。
接著，如圖9B所示，在該第一保護膜6中形成一保護區域6b。
更詳而言之，首先，在該第一保護膜6之整個表面上方塗布一抗蝕層。藉由電子束微影術，特別在該源極電極4與該汲極電極5之間之一較靠近該汲極電極5之200nm寬之預定區域中，以電子束照射在該抗蝕層，且接著顯影。依此方式，形成其中具有一開口之一抗蝕遮罩11。
接著，使用該抗蝕遮罩11將氧植入該第一保護膜6中。氧在此係植入暴露在開口11a中之該第一保護膜6之一預定區域中。氧在此只植入該預定區域之表層的部份中。更詳而言之，氧係在容許氧在以深度方向觀看時只分布在該預定區域之表層的部份中，而不是容許氧分布在整個深度上(調整離子加速能量)的條件下被植入。因此，該預定區域之表層的部份變成富含氧，且因此形成該保護區域6b。即使在形成該保護區域6b後，該第一保護膜6在除了在該預定區域中之表層的部份以外的區域中亦未變質，且保持在由一單一材料(在這情形中為SiN)構成之一均質狀態。
藉由氧電漿輔助拋光，或使用一化學溶液之一濕式蝕刻，移除該抗蝕遮罩11。
接著，如圖9C所示，形成一抗蝕遮罩12。
更詳而言之，在該第一保護膜6之整個表面上塗布一抗蝕層。對該抗蝕層進行UV微影術用以形成一600nm寬開口，且接著顯影。因此形成其中具有該開口12a之抗蝕遮罩12。在該開口12a中，暴露該第一保護膜6之表面之一部份，以及在該第一保護膜6之源極電極4側之該保護區域6b之一部份。
接著，如圖10A所示，在該第一保護膜6中形成該開口6a。
更詳而言之，藉由使用SF6 作為一蝕刻氣體及該抗蝕遮罩12乾式蝕刻，蝕刻該第一保護膜6。藉由該程序，蝕刻暴露在該開口12a中之該第一保護膜6之一部份，且因此在該第一保護膜6中形成該開口6a。由於形成該開口6a，該保護區域6b留在一區域上，且該區域係在由在該汲極電極5側之該開口6a之一邊緣至由該一邊緣向該汲極電極5遠離100nm之位置的範圍內。
藉由氧電漿輔助拋光，或使用一化學溶液之一濕式蝕刻，移除該抗蝕遮罩12。
接著，實施第一實施例之圖3B至圖4B中所示之程序。圖10B顯示一與圖4B相同之狀態。
在該等程序後電性連接該源極電極4、該汲極電極5及該閘極電極8，以因此完成該肖特基以AlGaN/GaN為主之HEMT。
在這實施例之以AlGaN/GaN為主之HEMT中，首先該第 一保護膜6覆蓋該化合物半導體層2。更詳而言之，均質且由一單一材料(在這情形中為SiN)構成並且因此具有一均一介電常數之第一保護膜，除了該閘極電極8與該化合物半導體層2肖特基接觸之區域以外，連續地覆蓋該化合物半導體層2。在這組態中，在該第一保護膜6中沒有介電常數之不連續性，使得由於該不連續性造成之電場集中不會再發生。
在形成於該第一保護膜6中之該開口6a之一邊緣部份上，局部地形成該保護組件。在所示例子中，在形成在第一保護膜中之開口6a之汲極電極5側之一邊緣部份中的表層的部份中，形成植入氧且因此只有一較少量懸鍵(包括氫鍵形成基)之保護區域6b。由於在該第一保護膜6與該化合物半導體層2之間有一高度差，且由於該部份靠近該汲極電極5，故在該開口6a之汲極電極5側之該一邊緣部份是一最可能造成電場集中之部份。在這實施例中，包含該第一保護膜6之該一邊緣部份之一區域因氧植入而變質，以藉此形成由只含有較少量懸鍵之保護區域6b。藉由該組態，可防止含有大量懸鍵且因此具有高反應性之該第一保護膜6與該閘極電極8接觸，且因此防止例如矽化之反應。此外，包含在該保護區域6b中之氧與該閘極電極8之一構成元素，例如，Ni反應，以產生具有一較強之防止矽化作用的一鈍化產物。由於該閘極電極8防止與該化合物半導體層2直接反應，故該保護區域6b之存在亦是有利的。
簡言之，可藉由該保護區域6b防止在三個參與者，即，該化合物半導體層2、該第一保護膜6及該閘極電極8之間的 反應，且因此可防止該等裝置特性劣化，同時藉由該第一保護膜6成功地確保一防止會另外因介電常數之不連續性導致之電場集中的效果。
由於該保護區域6b是藉由氧植入形成之該第一保護膜6之局部變質部份，故即使在與該保護區域6b之邊界附近，該第一保護膜6將在其平面上沒有高度差。因此，防止該電場在該邊界附近集中，且因此可以一更徹底之方式防止該等裝置特性劣化。
如以上所述，依據這實施例，獲得一高可靠性以AlGaN/GaN為主之HEMT，其具有高電壓耐受性及大輸出之特性，且即使在高操作電壓下，亦徹底抑制裝置特性之劣化(化學及/或物理變化)。
(第三實施例)
這實施例揭露一電源供應器，其具有選自於第一實施例與其變化例，及第二實施例中之以AlGaN/GaN為主之HEMT的任一種以AlGaN/GaN為主之HEMT。
圖11是顯示第三實施例之電源供應器之整體組態的連接圖。
這實施例之電源供應器包含一高電壓一次電路21，一低電壓二次電路22，及一設置在該高電壓一次電路21與該低電壓二次電路22之間的變壓器23。
該一次電路21係由一AC電源24，一所謂橋式整流電路25，及多數開關元件26a、26b、26c與26d(在此，其數目為四)構成。該橋式整流電路25具有一開關元件26e。
該二次電路22係由多數開關元件27a、27b與27c(在此，其數目為三)構成。
在這實施例中，該一次電路21之開關元件26a、26b、26c、26d、26e係由選自於第一實施例與其變化例，及第二實施例中之以AlGaN/GaN為主之HEMT的任一種以AlGaN/GaN為主之HEMT構成。另一方面，該二次電路22中之開關元件27a、27b與27c係由一般以矽為主之MIS-FET。
在這實施例中，具有高電壓耐受性及大輸出之特性，且即使在高操作電壓下，亦徹底抑制裝置特性之劣化(化學及/或物理變化)的高可靠性以AlGaN/GaN為主之HEMT係用於高電壓電路。依此方式，可實現用於高功率之高可靠電源供應電路。
(第四實施例)
這實施例揭露一高頻放大器，其具有選自於第一實施例與其變化例，及第二實施例中之以AlGaN/GaN為主之HEMT的任一種以AlGaN/GaN為主之HEMT。
圖12是顯示第四實施例之高頻放大器之整體組態的連接圖。
該高頻放大單元係由一數位預失真電路31，混合器32a與32b，及一功率放大器33構成。
該數位預失真電路31補償一輸入信號之非直線失真。該等混合器32a混合該非直線失真已被補償之該輸入信號與一AC信號。該功率放大器33放大已與該AC信號混合之該輸入信號，且具有選自於第一實施例與其變化例，及第二 實施例中之以AlGaN/GaN為主之HEMT的任一種以AlGaN/GaN為主之HEMT。在圖12所示之構態中，通常藉由開關在藉由該混合器32b將一在輸入側之信號與一AC信號混合後，將在輸入側之該信號送至該數位預失真電路31。
在這實施例中，具有高電壓耐受性及大輸出之特性，且即使在高操作電壓下，亦徹底抑制裝置特性之劣化(化學及/或物理變化)的高可靠性以AlGaN/GaN為主之HEMT係用於高頻放大器。依此方式，可實現用於高電壓之高可靠高頻放大器。
(其他實施例)
雖然以上所述第一至第四實施例係以該AlGaN/GaN為主之HEMT作為該化合物半導體裝置舉例說明，但是除了該以AlGaN/GaN為主之HEMT以外，其他種類之HEMT亦可沿用於該化合物半導體裝置。
．HEMT之其他例1
這其他例揭露一以InAlN/GaN為主之HEMT作為該化合物半導體裝置。
InAlN及GaN係可藉由調整組分而晶格常數接近之化合物半導體。對於前述第一實施例與其變化例，及第二至第四實施例採用該以InAlN/GaN為主之HEMT之情形而言，該通道層將由i-GaN構成，該中間層將由AlN構成，該供應層將由n-InAlN構成，且該蓋層將由n-GaN構成。在這組態中之二維電子氣體主要歸因於InAlN之自發極化，且壓電極化幾乎沒有貢獻。
依據這其他例，類似於前述以AlGaN/GaN為主之HEMT，實現具有高電壓耐受性及大輸出之特性，且即使在高操作電壓下，亦徹底抑制裝置特性之劣化(化學及/或物理變化)的高可靠性以InAlN/GaN為主之HEMT。
．HEMT之其他例2
這其他例揭露一以InAlGaN/GaN為主之HEMT作為該化合物半導體裝置。
當比較GaN及InAlGaN時，後者具有比前者小之晶格常數。對於前述第一實施例與其變化例，及第二至第四實施例採用該以InAlGaN/GaN為主之HEMT之情形而言，該通道層將由i-GaN構成，該中間層將由i-InAlGaN構成，該供應層將由n-InAlGaN構成，且該蓋層將由n+ -GaN構成。
依據這其他例，類似於前述以AlGaN/GaN為主之HEMT，實現具有高電壓耐受性及大輸出之特性，且即使在高操作電壓下，亦徹底抑制裝置特性之劣化(化學及/或物理變化)的高可靠性以InAlGaN/GaN為主之HEMT。
1‧‧‧SiC基材
2‧‧‧化合物半導體層
2A,2B‧‧‧電極形成槽
2a‧‧‧緩衝層
2b‧‧‧通道層
2c‧‧‧中間層
2d‧‧‧供應層
2e‧‧‧蓋層
3‧‧‧元件隔離結構
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧第一保護膜
6a‧‧‧開口
6b‧‧‧保護區域
7‧‧‧氧化物膜
7a,7b‧‧‧第二保護膜
7ba‧‧‧中央區域
7bb‧‧‧靠近邊緣區域
8‧‧‧閘極電極
10‧‧‧抗蝕遮罩
10a‧‧‧開口
11‧‧‧下抗蝕層；抗蝕遮罩
11a‧‧‧開口
12‧‧‧上抗蝕層；抗蝕遮罩
12a‧‧‧開口
13‧‧‧抗蝕遮罩
13a‧‧‧開口
21‧‧‧高電壓一次電路
22‧‧‧低電壓二次電路
23‧‧‧變壓器
24‧‧‧AC電源
25‧‧‧橋式整流電路
26a,26b,26c,26d,26e‧‧‧開關元件
27a,27b,27c‧‧‧開關元件
31‧‧‧數位預失真電路
32a,32b‧‧‧混合器
33‧‧‧功率放大器
圖1A至1C、2A至2C、3A與3B、4A與4B係示意橫截面圖，逐步地顯示製造一第一實施例之一肖特基(Schottky)以AlGaN/GaN為主之HEMT的方法；圖5是顯示第一實施例之肖特基AlGaN/GaN為主之HEMT的示意橫截面圖；圖6是顯示用以與該第一實施例比較之一習知AlGaN/GaN為主之HEMT的示意橫截面圖； 圖7是特性圖，顯示在導電情形下在高溫下，在第一實施例之以AlGaN/GaN為主之HEMT中之閘極洩漏電流的變化；圖8A至8C是示意橫截面圖，顯示製造依據第一實施例之一變化例之肖特基AlGaN/GaN為主之HEMT的主要步驟；圖9A至9C，10A與10B是示意橫截面圖，顯示製造依據一第二實施例之一肖特基AlGaN/GaN為主之HEMT的主要步驟；圖11是顯示一第三實施例之一電源供應器之整體組態的連接圖；及圖12是顯示一第四實施例之一高頻放大器之整體組態的連接圖。
1‧‧‧SiC基材
2‧‧‧化合物半導體層
2A,2B‧‧‧電極形成槽
3‧‧‧元件隔離結構
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧第一保護膜
6a‧‧‧開口
7a‧‧‧第二保護膜
8‧‧‧閘極電極
11‧‧‧下抗蝕層
11a‧‧‧開口
12‧‧‧上抗蝕層
12a‧‧‧開口
13‧‧‧抗蝕遮罩

Claims (12)

  1. 一種化合物半導體裝置，包含：一化合物半導體層；一絕緣膜，其由一單一材料構成且形成為一覆蓋該化合物半導體層之均質膜，且其中形成有一開口；及一閘極，其形成在該化合物半導體層上方以填充該開口，該化合物半導體裝置更具有一含氧保護組件，且該含氧保護組件形成在該開口之一邊緣部份；其中，該保護組件是氧化物膜，且該氧化物膜形成在該閘極與該絕緣膜之間以覆蓋該開口之該一邊緣部份，又該保護組件是被閘極所包圍，且位於該絕緣膜之上表面的該保護組件之一邊緣部份是遠離該閘極之一邊緣部分。
  2. 如申請專利範圍第1項之化合物半導體裝置，其中該氧化物膜具有一向該氧化物膜之端部變薄之錐形結構。
  3. 如申請專利範圍第1項之化合物半導體裝置，其中該氧化物膜係形成為由該絕緣膜之表面延伸，且覆蓋該開口之側面，以重疊該開口之底面之一部份，於該開口之底面該化合物半導體層之表面暴露。
  4. 一種化合物半導體裝置，包含：一化合物半導體層；一絕緣膜，其由一單一材料構成且覆蓋該化合物半導體層，且其中形成有一開口；及 一閘極，其形成在該化合物半導體層上方以填充該開口，該化合物半導體裝置更具有一含氧保護組件，且該含氧保護組件形成在該開口之一邊緣部份；其中該保護組件係該絕緣膜之一局部、表層的部份，且該保護組件是被閘極所包圍，並且位於該開口遠端的該保護組件之一邊緣部份是遠離該閘極之一邊緣部分。
  5. 如申請專利範圍第1至4項中任一項之化合物半導體裝置，其中形成在該絕緣膜中之該開口具有一比該閘極寬度窄之寬度，且該保護組件係定位在該閘極下方。
  6. 一種製造一化合物半導體裝置之方法，包含：形成一絕緣膜，該絕緣膜係由一單一材料構成且形成為一覆蓋該化合物半導體層之均質膜，且其中形成有一開口；以及形成氧化物膜作為保護組件以覆蓋形成在該絕緣膜之該開口的一邊緣部份；及在該化合物半導體層上方形成一閘極以填充該開口，其中該保護組件是被閘極所包圍，且位於該絕緣膜之上表面的該保護組件之一邊緣部份是遠離該閘極之一邊緣部分。
  7. 如申請專利範圍第6項之製造一化合物半導體裝置之方 法，其中該氧化物膜係形成為向該氧化物膜之端部變薄。
  8. 如申請專利範圍第6項之製造一化合物半導體裝置之方法，其中該氧化物膜係形成為由該絕緣膜之表面延伸，且覆蓋該開口之側面，以重疊該開口之底面之一部份，於該開口之底面該化合物半導體層之表面暴露。
  9. 一種製造一化合物半導體裝置之方法，包含：形成一絕緣膜，該絕緣膜係由一單一材料構成且形成為一覆蓋該化合物半導體層之均質膜，且其中形成有一開口；只將氧導入形成在該絕緣膜之開口的一邊緣部份之表層的部份中，以使該表層的部份成為該保護組件，以及在該化合物半導體層上方形成一閘極以填充該開口，其中該保護組件是被閘極所包圍，並且位於該開口遠端的該保護組件之一邊緣部份是遠離該閘極之一邊緣部分。
  10. 如申請專利範圍第6至9項中任一項之製造一化合物半導體裝置之方法，其中該開口係形成在該絕緣膜中，同時調整其寬度比該閘極寬度窄，且該保護組件形成為定位在該閘極下方。
  11. 一種電源供應電路，包含：一變壓器；及一高電壓電路與一低電壓電路，同時該變壓器放在該高電壓電路與該低電壓電路之間， 該高電壓電路具有一電晶體，該電晶體具有：一化合物半導體層；一絕緣膜，其由一單一材料構成且形成為一覆蓋該化合物半導體層之均質膜，且其中形成有一開口；及一閘極，其形成在該化合物半導體層上方以填充該開口，該電晶體更具有一含氧保護組件，且該含氧保護組件形成在該開口之一邊緣部份；其中，該保護組件是氧化物膜，且該氧化物膜形成在該閘極與該絕緣膜之間以覆蓋該開口之該一邊緣部份，又該保護組件是被閘極所包圍，且位於該絕緣膜之上表面的該保護組件之一邊緣部份是遠離該閘極之一邊緣部分。
  12. 一種高頻放大器，其接收高頻電壓且發送一放大輸出，該高頻放大器具有一電晶體，該電晶體具有：一化合物半導體層；一絕緣膜，其由一單一材料構成且形成為一覆蓋該化合物半導體層之均質膜，且其中形成有一開口；及一閘極，其形成在該化合物半導體層上方以填充該開口， 該電晶體更具有一含氧保護組件，且該含氧保護組件形成在該開口之一邊緣部份；其中，該保護組件是氧化物膜，且該氧化物膜形成在該閘極與該絕緣膜之間以覆蓋該開口之該一邊緣部份，又該保護組件是被閘極所包圍，且位於該絕緣膜之上表面的該保護組件之一邊緣部份是遠離該閘極之一邊緣部分。
TW101133139A 2011-09-21 2012-09-11 化合物半導體裝置及其製造方法 TWI488302B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011206553A JP5942371B2 (ja) 2011-09-21 2011-09-21 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201320334A TW201320334A (zh) 2013-05-16
TWI488302B true TWI488302B (zh) 2015-06-11

Family

ID=47879837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101133139A TWI488302B (zh) 2011-09-21 2012-09-11 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20130069129A1 (zh)
JP (1) JP5942371B2 (zh)
CN (1) CN103022122B (zh)
TW (1) TWI488302B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6186832B2 (ja) * 2013-04-18 2017-08-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6236919B2 (ja) * 2013-06-26 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
KR102298440B1 (ko) * 2016-02-18 2021-09-08 한국전자통신연구원 반도체 소자 및 이의 제조 방법
WO2017190643A1 (zh) * 2016-05-06 2017-11-09 杭州电子科技大学 一种新型iii-v异质结场效应晶体管
JP7155934B2 (ja) * 2018-11-21 2022-10-19 富士通株式会社 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2021089977A (ja) * 2019-12-04 2021-06-10 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
CN112420811B (zh) * 2020-11-11 2023-03-14 厦门市三安集成电路有限公司 一种晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252299A (ja) * 1999-03-03 2000-09-14 Nec Corp 電界効果トランジスタ
US20070164322A1 (en) * 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
JP2007250910A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体装置
US20090085063A1 (en) * 2007-09-28 2009-04-02 Fujitsu Limited Compound semiconductor device with t-shaped gate electrode and its manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US20070164326A1 (en) * 2004-02-20 2007-07-19 Yasuhiro Okamoto Field effect transistor
JP5200936B2 (ja) * 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
JP5029900B2 (ja) * 2007-11-20 2012-09-19 アイシン・エィ・ダブリュ株式会社 モータの制御装置
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5534701B2 (ja) * 2009-04-14 2014-07-02 三菱電機株式会社 半導体装置
JP5404473B2 (ja) * 2010-02-26 2014-01-29 ルネサスエレクトロニクス株式会社 高周波電力増幅器およびその動作方法
JP2012234984A (ja) * 2011-05-02 2012-11-29 Panasonic Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252299A (ja) * 1999-03-03 2000-09-14 Nec Corp 電界効果トランジスタ
US20070164322A1 (en) * 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes and related devices
JP2007250910A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体装置
US20090085063A1 (en) * 2007-09-28 2009-04-02 Fujitsu Limited Compound semiconductor device with t-shaped gate electrode and its manufacture

Also Published As

Publication number Publication date
CN103022122A (zh) 2013-04-03
TW201320334A (zh) 2013-05-16
JP5942371B2 (ja) 2016-06-29
US20130069129A1 (en) 2013-03-21
JP2013069810A (ja) 2013-04-18
CN103022122B (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
TWI515899B (zh) 化合物半導體裝置、其製造方法及電子電路
TWI496284B (zh) 化合物半導體裝置及其製造方法
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
TWI488302B (zh) 化合物半導體裝置及其製造方法
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
US9035357B2 (en) Compound semiconductor device and manufacturing method therefor
TWI462290B (zh) 化合物半導體裝置、其製造方法以及電氣裝置
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
TWI531062B (zh) 半導體裝置及其製造方法、電源供應裝置與高頻放大器
JP5765171B2 (ja) 化合物半導体装置の製造方法
US20140091424A1 (en) Compound semiconductor device and manufacturing method thereof
US9368359B2 (en) Method of manufacturing compound semiconductor device
JP2014072377A (ja) 化合物半導体装置及びその製造方法
JP2014072388A (ja) 化合物半導体装置及びその製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP2016157983A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees