TWI515899B - 化合物半導體裝置、其製造方法及電子電路 - Google Patents

化合物半導體裝置、其製造方法及電子電路 Download PDF

Info

Publication number
TWI515899B
TWI515899B TW101134487A TW101134487A TWI515899B TW I515899 B TWI515899 B TW I515899B TW 101134487 A TW101134487 A TW 101134487A TW 101134487 A TW101134487 A TW 101134487A TW I515899 B TWI515899 B TW I515899B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
semiconductor layer
layer
electrode
concentration
Prior art date
Application number
TW101134487A
Other languages
English (en)
Other versions
TW201320342A (zh
Inventor
西森理人
多木俊裕
吉川俊英
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201320342A publication Critical patent/TW201320342A/zh
Application granted granted Critical
Publication of TWI515899B publication Critical patent/TWI515899B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

化合物半導體裝置、其製造方法及電子電路 發明領域
於此中所討論的實施例是有關於一種化合物半導體裝置、一種用於製造該化合物半導體裝置的製造方法、及一種電子電路。
發明背景
氮化物半導體具有像是高飽和電子漂移速率與寬能帶隙般的特性，而且是被使用於高電壓、高功率半導體裝置中。例如，氮化鎵(GaN)，一種氮化物半導體，具有比矽(Si)之能帶隙(1.1 eV)與砷化鎵(GaAs)之能帶隙(1.4 eV)大之3.4 eV的能帶隙，而且也具有高擊穿電場強度(high breakdown field strength)。因此，GaN是被使用作為在達成高電壓運作與高功率之電源供應器中所使用之半導體裝置的材料。
場效電晶體，例如，高電子遷移率電晶體(HEMTs)，使用氮化物半導體。例如，在一氮化鋁鎵/氮化鎵HEMT(AlGaN/GaN HEMT)中，其是為一種類型的GaN-基HEMT(GaN-HEMT)，GaN是被使用作為一電子渡越層(electron transit layer)而AlGaN是被使用作為一電子供應層。在一AlGaN/GaN HEMT中，一高濃度二維電子氣(2DEG)是因AlGaN的自發極化(spontaneous polarization)以及因在GaN與AlGaN之間之晶格參數上之差異而起之應力所誘發 在AlGaN中的壓電極化(piezoelectric polarization)而得到。因此，一AlGaN/GaN HEMT可以被使用作為一高效率切換元件或者電動車等等用的高電壓電力裝置。
在一由氮化物半導體製成的高電子遷移率電晶體(HEMT)中，當在高汲極電壓運作時該汲極電流降低(這現象於此後稱為”電流崩塌(current collapse)”。電流崩塌是由於存在於半導體之表面上的捕陷能階(trap levels)而產生。位於閘極電極與汲極電極之間且聚集於閘極電極之邊緣與汲極電極之邊緣的電場越強，汲極電流越小。裝置特性因電流崩塌而降級。
該等實施例是鑑於上面所述的問題來被完成而且其之目的是為提供一種降低電流崩塌之發生與減少裝置特性之降級之具有相當簡單之結構之高可靠和高電壓化合物半導體裝置以及一種用於製造該化合物半導體裝置的方法。
相關的技術是揭露於日本早期公開專利公告第2010-278150號案、日本早期公開專利公告第2006-134935號案、國際公告小冊子第WO 2007/108055號案等等。
發明概要
根據實施例的一特徵，一種化合物半導體裝置包括：一第一化合物半導體層，載體是形成在該第一化合物半導體層內；一設置在該第一化合物半導體層之上俾可供應該等載體的第二化合物半導體層；及一設置在該第二化 合物半導體層之上的第三化合物半導體層，其中，該第三化合物半導體層包括一個具有比該第二化合物半導體層之載體濃度高之載體濃度的區域。
根據該實施例，一種降低電流崩塌之發生和減少裝置特性之降級之具有相當簡單之結構的高可靠且高電壓化合物半導體裝置是被提供。
本發明之目的和優點將會藉著在申請專利範圍中所特別指出的元件與組合來被實現與達成。
要了解的是，前面的大致說明以及後面的詳細描述皆是為範例與解釋而已並非是本發明的限制。
圖式簡單說明
圖1A至1C描繪一種用於製造化合物半導體裝置的範例方法；圖2A至2C描繪一種用於製造化合物半導體裝置的範例方法；圖3A至3C描繪一種用於製造化合物半導體裝置的範例方法；圖4描繪一種用於製造化合物半導體裝置的範例方法；圖5描繪一範例能帶圖；圖6描繪一範例能帶圖；圖7A和7B描繪一種用於製造化合物半導體裝置的範例方法；圖8A和8B描繪一種用於製造化合物半導體裝置 的範例方法；圖9A至9C描繪一種用於製造化合物半導體裝置的範例方法；圖10A至10C描繪一種用於製造化合物半導體裝置的範例方法；圖11A至11C描繪一種用於製造化合物半導體裝置的範例方法；圖12A至12C描繪一種用於製造化合物半導體裝置的範例方法；圖13A至13C描繪一種用於製造化合物半導體裝置的範例方法；圖14A和14B描繪一種用於製造化合物半導體裝置的範例方法；圖15A至15C描繪一種用於製造化合物半導體裝置的範例方法；圖16A和16B描繪一種用於製造化合物半導體裝置的範例方法；圖17A至17C描繪在一汲極電壓與一汲極電流之間的一範例關係；圖18A至18C描繪一種用於製造化合物半導體裝置的範例方法；圖19A至19C描繪一種用於製造化合物半導體裝置的範例方法；圖20描繪一種範例電源供應器裝置；及 圖21描繪一種範例高頻放大器。
較佳實施例之詳細說明
圖1A至1C、2A至2C、和3A至3C描繪一種用於製造化合物半導體裝置的範例方法。該化合物半導體裝置可以是，例如，一肖特基-型(Schottky-type)AlGaN/GaN HEMT。
如在圖1A中所示，一種化合物半導體多層結構2是形成在一供生長用的基體上，例如，一碳化矽(SiC)基體1。供生長用之基體的範例可以包括SiC基體、矽基體、藍寶石基體、GaAs基體、和GaN基體。該基體可以是半絕緣或導電。該化合物半導體多層結構2包括一緩衝層2a、一電子渡越層2b、一中間層2c、一電子供應層2d、和一封頂層2e。
在該化合物半導體裝置的運作期間，二維電子氣(2DEG)是產生在一與電子供應層2d之界面的附近，例如，在該電子渡越層2b中的中間層2c。該2DEG是依據在該電子渡越層2b之化合物半導體，例如，GaN與該電子供應層2d之化合物半導體，例如，AlGaN之間之晶格參數上的差異來產生。
每一化合物半導體是藉由，例如，金屬有機氣相磊晶(MOVPE)來在該SiC基體上生長。分子束磊晶(MBE)或其類似是可以被使用取代MOVPE。對應於緩衝層2a、電子渡越層2b、中間層2c、電子供應層2d、與封頂層2e的化合 物半導體是分別依序地沉積在該SiC基體之上。該緩衝層2a是使用氮化鋁(AlN)來形成俾可具有大約5 nm的厚度。該電子渡越層2b是使用未摻雜GaN(i-GaN)來形成俾可具有大約1 μm的厚度。該中間層2c是使用i-AlGaN(i-Al0.25Ga0.75N)來形成俾可具有大約5 nm的厚度。該電子供應層2d是使用n-AlGaN來形成俾可具有大約20 nm的厚度。該封頂層2e具有一多層結構，該多層結構包括三個化合物半導體子-層而且是被形成以致於一具有大約5 nm之厚度的n-GaN子-層2e1、一具有大約3 nm之厚度的AlN子-層2e2、與一具有大約3 nm之厚度的n-GaN子-層2e3是依序沉積。AlGaN可以取代AlN被使用來形成該緩衝層2a，或者該緩衝層2a可以被形成以致於GaN是以低溫磊晶來生長。
由是為鋁來源之三甲基鋁(TMAl)氣體，與氨(NH3)氣體形成的混合物可以被使用作為生長AlN的來源氣體。由是為鎵來源之三甲基鎵(TMGa)氣體，與NH3氣體形成的混合物可以被使用作為生長GaN的來源氣體。由TMAl氣體、TMGa氣體、與NH3氣體形成的混合物可以被使用作為生長AlGaN的來源氣體。該TMAl氣體與該TMGa氣體中之每一者的供應與流速可以端視哪種化合物半導體層要被生長來被適當地設定。是為共用氣體之NH3氣體的流速可以是大約100 sccm到10 LM。生長壓力可以是大約50 Torr到300 Torr。生長溫度可以是大約1,000℃到1,200℃。
當AlGaN與GaN是形成為n-型時，例如，當該電子供應層2d(n-AlGaN)與該等n-GaN子層2e1和2e3被形成 時，一n-型雜質被加入至該來源氣體。例如，當含矽的矽烷(SiH4)氣體以約定流速加入至每一來源氣體時，該AlGaN與GaN是摻雜有矽。矽的摻雜濃度可以是，例如，大約2 x 1018 cm-3。
如在圖1B中所示，一隔離結構3被形成。該隔離結構3在圖1C和在圖1C後面的圖式中會被省略。例如，氬是植入到該化合物半導體多層結構2的隔離區域內。該隔離結構3是形成在該化合物半導體多層結構2和該SiC基體1的一表面區域中。該隔離結構3界定一在該化合物半導體多層結構2上的主動區域。該隔離結構3可以是藉由，例如，淺溝渠隔離(STI)製程來形成。例如，一氯-基蝕刻氣體可以被使用來乾蝕刻該化合物半導體多層結構2。
如在圖1C中所示，一光阻光罩10被形成。一光阻是施加到該化合物半導體多層結構2的封頂層2e而一個包括一供一汲極電極5用之平坦地點的約定部份是透過以紫外線照射來開放。一光阻光罩10是形成在該封頂層2e上俾可具有一個露出該包括該供汲極電極5用之平坦地點之約定部份的開孔10a。在該開孔10a中，該封頂層2e之一包括該供汲極電極5用之平坦地點和一個從其之末端向一供閘極電極6用之平坦地點延伸大約1 μm之範圍的表面部份是被露出。
如在圖2A中所示，該化合物半導體多層結構2的封頂層2e是摻雜有n-型雜質。該n-型雜質是透過該光阻光罩10的使用被離子植入至該封頂層2e之一經由該開孔10a露 出的表面部份內。該n-型雜質是為矽而且是藉加速能量以大約5 x 1012 cm-2至1 x 1016 cm-2，例如，大約1 x 1013 cm-2的劑量來被植入以致於濃度分佈的高峰是位在封頂層2e的n-GaN子-層2e1中。該植入n-型雜質可以選擇地是為鍺、氧、或其類似。當該n-型雜質的劑量是低於大約5 x 1012 cm-2時，一個比電子供應層2d之載體濃度高的載體濃度會無法得到。當該n-型雜質的劑量是高於大約1 x 1016 cm-2時，晶體缺陷(crystal defects)是由於因離子植入而起的損害而產生而因此電流崩塌也許會惡化。當把該n-型雜質的劑量設定成大約5 x 1012 cm-2到1 x 1016 cm-2時，晶體缺陷的發生是減少而一個比電子供應層2d之載體濃度高的載體濃度會被得到。
如在圖2B中所示，一高濃度n-型地點2eA是形成在該封頂層2e。該光阻光罩10是藉由灰化或使用約定化學溶液的濕蝕刻來移除。該封頂層2e被回火。植入在封頂層2e內的矽被激活，而然後該高濃度n-型地點2eA是局部地形成在該封頂層2e。該高濃度n-型地點2eA可以具有一個比電子供應層2d之載體濃度高的載體濃度以及一個比費米能量(Fermi energy)低的能量位階。
圖4描繪一種用於製造化合物半導體裝置的範例方法。為了控制矽之濃度分佈的高峰，一作用如矽，例如，氮化矽(SiN)(或者二氧化矽(SiO2)或其類似)之植入光罩7的薄膜可以如在圖4中所示形成在該封頂層2e上俾可具有大約20 nm到30 nm的厚度。一光阻光罩10是形成在該植入光 罩7上。與圖2A相似，Si被植入以致於其之濃度分佈的高峰是位在封頂層2e的n-GaN子-層2e1中。與圖2B相似，該光阻光罩10與該植入光罩7被移除而一高濃度n-型地點2eA是藉由矽的激活回火來形成。
如在圖2C中所示，一電極凹坑2A和一電極凹坑2B是分別形成在源極電極4用的平坦地點和汲極電極5用的平坦地點，該等平坦地點是位在該化合物半導體多層結構2的表面上。一光阻是施加到該化合物半導體多層結構2的表面。該光阻是由光刻法加工，藉此開孔是形成在該光阻中以致於該化合物半導體多層結構2之對應於源極電極4與汲極電極5用之平坦地點(平坦電極地點)的表面部份是經由該等開孔露出。一具有該等開孔的光阻光罩是形成。
使用該光阻光罩，該封頂層2e與該電子供應層2d之對應於該等平坦電極地點的部份是由乾蝕刻移除直到該電子供應層2d的表面部份被移除為止。該等露出電子供應層2d之平坦電極地點的電極凹坑2A和2B是形成。至於蝕刻條件，像是氬般的惰性氣體和像是Cl2般的氯-基氣體是被使用作為蝕刻氣體。例如，Cl2的流速可以是30 sccm，其之壓力可以是2 Pa，而輸入RF功率可以是20W。在該等電極凹坑2A和2B中，封頂層2e可以被蝕刻直到其之中間部份被露出或者電子供應層2d的表面部份被露出為止。該光阻光罩是由灰化或其類似來移除。
如在圖3A中所示，源極電極4與汲極電極5是形成。一用於形成源極電極4與汲極電極5的光阻光罩是形 成。例如，一個兩層光阻，其具有一遮罩結構(visor structure)而且是適於一蒸氣沉積製程和一剝離製程，是被使用來形成該光阻光罩。該光阻是施加到該化合物半導體多層結構2而露出電極凹坑2A和2B的開孔是形成在該光阻中。一光阻光罩是形成俾可具有該等開孔。一種電極材料，例如鈦和鋁，是藉蒸氣沉積製程來沉積在該具有露出該等電極凹坑2A和2B之開孔的光阻光罩之上。一Ti層可以具有大約10 nm的厚度。一Al層可以具有大約300 nm的厚度。該光阻光罩與沉積在它上面的鈦和鋁是藉剝離製程來移除。該SiC基體1在一氮大氣中於大約400℃至1,000℃，例如大約600℃的溫度下被熱處理，而然後剩下的鈦和鋁與該電子供應層2d造成歐姆接觸。當在鈦和鋁與電子供應層2d之間的歐姆接觸是得到時，熱處理可以被省略。該等電極凹坑2A和2B是以部份的電極材料填充，藉此源極電極4與汲極電極5是形成。
如在圖3B中所示，閘極電極6用的電極凹坑2C是形成在該化合物半導體多層結構2中。一光阻是施加到該化合物半導體多層結構2的表面。該光阻是由光刻法加工，而然後一開孔是形成在該光阻中以致於該化合物半導體多層結構2之一對應於一供閘極電極6用之平坦地點(平坦電極地點)的表面部份是經由該開孔來露出。一具有該開孔的光阻光罩是形成。
使用該光阻光罩，封頂層2e之平坦電極地點的部份，例如，該n-GaN子-層2e3的一部份和該AlN子-層2e2的 一部份，是由乾蝕刻移除。該封頂層2e被蝕刻以致於該n-GaN子-層2e1的表面被露出，而該電極凹坑2C是形成。至於蝕刻條件，像是氬般的惰性氣體和像是Cl2般的氯-基氣體是被使用作為蝕刻氣體。例如，Cl2的流速可以是30 sccm，其之壓力可以是2 Pa，而輸入PF功率可以是20 W。該光阻光罩是由灰化或其類似來移除。
如在圖3C中所示，該閘極電極6是形成。一用於形成該閘極電極6的光阻光罩是形成。例如，一個具有一遮罩結構而且是適於一蒸氣沉積製程和一剝離製程的兩層光阻是被使用來形成該光阻光罩。該光阻是施加到該化合物半導體多層結構2而一露出該在n-GaN子-層2e1內之電極凹坑2C的開孔是形成在其中。該光阻光罩是形成俾可具有該開孔。
一種電極材料，例如鎳和金，是藉，例如，蒸氣沉積製程來沉積在該具有該露出電極凹坑2C之開孔的光阻光罩之上。一鎳層可以具有大約30 nm的厚度。一金層可以具有大約400 nm的厚度。該光阻光罩與沉積在它上面的鎳和金是藉剝離製程來移除。該電極凹坑2C是以電極材料的一部份填充，藉此該閘極電極6是形成俾可與該n-GaN子-層2e1成肖特基接觸。
一肖特基-型AlGaN/GaN HEMT是透過像是形成連接到源極電極4、汲極電極5、與閘極電極6之導線般的製程來形成。
圖5和6各描繪一範例能帶圖。在圖5和6中之每一 者中所描繪的能帶圖可以是一通道之一接近一AlGaN/GaN HEMT之汲極電極之部份的能帶圖。在圖5和6中之每一者中，接近該汲極電極的該部份是為一個由R所表示的長方形區域。在圖5中，與在圖1至圖4中所示之化合物半導體裝置之那些相同的元件是由與在以上所使用之那些相同的標號來標示。
在圖5中所示的AlGaN/GaN HEMT中，一具有大約5 nm之厚度且是由n-GaN製成的封頂層101是形成在一電子供應層2d上。在圖5中所示的AlGaN/GaN HEMT中，由於一藉由施加一高汲極電壓至該汲極電極5來產生的強電場，電子是被捕陷在該封頂層101之一接近一汲極電極5的表面部份上。在該封頂層101中之n-型雜質的濃度是大約2 x 1018 cm-3，而其之載體濃度是低於一電子供應層2d的載體濃度。因此，該等捕陷電子產生電流崩塌。產生在一電子渡越層2b中之載體的濃度，例如，2DEG的濃度，是被降低，藉此該AlGaN/GaN HEMT的開啟-電阻是增加。
在圖6中所示的AlGaN/GaN HEMT中，一具有一個三層結構的封頂層2e是形成在一電子供應層2d上。因此，雖然一n-GaN子-層2e1的能階相對於一AlN子-層2e2來說是低的，該能階可以是比費米能量Ef高。
除了該具有如此之三層結構的封頂層2e之外，一高濃度n-型地點2eA是形成在該封頂層2e之一接近一汲極電極5的部份，例如一個位在一閘極電極6與該汲極電極5之間且是相鄰於該汲極電極5的區域。該封頂層2e包括n-GaN 子-層2e1和2e3以及一夾在它們之間的AlN子-層2e2。當在AlN子-層2e2的形成期間藉由回火該封頂層2e來形成該高濃度n-型地點2eA時，對電子供應層2d等等之由於回火而起的損害是降低而因此良好表面型態(surface morphology)會被得到。該高濃度n-型地點2eA具有一比電子供應層2d之載體濃度高的載體濃度以及一比費米能量Ef低的能階。因此，從被捕陷在該高濃度n-型地點2eA之表面上之電子發射出來之電力線(electric lines of force)是因該高濃度n-型地點2eA而終止。被捕陷在該高濃度n-型地點2eA上之電子對該電子供應層2d的影響是降低而在產生於該電子供應層2d內之2DEG之濃度上的降低被抑制。
一種減少電流崩塌之發生和裝置特性之降級之具相當簡單之結構的高可靠和高電壓肖特基-型AlGaN/GaN HEMT是被提供。
圖7A、7B、8A、和8B描繪一種用於製造化合物半導體裝置的範例方法。該化合物半導體裝置可以是，例如，肖特基-型AlGaN/GaN HEMT。一高濃度n-型地點是局部地形成在一具有一n-GaN單層之封頂層的一約定區域內。
如在圖7A中所示，一化合物半導體多層結構11是形成在一SiC基體1上。該化合物半導體多層結構11，以及在圖1A至2C中所示的化合物半導體多層結構2，是形成以致於一緩衝層2a、一電子渡越層2b、一中間層2c、和一電子供應層2d是依序形成。一封頂層11a是形成在該電子供應層2d上取代以上所述的封頂層2e。在實質上與那些用來 生長封頂層2e之n-GaN子-層2e1和2e3相同的條件下，一封頂層11a是形成作為該封頂層11a俾可具有大約5 nm的厚度而且含有在大約2 x 1018 cm-3之濃度的矽。
在圖1B和1C中所示的製程是被執行。一具有一開孔10a的光阻光罩10是形成在該封頂層11a上。
如在圖7B中所示，該封頂層11a是摻雜有n-型雜質。使用該光阻光罩10，該n-型雜質，例如，矽，是藉一加速能量以大約5 x 1012 cm-2至1 x 1016 cm-2，例如大約1 x 1013 cm-2的劑量被植入至該封頂層11a之一經由開孔10a露出的表面部份，其中，濃度分佈的高峰是位在該封頂層11a的較低部份(一個從在封頂層11a與電子供應層2d之間之界面延伸到一約定厚度的部份)。該植入n-型雜質可以是鍺、氧或其類似。當該n-型雜質的劑量是低於大約5 x 1012 cm-2時，一個比電子供應層2d之載體濃度高的載體濃度不會被得到。當該n-型雜質的劑量是高於大約1 x 1016 cm-2時，晶體缺陷是由因離子植入而起的損害而產生且電流崩塌會惡化。因此，當把該n-型雜質的劑量設定成大約5 x 1012 cm-2至1 x 1016 cm-2時，晶體缺陷的發生是減少而一個比電子供應層2d之載體濃度高的載體濃度會被得到。
如在圖8A中所示，一個高濃度n-型地點11aA是形成在該封頂層11a中。該光阻光罩10是由灰化或者使用一約定化學溶液的濕蝕刻來移除。該封頂層11a被回火。因此，在植入於封頂層11a內的矽被激活之後，該高濃度n-型地點11aA是局部地形成在該封頂層11a內。該高濃度n-型地 點11aA具有一個比電子供應層2d之載體濃度高的載體濃度以及一個比該費米能量低的能階。
如在圖1A至3C中所示，供矽用的一植入光罩可以形成在該封頂層11a上而該n-型雜質可以使用該植入光罩以及該光阻光罩10來被離子植入至該封頂層11a內。
在圖2C至3C中所示的製程被執行之後，在圖8B中所示的一裝置被得到。於導線是形成俾可連接至一源極電極4、一汲極電極5、與一閘極電極6之後，一肖特基-型AlGaN/GaN HEMT是形成。
該高濃度n-型地點11aA是形成在該封頂層11a之一接近該汲極電極5的部份中(一個相鄰於該汲極電極5的部份)。該高濃度n-型地點11aA具有一個比電子供應層2d之載體濃度高的載體濃度以及一個比費米能量低的能階。因此，從被捕陷於該高濃度n-型地點11aA之表面上之電子發射出來的電力線是因該高濃度n-型地點11aA而終止。被捕陷於該高濃度n-型地點11aA之電子的影響力被阻礙而其對電子供應層2d的影響是降低；因此，在產生於電子供應層2d內之2DEG之濃度上的降低被緩和。
一種減少電流崩塌之發生和裝置特性之降級之具有相當簡單之結構的高可靠和高電壓肖特基-型AlGaN/GaN HEMT是被提供。
圖9A至9C和10A至10C描繪一種用於製造化合物半導體裝置的範例方法。該化合物半導體裝置可以是，例如，肖特基-型AlGaN/GaN HEMT。高濃度n-型地點是形 成在一源極電極與一汲極電極下面。
在圖1A至2A中所示的製程被執行。在圖9A中所示的一光阻光罩10是由灰化或者使用一約定化學溶液的濕蝕刻來移除。
如在圖9A中所示，一光阻光罩20是形成。在一光阻是施加到一化合物半導體多層結構2的封頂層2e之後，透過以紫外線照射，該光阻之對應於一供源極電極4用之平坦地點與一供汲極電極5用之平坦地點的部份是開放。該光阻光罩20是形成在該封頂層2e上俾可具有一露出該供源極電極4用之平坦地點的開孔20a和一露出該供汲極電極5用之平坦地點的開孔20b。EDITOR：added text透過該開孔20a，該封頂層2e之一對應於該源極電極4之平坦地點的部份是露出。透過該開孔20b，該封頂層2e之一對應於該汲極電極5之平坦地點的部份(Si-摻雜部份)是露出。
如在圖9B中所示，該化合物半導體多層結構2之源極電極4和汲極電極5的平坦地點是被摻雜有n-型雜質。使用該光阻光罩20，該n-型雜質被離子植入至該封頂層2e之一經由該開孔20a露出的表面部份以及該封頂層2e之一經由該開孔20b露出的表面部份(Si-摻雜部份)。該n-型雜質是，例如，矽而且是藉一加速能量以大約5 x 1014 cm-2至1 x 1016 cm-2，例如大約1 x 1015 cm-2的劑量被植入以致於濃度分佈的高峰是位在一電子供應層2d的一表面附近。取代矽，該植入n-型雜質可以是鍺、氧、或其類似。該n-型雜質之濃度分佈的高峰可以形成於在源極電極4與化合物半導 體多層結構2之間的界面，與在汲極電極5與化合物半導體多層結構2之間的界面中之每一者處。該n-型雜質之濃度分佈的高峰可以形成在該電子供應層2d之一位在源極電極4與汲極電極5之底表面上的表面部份附近。當該n-型雜質的劑量是低於大約5 x 1014 cm-2時，該源極電極4與該汲極電極5的接觸電阻不會降低。當該n-型雜質的劑量是高於大約1 x 1016 cm-2時，晶體缺陷是由因離子植入而起的損害而產生而因此裝置特性會降級。當該n-型雜質的劑量是設定成大約5 x 1014 cm-2至1 x 1016 cm-2時，晶體缺陷的發生是減少而該源極電極4與該汲極電極5的接觸電阻會降低。
如在圖9C中所示，高濃度n-型地點2eA,12，和13是形成在該封頂層2e中。該光阻光罩20是由灰化或者使用一約定化學溶液的濕蝕刻來移除。該封頂層2e被回火。在該被植入於該封頂層2e內的n-型雜質(於此中，矽)被激活之後，該等高濃度n-型地點2eA,12，和13是局部地形成在該封頂層2e內。
該高濃度n-型地點2eA具有一個比該電子供應層2d之載體濃度高的載體濃度以及一個比該費米能量低的能階。在該等高濃度n-型地點12和13中，該源極電極4與該汲極電極5的接觸電阻是因n-型雜質的高濃度而降低。由於該等高濃度n-型地點2eA,12，和13是透過一個回火製程來形成，步驟的數目不增加而對於化合物半導體多層結構2的損害會降低。
如在圖1A至3C中所示，供矽用的一植入光罩可 以形成在該封頂層2e上而該n-型雜質可以使用該植入光罩、該光阻光罩10、與該光阻光罩20來被離子植入至該封頂層2e內。
如在圖10A中所示，一電極凹坑2A與一電極凹坑2B是分別形成在該源極電極4用的平坦地點與該汲極電極5用的平坦地點，該等平坦地點是位於該化合物半導體多層結構2的表面上。即，一光阻是施加至該化合物半導體多層結構2的表面。在該光阻是由光刻法加工之後，開孔是形成在該光阻中以致於該化合物半導體多層結構2之對應於源極電極4與汲極電極5用之平坦地點(平坦電極地點)的表面部份是經由該等開孔來露出。一具有該等開孔的光阻光罩是形成。
使用該光阻光罩，封頂層2e與電子供應層2d的平坦電極地點是藉由乾蝕刻來移除直到該電子供應層2d的表面部份被移除為止。在封頂層2e中之高濃度n-型地點2eA和13的重疊部份是藉由乾蝕刻來移除。結果是該等電極凹坑2A和2B是形成以致於該電子供應層2d的平坦電極地點是露出。至於蝕刻條件，像是氬般的惰性氣體和像是Cl2般的氯-基氣體可以被使用作為蝕刻氣體。例如，Cl2的流速可以設定成30 sccm，其之壓力可以設定成2 Pa，而輸入RF功率可以設定成20 W。
該等電極凹坑2A和2B可以被形成以致於該封頂層2e被蝕刻直到其之中間部份是露出或者電子供應層2d的表面部份是露出為止。離子植入可以是如在圖9B中所示被 執行以致於該n-型雜質之濃度分佈的高峰是位在一個藉由乾蝕刻來露出的表面上。該光阻光罩是藉著灰化或其類似來移除。
離子植入用的光阻光罩20和用來形成電極凹坑2A和2B的光阻光罩可以是分開地形成。用來形成電極凹坑2A和2B的光阻光罩可以被省略。該光阻光罩20在離子植入之後未被移除但在該光阻光罩20被使用來形成電極凹坑2A和2B之後是被移除。
該源極電極4和該汲極電極5是如在圖10B中所示形成。一用於形成該源極電極4和該汲極電極5的光阻光罩是形成。例如，一個具有一遮罩結構而且是適於一蒸氣沉積製程和一剝離製程的兩層光阻可以被使用來形成該光阻光罩。該光阻是施加到該化合物半導體多層結構2而然後露出電極凹坑2A和2B的開孔是形成在該光阻中。該光阻光罩是形成俾可具有該等開孔。一種電極材料，例如鈦和鋁，是藉蒸氣沉積製程來沉積在該具有該等露出該等電極凹坑2A和2B之開孔的光阻光罩之上。一Ti層可以具有大約10 nm的厚度。一Al層可以具有大約300 nm的厚度。該光阻光罩與沉積在它上面的鈦和鋁是藉剝離製程來移除。在一SiC基體1是在一氮大氣中於大約400℃至1,000℃，例如大約600℃的溫度下被熱處理之後，剩下的鈦和鋁與該電子供應層2d造成歐姆接觸。當在鈦和鋁與電子供應層2d之間的歐姆接觸是得到時，熱處理可以被省略。該等電極凹坑2A和2B是以部份的電極材料填充，藉此源極電極4與汲極電極5是 形成。
該高濃度n-型地點12是形成在該源極電極4下面以致於該高濃度n-型地點12是與該源極電極4接觸而該n-型雜質之濃度的高峰是位在一個在其之間的接觸處。該高濃度n-型地點13是形成在該汲極電極5下面以致於該高濃度n-型地點13是與該汲極電極5接觸而該n-型雜質之濃度的高峰是位在一個在其之間的接觸處。該源極電極4與該汲極電極5的接觸電阻會因該等高濃度n-型地點12和13而降低。
在執行在圖3B和3C中所示的製程之後，一個在圖10C中所示的裝置會被得到。在導線是形成俾可連接到該源極電極4、該汲極電極5、與該閘極電極6之後，一肖特基-型AlGaN/GaN HEMT是形成。
該高濃度n-型地點2eA是形成在該封頂層2e之一接近該汲極電極5的部份(一個相鄰於該汲極電極5的部份)。該高濃度n-型地點12是形成在該源極電極4下面俾可與該高濃度n-型地點2eA接觸。該高濃度n-型地點13是形成在該汲極電極5下面俾可與該高濃度n-型地點12接觸。該高濃度n-型地點2eA具有一個比該電子供應層2d之載體濃度高的載體濃度以及一個比費米能量低的能階。從被捕陷於該高濃度n-型地點2eA之一表面上之電子放射出來的電力線是因該高濃度n-型地點2eA而終止。因此，被捕陷於該高濃度n-型地點2eA之電子的影響力是被阻礙而該等被捕陷之電子對電子供應層2d的影響是降低；因此，在產生於電子供應層2d內之2DEG之濃度上的降低是減少。該源極電極4 的底表面與該汲極電極5的底表面是分別與該等高濃度n-型地點12和13接觸；因此，該源極電極4和該汲極電極5的接觸電阻會降低。
製程數目不增加，電流崩塌的發生因一相當簡單的結構而降低，而且該源極電極4和該汲極電極5的接觸電阻是降低。裝置特性的降級是減少之一種高可靠及高電壓肖特基-型AlGaN/GaN HEMT是被提供。圖11A至11C和12A至12C描繪一種用於製造化合物半導體裝置的範例方法。該化合物半導體裝置可以是，例如，肖特基-型AlGaN/GaN HEMT。高濃度n-型地點是形成在一源極電極與一汲極電極下面。
在圖1A和1B中所示的製程被執行。如在圖11A中所示，一光阻光罩14是形成。在一光阻施加到一化合物半導體多層結構2的封頂層2e之後，透過紫外線照射，該光阻之一包括一供一汲極電極5用之平坦地點的約定部份被移除。該光阻光罩14是形成在該封頂層2e上俾可具有一露出一源極電極4用之平坦地點的開孔14a和一露出該包括汲極電極5用之平坦地點之約定部份的開孔14b。EDITOR：added text在該開孔14a中，該封頂層2e之一對應於該源極電極4用之平坦地點的部份是露出。在該開孔4b中，該封頂層2e之一包括該汲極電極5用之平坦地點與一從其之一端向一閘極電極6用之平坦地點延伸大約1 μm之範圍的表面部份是露出。
如在圖11B中所示，該化合物半導體多層結構2 的封頂層2e是摻雜有一n-型摻雜。使用該光阻光罩14，該n-型雜質被離子植入至該封頂層2e之一經由該開孔14a露出的表面部份以及該封頂層2e之一經由該開孔14b露出的表面部份(Si-摻雜部份)。該n-型雜質是，例如，矽而且是藉一加速能量以大約5 x 1014 cm-2至1 x 1016 cm-2，例如大約1 x 1015 cm-2的劑量被植入以致於濃度分佈的高峰是位在一電子供應層2d的一表面附近。取代矽，該植入n-型雜質可以是鍺、氧、或其類似。該n-型雜質之濃度分佈的高峰可以形成於在源極電極4與化合物半導體多層結構2之間的界面以及在汲極電極5與化合物半導體多層結構2之間的界面處。該n-型雜質之濃度分佈的高峰可以形成在該電子供應層2d之一位在源極電極4與汲極電極5之底表面上的表面部份附近。
當該n-型雜質的劑量是低於大約5 x 1012 cm-2時，一個比電子供應層2d之載體濃度高的載體濃度不會被得到。當該n-型雜質的劑量是高於大約1 x 1016 cm-2時，晶體缺陷是由因離子植入而起的損害而產生而因此電流崩塌會惡化。當該n-型雜質的劑量是低於大約5 x 1014 cm-2時，源極電極4與汲極電極5的接觸電阻不會降低。當該n-型雜質的劑量是高於大約1 x 1016 cm-2時，晶體缺陷是由因離子植入而起的損害而產生而因此裝置特性會降級。當該n-型雜質的劑量是設定成大約5 x 1014 cm-2至1 x 1016 cm-2時，晶體缺陷是減少而一個比電子供應層2d之載體濃度高的載體濃度被得到。該源極電極4與該汲極電極5的接觸電阻會降 低。EDITOR：added text
如在圖11C中所示，高濃度n-型地點2eA,15，和16是形成在該封頂層2e。該光阻光罩14是藉灰化或使用一約定化學溶液的濕蝕刻來移除。該封頂層2被回火。植入在封頂層2e內的n-型雜質(於此中，矽)被激活，導致該等高濃度n-型地點2eA,15，和16是局部地形成在該封頂層2e。
該高濃度n-型地點2eA具有一個比該電子供應層2e之載體濃度高的載體濃度以及一個比費米能量低的能階。在該等高濃度n-型地點15和16中，源極電極4和汲極電極5的接觸電阻是適足地降低到該n-型雜質的高濃度。該等高濃度n-型地點2eA,12，和13可以透過單一離子植入製程和單一回火製程來形成。由於該化合物半導體多層結構2是經由相當少數目的製程來形成，對該化合物半導體多層結構2的損害會降低。
如在圖1A至3C中所示，供矽用的一植入光罩可以形成在該封頂層2e上而該n-型雜質可以是利用該植入光罩和該光阻光罩14來被離子植入至該封頂層2e內。
如在圖12A中所示，一電極凹坑2A和一電極凹坑2B是分別形成在源極電極4用的平坦地點和汲極電極5用的平坦地點，該等平坦地點是位在該化合物半導體多層結構2的一表面上。一光阻是施加到該化合物半導體多層結構2的表面。該光阻是由光刻法加工，藉此開孔是形成在該光阻中以致於該化合物半導體多層結構2之對應於源極電極4與汲極電極5用之平坦地點(平坦電極地點)的表面部份是經由 該等開孔露出。一具有該等開孔的光阻光罩是形成。
使用該光阻光罩，該電子供應層2d與該封頂層2e的平坦電極地點是由乾蝕刻移除直到該電子供應層2d的一表面部份是移除為止。該等電極凹坑2A和2B是形成以致於該電子供應層2d的平坦電極地點被露出。至於蝕刻條件，像是氬般的惰性氣體和像是Cl2般的氯-基氣體可以被使用作為蝕刻氣體。例如，Cl2的流速可以設定成30 sccm，其之壓力可以設定成2 Pa，而輸入RF功率可以設定成20 W。
該等電極凹坑2A和2B可以被形成以致於該封頂層2e被蝕刻直到其之中間部份被露出或者該電子供應層2d的表面部份被露出為止。離子植入可以如在圖9B中所示執行以致於該n-型雜質之濃度分佈的高峰是位在一個藉由乾蝕刻來露出的表面上。該光阻光罩是由灰化或其類似來移除。
該源極電極4與該汲極電極5是如在圖12B中所示形成。一用於形成源極電極4與汲極電極5的光阻光罩是形成。例如，一個具有一遮罩結構而且是適於一蒸氣沉積製程和一剝離製程的兩層光阻可以被使用來形成該光阻光罩。該光阻是施加到該化合物半導體多層結構2而露出該等電極凹坑2A和2B的開孔是形成在該光阻中。該光阻光罩是形成俾可具有該等開孔。一種電極材料，例如鈦和鋁，是藉蒸氣沉積製程或其類似來沉積在該具有該等露出該等電極凹坑2A和2B之開孔的光阻光罩之上。一鈦層可以具有大約10 nm的厚度。一鋁層可以具有大約300 nm的厚度。該光 阻光罩與沉積在它上面的鈦和鋁是藉剝離製程來移除。在一SiC基體1是在一氮大氣中於大約400℃至1,000℃，例如大約600℃的溫度下被熱處理之後，剩下的鈦和鋁與該電子供應層2d造成歐姆接觸。當在鈦和鋁與電子供應層2d之間的歐姆接觸是得到時，熱處理可以被省略。該等電極凹坑2A和2B是以部份的電極材料填充，藉此源極電極4與汲極電極5是形成。
該高濃度n-型地點15是形成在該源極電極4下面以致於該高濃度n-型地點15是與該源極電極4接觸而該n-型雜質之濃度的高峰是位在一個在其之間的接觸處。該高濃度n-型地點16是形成在該汲極電極5下面以致於該高濃度n-型地點16是與該汲極電極5接觸而該n-型雜質之濃度的高峰是位在一個在其之間的接觸處。該源極電極4與該汲極電極5的接觸電阻會因該等高濃度n-型地點15和16而降低。
在圖3B和3C中所示的製程被執行之後，一在圖12C中所示的裝置被得到。在導線是形成俾可連接至該源極電極4、該汲極電極5、與該閘極電極6之後，一肖特基-型AlGaN/GaN HEMT是形成。
該高濃度n-型地點2eA是形成在該封頂層2e之一接近該汲極電極5的部份中(一個相鄰於該汲極電極5的部份)。該高濃度n-型地點15是形成在該源極電極4下面而且是與該高濃度n-型地點2eA接觸。該高濃度n-型地點16是形成在該汲極電極5下面而且是與該高濃度n-型地點15接觸。該高濃度n-型地點2eA具有一個比該電子供應層2d之載體濃 度高的載體濃度以及一個比該費米能量低的能階。因此，從被捕陷於該高濃度n-型地點2eA之一表面上之電子放射出來的電力線是因該高濃度n-型地點2eA而終止。被捕陷於高濃度n-型地點2eA之電子的影響力被阻礙，其對電子供應層2d的影響是降低而在產生於電子供應層2d內之2DEG之濃度上的降低是減少。該源極電極4的底表面與該汲極電極5的底表面是分別與該等高濃度n-型地點15和16接觸；因此，該源極電極4與該汲極電極5的接觸電阻會被降低。
一種減少電流崩塌之發生和裝置特性之降級之具有一相當簡單之結構的高可靠和高電壓肖特基-型AlGaN/GaN HEMT是被提供。
圖13A至13C、14A、和14B描繪一種用於製造化合物半導體裝置的範例方法。該化合物半導體裝置可以是，例如，一肖特基-型AlGaN/GaN HEMT。高濃度n-型地點是形成在一源極電極與一汲極電極下面。
在圖7A和7B中所示的製程被執行之後，一個隔離化合物半導體多層結構11是形成。在圖7B中所示的一光阻光罩10是由灰化或者使用一約定化學溶液的濕蝕刻來移除。
如在圖13A中所示，一光阻光罩17是形成。在一光阻是施加到該化合物半導體多層結構11的封頂層11a之後，透過紫外線照射，該光阻之對應於一源極電極4用之平坦地點與一汲極電極5用之平坦地點的部份是開啟。該光阻光罩17是形成在該封頂層11a上俾可具有一個露出該源極 電極4用之平坦地點的開孔17a和一個露出該汲極電極5用之平坦地點的開孔17b。在該開孔17a中，該封頂層11a之一對應於該源極電極4之平坦地點的部份是露出。在該開孔17b中，該封頂層11a之一對應於該汲極電極5用之平坦地點的部份(Si-摻雜部份)是露出。
如在圖13B中所示，該化合物半導體多層結構11之源極電極4和汲極電極5用的平坦地點是摻雜有n-型雜質。使用該光阻光罩17，該n-型雜質是離子植入至該封頂層11a之一經由該開孔17a露出的表面部份和該封頂層11a之一經由該開孔17b露出的表面部份(Si-摻雜部份)內。該n-型離質是，例如，矽而且是以一加速能量在大約5 x 1014 cm-2至1 x 1016 cm-2，例如大約1 x 1015 cm-2的劑量下被植入以致於濃度分佈的高峰是位在該電子供應層2d的一表面附近。取代矽，該植入之n-型雜質可以是鍺、氧、或其類似。該n-型雜質之濃度分佈的高峰可以形成在源極電極4與化合物半導體多層結構11之間的界面處，以及在汲極電極5與化合物半導體多層結構11之間的界面處。該n-型雜質之濃度分佈的高峰可以形成在該電子供應層2d之一位在源極電極4與汲極電極5之底表面上的表面部份附近。當該n-型雜質的劑量是低於大約5 x 1014 cm-2時，該源極電極4與該汲極電極5的接觸電阻不會降低。當該n-型雜質的劑量是高於大約1 x 1016 cm-2時，晶體缺陷是由因離子植入而起的損害產生而裝置特性會降級。當該n-型雜質的劑量被設定成大約5 x 1014 cm-2至1 x 1016 cm-2時，晶體缺陷的發生是降低而 且源極電極4與汲極電極5的接觸電阻會降低。
如在圖13C中所示，高濃度n-型地點11aA,18，和19是形成在該封頂層11a中。該光阻光罩17是由灰化或者使用一約定化學溶液的濕蝕刻來移除。在該封頂層11a被回火之後，被植入在該封頂層11a內的n-型雜質(於此中，矽)被激活。該等高濃度n-型地點11aA,18，和19是局部地形成在該封頂層11a中。
該高濃度n-型地點11aA具有一個比電子供應層2d之載體濃度高的載體濃度以及一個比該費米能量低的能階。在該等高濃度n-型地點18和19中，源極電極4和汲極電極5的接觸電阻是因該n-型雜質而降低。由於該等高濃度n-型地點11aA,18，和19是經由單一回火製程來形成，製程的數目不會增加而對化合物半導體多層結構11的損害是減少。
如在圖1A至3C中所示，供矽用的一植入光罩可以形成在該封頂層11a上而該n-型雜質可以使用該植入光罩、該光阻光罩10、和該光阻光罩17來離子植入至該封頂層11a內。
如在圖14A中所示，一電極凹坑11A和一電極凹坑11B是分別形成於源極電極4用的平坦地點和汲極電極5用的平坦地點，該等平坦地點是位在該化合物半導體多層結構11的一表面上。一光阻是施加到該化合物半導體多層結構11的表面。在該光阻由光刻法加工之後，開孔是形成在該光阻中以致於該化合物半導體多層結構11之對應於源極電極4與汲極電極5用之平坦地點(平坦電極地點)的表面 部份是經由該等開孔露出。一具有該等開孔的光阻光罩是形成。
使用該光阻光罩，電子供應層2d與封頂層11a的平坦電極地點是由乾蝕刻移除直到電子供應層2d的表面部份被移除為止。在該封頂層11a中之該等高濃度n-型地點11aA和19的重疊部份是由乾蝕刻移除。露出電子供應層2d之平坦電極地點的該等電極凹坑11A和11B是形成。至於蝕刻條件，像是氬般的惰性氣體和像是Cl2般的氯-基氣體是可以被使用作為蝕刻氣體。例如，Cl2的流速可以是設定成30 sccm，其之壓力可以是設定成2 Pa，而輸入RF功率可以是設定成20 W。
該等電極凹坑11A和11B可以被形成以致於該封頂層11a被蝕刻直到其之中間部份被露出或者該電子供應層2d的表面部份被露出為止。離子植入可以如在圖13B中所示被執行以致於該n-型雜質之濃度分佈的高峰是位在一個藉由乾蝕刻而露出的表面上。該光阻光罩是藉由灰化或其類似來移除。
離子植入用的光阻光罩17和用來形成電極凹坑11A和11B的光阻光罩可以是分別地形成。用來形成該等電極凹坑的光阻光罩可以被省略。在這情況中，該光阻光罩17在離子植入之後不被移除但可以在光阻光罩17用來形成該等電極凹坑11A和11B之後被移除。
在圖3A至3C中所示的製程被執行之後，一在圖14B中所示的裝置被得到。在導線是形成俾可連接到該源極 電極4、該汲極電極5、與該閘極電極6之後，一肖特基-型AlGaN/GaN HEMT是形成。
該高濃度n-型地點11aA是形成在該封頂層11a之一接近該汲極電極5的部份(一個相鄰於該汲極電極5的部份)。該高濃度n-型地點18是形成在該源極電極4下面以致於該高濃度n-型地點18是與該源極電極4接觸而該n-型雜質之濃度的高峰是位在一個在其之間的接觸處。該高濃度n-型地點19是形成在該源極電極5下面以致於該高濃度n-型地點19是與該汲極電極5接觸而該n-型雜質之濃度的高峰是位在一個在其之間的接觸處。該高濃度n-型地點11aA具有一個比電子供應層2d之載體濃度高的載體濃度以及一個比該費米能量低的能階。因此，從被捕陷於該高濃度n-型地點11aA之表面上之電子放射出來的電力線是因該高濃度n-型地點11aA而終止。被捕陷於該高濃度n-型地點11aA之電子的影響力被阻礙而其對電子供應層2d的影響是降低，且此外，在產生於電子供應層2d內之2DEG之濃度上的降低是減少。該源極電極4的底表面與該汲極電極5的底表面是分別與該等高濃度n-型地點18和19接觸；因此，該源極電極4和該汲極電極5的接觸電阻會降低。
製程的數目不增加，電流崩塌的發生是因一相當簡單的結構而降低，而源極電極4與汲極電極5的接觸電阻是降低。裝置特性之降級是減少的一種肖特基-型高可靠高電壓AlGaN/GaN HEMT是被提供。
圖15A至15C、16A、和16B描繪一種化合物半導 體裝置的範例製造方法。該化合物半導體裝置可以是，例如，一肖特基-型AlGaN/GaN HEMT。一高濃度n-型地點是局部地形成在一具有一單層結構之封頂層的約定區域中。高濃度n-型地點也是形成在一源極電極與一汲極電極下面。
在圖7A中所示的製程被執行之後，一化合物半導體多層結構11是形成。
如在圖15A中所示，一光阻光罩23是形成。一光阻是施加到該化合物半導體多層結構11的封頂層11a，而透過紫外線照射，該光阻之一包括一汲極電極5用之平坦地點的約定部份是開啟。該光阻光罩23是形成在該封頂層11a上俾可具有一個露出一源極電極4用之平坦地點的開孔23a和一個露出該汲極電極5用之平坦地點的開孔23b。在該開孔23a中，該封頂層11a之一對應於該源極電極4之平坦地點的部份被露出。在該開孔23b中，該封頂層11a之一包括該汲極電極5用之平址地點和一個從其之一末端向一閘極電極6延伸大約1 μm之範圍的表面部份被露出。
如在圖15B中所示，該化合物半導體多層結構11的封頂層11a是摻雜有n-型雜質。該n-型雜質是使用該光阻光罩23來離子植入至該封頂層11a之一經由該開孔23a露出的表面部份以及該封頂層11a之一經由該開孔23b露出的表面部份(Si-摻雜部份)內。該n-型離質是，例如，矽而且是藉一加速能量以大約5 x 1014 cm-2至1 x 1016 cm-2，例如大約1 x 1015 cm-2的劑量來植入以致於濃度的高峰是位在一電子 供應層2d的一表面附近。取代矽，該植入的n-型雜質可以是鍺、氧、或其類似。該n-型雜質之濃度分佈的高峰可以是形成於在源極電極4與化合物半導體多層結構11之間的界面處以及在汲極電極5與化合物半導體多層結構11之間的界面處。該n-型雜質之濃度分佈的高峰可以是形成在該電子供應層2d之一位在源極電極4與汲極電極5之底表面上的表面部份附近。
當該n-型雜質的劑量是低於大約5 x 1012 cm-2時，一個比電子供應層2d之載體濃度高的載體濃度不會被得到。當該n-型雜質的劑量是高於大約1 x 1016 cm-2時，晶體缺陷是由因離子植入而起的損害產生而電流崩塌會惡化。當該n-型雜質的劑量是低於大約5 x 1014 cm-2時，該源極電極4與該汲極電極5的接觸電阻不會降低。當該n-型雜質的劑量是高於大約1 x 1016 cm-2時，晶體缺陷是由因離子植入而起的損害產生而裝置特性會降級。當設定該n-型雜質的劑量成大約5 x 1014 cm-2至1 x 1016 cm-2時，一個比電子供應層2d之載體濃度高的載體濃度是在沒有產生晶體缺陷之下被得到而且除此之外該源極電極4與該汲極電極5的接觸電阻會降低。
如在圖15C中所示，高濃度n-型地點11aA,24，和25是形成在該封頂層11a中。該光阻光罩23是藉灰化或者使用一約定化學溶液的濕蝕刻來移除。該封頂層11a被回火。在植入於封頂層11a內的n-型雜質(於此中，矽)被激活之後，該等高濃度n-型地點11aA,24，和25是局部地形成在該封 頂層11a中。
該高濃度n-型地點11aA具有一個比電子供應層2d之載體濃度高的載體濃度以及一個比費米能量低的能階。在該等高濃度n-型地點24和25中，源極電極4與汲極電極5的接觸電阻是因該n-型雜質而降低。該等高濃度n-型地點11aA,24，和25是透過單一離子植入製程以及單一回火製程來形成。由於該化合物半導體多層結構11是透過相當少數目的製程來形成，該化合物半導體多層結構11的損害是降低。
如在圖1A至3C中所示，在供矽用的一植入光罩是形成在該封頂層11a上之後，該n-型雜質可以使用該植入光罩和該光阻光罩23來離子植入至該封頂層11a內。
如在圖16A中所示，一電極凹坑11A與一電極凹坑11B是分別形成在該源極電極4用的平坦地點與該汲極電極5用的平坦地點中，該等平坦地點是位在該化合物半導體多層結構11的一表面上。一光阻是施加到該化合物半導體多層結構11的表面。該光阻是由光刻法加工，藉此開孔是形成在該光阻中以致於該化合物半導體多層結構11之對應於該源極電極4與該汲極電極5用之平坦地點(平坦電極地點)的表面部份是經由該等開孔露出。一具有該等開孔的光阻光罩是形成。
使用該光阻光罩，該電子供應層2d與該封頂層11a的平坦電極地點是藉乾蝕刻來移除直到該電子供應層2d的表面部份被移除為止。該等電極凹坑11A和11B是形成 以致於該電子供應層2d的平坦電極地點被露出。至於蝕刻條件，像是氬般的惰性氣體與像是Cl2般的氯-基氣體是可以被使用作為蝕刻氣體。例如，Cl2的流速可以設定成30 sccm，其之壓力可以設定成2 Pa，而輸入RF功率可以設定成20 W。
該等電極凹坑11A和11B可以被形成以致於該封頂層11a被蝕刻直到其之中間部份被露出或者該電子供應層2d的表面部份被露出為止。離子植入可以如在圖15B中所示被執行以致於該n-型雜質之濃度分佈的高峰是位在一個由於乾蝕刻而露出的表面上。該光阻光罩是藉灰化或其類似來移除。在圖3A至3C中所示的製程被執行之後，在圖16B中所示的一裝置被得到。在導線被形成俾可連接至該源極電極4、該汲極電極5、與該閘極電極6之後，一肖特基-型AlGaN/GaN HEMT被形成。
該高濃度n-型地點11aA是形成在該封頂層11a之一接近該汲極電極5的部份中(一個相鄰於該汲極電極5的部份)。該高濃度n-型地點24是形成在該源極電極4下面以致於該高濃度n-型地點24是與該源極電極4接觸而該n-型雜質之濃度的高峰是位在一個在其之間的接觸處。該高濃度n-型地點25是形成在該汲極電極5下面以致於該高濃度n-型地點25是與該汲極電極5接觸而該n-型雜質之濃度的高峰是位在一個在其之間的接觸處。該高濃度n-型地點11aA具有一個比電子供應層2d之載體濃度高的載體濃度以及一個比費米能量低的能階。因此，從被捕陷於該高濃度n-型地 點11aA之表面上之電子放射出來的電力線是因該高濃度n-型地點11aA而終止。因此，被捕陷於該高濃度n-型地點11aA之電子的影響力被阻礙而其對電子供應層2d的影響是降低；因此，在產生於電子供應層2d內之2DEG之濃度上的降低是減少。該源極電極4的底表面與該汲極電極5的底表面是分別與該等高濃度n-型地點24和25接觸；因此，該源極電極4與該汲極電極5的接觸電阻會降低。
透過相當少數目的製程，一種減少電流崩塌之發生、源極電極與汲極電極之接觸電阻以及裝置特性之降級之具有相當簡單之結構的高可靠和高電壓肖特基-型AlGaN/GaN HEMT被提供。
圖17A至17C各描繪在一汲極電壓與一汲極電流之間的一範例關係。圖17A至17C各描繪在一以脈衝操作之AlGaN/GaN HEMT之汲極電壓(Vd)與汲極電流(Id)之間的關係。在關閉模式中偏壓應力(bias stress)是存在的情況與偏壓應力是不存在的情況是被描繪在其中。作為在一關閉模式中的偏壓應力，一負偏壓(Vgs=-3 V，Vds=50 V)是施加到該閘極電極1 ms。一開啟-電壓是施加到該閘極電極1 μs而該汲極電路是在那個時候被測量。圖17A描繪，例如，在圖15C中所示之AlGaN/GaN HEMT所得到的關係。圖17B描繪一包括一具有單層結構之封頂層之AlGaN/GaN HEMT所得到的關係。圖17C描繪一包括一具有一三-層結構之封頂層之AlGaN/GaN HEMT所得到的關係。
就在圖17A中所示的AlGaN/GaN HEMT而言，當 Vd是大時，在偏壓應力是存在的情況中的Id是比在偏壓應力是不存在的情況中的Id低；因此，電流崩塌會發生。就在圖17B中所示的AlGaN/GaN HEMT而言，當Vd是大時，在偏壓應力是存在的情況中的Id是比在偏壓應力是不存在的情況中的Id低；因此，電流崩塌的發生會減少。就在圖17C中所示的AlGaN/GaN HEMT而言，當Vd是大時，在偏壓應力是不存在的情況中的Id與在偏壓應力是存在的情況中的Id之間是有相當微小的差異；因此，電流崩塌的發生會被適足地減少。
圖18A至18C和19A至19C描繪一種用於製造化合物半導體裝置的範例方法。在圖18A至19C中所示的化合物半導體裝置可以是一MIS-型AlGaN/GaN HEMT。
如在圖18A中所示，一化合物半導體多層結構21是形成在一SiC基體1上。在該化合物半導體多層結構21中，與在第一實施例中所述的化合物半導體多層結構2相似，一緩衝層2a、一電子渡越層2b、一中間層2c、和一電子供應層2d是依序形成。一封頂層21a是取代一封頂層2e形成在該電子供應層2d上。在該封頂層21a中，一個含有高濃度之n-型雜質，例如矽，的n+-GaN子-層21a1；一個與該封頂層2e之那個相似的AlN子-層2e2；和一個與該封頂層2e之那個相似的n-GaN子-層2e3是依序沉積。
與該封頂層2e的n-GaN子-層2e1相似，由TMGa氣體與NH3氣體形成的混合物是被使用作為一來源氣體來形成該等n+-GaN子-層21a1。SiH4氣體以一約定流速來被加 入該來源氣體而因此該GaN被摻雜有矽樹脂(silicone)。矽樹脂的摻雜濃度可以是大約3 x 1018 cm-3至1 x 1019 cm-3，例如大約1 x 1019 cm-3。取代矽樹脂，被摻雜的n-型雜質可以是鍺、氧、或其類似。當該n-型雜質的摻雜濃度是低於大約3 x 1018 cm-3時，一個比電子供應層2d之載體濃度高的載體濃度不會被得到。當該n-型雜質的摻雜濃度是高於大約1 x 1019 cm-3時，高載體濃度不會被得到。當把該n-型雜質的摻雜濃度設定成大約3 x 1018 cm-3至1 x 1019 cm-3時，晶體缺陷的發生是減低而且一個比電子供應層2d之載體濃度高的載體濃度會被得到。
如在圖18B中所示，一電極凹坑21C是形成在該封頂層21a之一包括一閘極電極6用之平坦地點的區域中。一光阻是施加到該化合物半導體多層結構21的表面。在該光阻由光刻法加工之後，一開孔是形成在該光阻中以致於該化合物半導體多層結構21之一對應於該閘極電極6用之平坦地點(平坦電極地點)的表面部份是經由該開孔露出。一具有該開孔的光阻光罩被形成。
使用該光阻光罩，該封頂層21a的一平坦電極地點是藉乾蝕刻來移除。該電極凹坑21C是形成以致於該電子供應層2d之一包括該平坦電極地點的表面區域被露出。至於蝕刻條件，像是氬般的惰性氣體與像是Cl2般的氯-基氣體可以被使用作為蝕刻氣體。例如，Cl2的流速可以設定成30 sccm，其之壓力可以設定成2 Pa，而輸入RF功率可以設定成20 W。該光阻光罩是藉灰化或其類似來移除。
該電極凹坑21C的範圍可以端視該閘極電極6的崩潰電壓來決定。在閘極電極6與封頂層21a之n+-GaN子-層21a1之間的距離越大，該閘極電極6的崩潰電壓越高。
如在圖18C中所示，一閘極絕緣層22是形成。例如，Al2O3是沉積在該封頂層21a上作為一絕緣材料俾可覆蓋該電極凹坑21C的內表面。關於Al2O3的沉積，例如，一原子層沉積(ALD)製程可以被使用而TMAl氣體與O3是被交替地供應。Al2O3可以被沉積到大約2 nm到200 nm的厚度，例如大約30 nm。該閘極絕緣層22是形成。
例如，一電漿-加強化學蒸氣沉積(PECVD)製程、一濺鍍製程、或其類似是可以取代該ALD製程被使用於Al2O3的沉積。氮化鋁或者氮氧化鋁是可以被使用取代Al2O3。該閘極絕緣層22可以藉由沉積氧化物、氮化物、或者氮氧化矽、氮氧化鉿、氮氧化鋯、氮氧化鈦、氮氧化鉭、或氮氧化鎢來形成，或者可以被形成以致於一些被選擇的氧化物、氮化物、及氮氧化矽、氮氧化鉿、氮氧化鋯、氮氧化鈦、氮氧化鉭、或氮氧化鎢是被沉積來形成一多層結構。
如在圖19A中所示，一電極凹坑21A與一電極凹坑21B是分別形成在一源極電極4用的平坦地點和一汲極電極5用的平坦地點中，該等平坦地點是位在該化合物半導體多層結構21的表面上。一光阻是施加到該閘極絕緣層22。在該光阻是由光刻法加工之後，開孔是形成在該光阻中以致於該化合物半導體多層結構2之對應於源極電極4與汲極 電極5用之平坦地點(平坦電極地點)的表面部份是經由該等開孔露出。一具有該等開孔的光阻光罩是形成。
使用該光阻光罩，該閘極絕緣層22、該封頂層21a與該電子供應層2d的平坦電極地點是藉由乾蝕刻來移除直到該電子供應層2d的表面部份被移除為止。該等電極凹坑21A和21B是形成以致於該電子供應層2d的平坦電極地點被露出。至於蝕刻條件，像是氬般的惰性氣體和像是Cl2般的氯-基氣體是被使用作為蝕刻氣體。例如，Cl2的流速可以設定成30 sccm，其之壓力可以設定成2 Pa，而輸入RF功率可以設定成20 W。該等電極凹坑21A和21B可以被形成以致於該封頂層21a被蝕刻直到其之中間部份被露出或者電子供應層2d的表面部份被露出為止。該光阻光罩是藉灰化或其類似來移除。
如在圖19B中所示，該源極電極4與該汲極電極5是形成。一用於形成該源極電極4與該汲極電極5的光阻光罩是形成。例如，一個具有一遮罩結構而且是適於一蒸氣沉積製程和一剝離製程的兩層光阻是被使用來形成該光阻光罩。該光阻是施加到該閘極絕緣層22與該化合物半導體多層結構21而露出該等電極凹坑21A和21B的開孔是形成在該光阻中。該光阻光罩是形成俾可具有該等開孔。一種電極材料，例如鈦和鋁，是藉蒸氣沉積製程來沉積在該具有該等露出該等電極凹坑21A和21B之開孔的光阻光罩之上。一鈦層可以具有大約10 nm的厚度。一鋁層可以具有大約300 nm的厚度。該光阻光罩與沉積在它上面的鈦和鋁是 藉剝離製程來移除。在該SiC基體1是在一氮大氣中於大約400℃至1,000℃的溫度下，例如大約600℃，被熱處理之後，剩下的鈦和鋁與該電子供應層2d造成歐姆接觸。當在鈦和鋁與電子供應層2d之間的歐姆接觸是得到時，熱處理可以被省略。該等電極凹坑21A和21B是以部份的電極材料填充，藉此源極電極4與汲極電極5是形成。
如在圖19C中所示，該閘極電極6是形成。一用於形成該閘極電極6的光阻光罩是形成。一個具有一遮罩結構而且是適於一蒸氣沉積製程和一剝離製程的兩層光阻是被使用來形成該光阻光罩。在該光阻是施加到該該閘極絕緣層22之後，一開孔是形成在該光阻中以致於該閘極絕緣層22之一對應於該電極凹坑21C的部份是經由該開孔露出。一具有該開孔的光阻光罩是形成。
一種電極材料，例如鎳和金，是藉蒸氣沉積製程來沉積在該具有一露出該電極凹坑21C之開孔的光阻光罩之上。一鎳層可以具有大約30 nm的厚度。一金層可以具有大約400 nm的厚度。該光阻光罩與沉積在它上面的鎳和金是藉剝離製程來移除。該電極凹坑21C是以部份的電極材料填充，藉此閘極電極6是在閘極絕緣層22位在閘極電極6與電子供應層2d之間之下形成在該電子供應層2d之上。
在導線是形成俾可連接到該源極電極4、該汲極電極5、與該閘極電極6之後，一MIS-型AlGaN/GaN HEMT是形成。
具有一三-層結構的封頂層21a被使用而對應於 一在封頂層21a之汲極電極5側之部份的n+-GaN子-層21a1是設定成一局部高濃度n-型地點。該高濃度n-型地點具有一個比電子供應層2d之載體濃度高的載體濃度以及一個比費米能量低的能階。因此，從被捕陷於該高濃度n-型地點之表面上之電子放射出來的電力線是因該高濃度n-型地點而終止。被捕陷於該高濃度n-型地點2eA之電子的影響力被阻礙，其對電子供應層2d的影響是減低而且在產生於電子供應層2d內之2DEG之濃度上的降低是減少。
一種減少電流崩塌之發生和裝置特性之降級之具有相當簡單之結構的高可靠和高電壓肖特基-型AlGaN/GaN HEMT被提供。
圖20描繪一範例電源供應器裝置。在圖20中所示的電源供應器系統可以包括以上所述的AlGaN/GaN HEMT。
該電源供應器系統包括一高電壓主要電路31、一低電壓次要電路32、及一設置在該主要電路31與該次要電路32之間的變壓器33。該主要電路31包括一交流電源供應器34、一橋式整流器電路35、和數個切換元件，例如，四個切換元件36a,36b,36c，和36d。該橋式整流器電路35包括一切換元件36e。該次要電路32包括數個切換元件，例如，三個切換元件37a,37b，和37c。
該主要電路31的切換元件36a,36b,36c,36d，和36e可以是與以上所述的AlGaN/GaN HEMT相同。該次要電路32的切換元件37a,37b，和37c可以是含有矽的MISFETs。
一種減低電流崩塌之發生和裝置特性之降級之具有相當簡單之結構的高可靠和高電壓肖特基-型AlGaN/GaN HEMT是可以被應用到該主要電路31：一種抑制電流崩塌之發生並減低裝置特性之降級之具有相當簡單之結構之MIS-型高可靠、高電壓AlGaN/GaN HEMT是可以被應用到該次要電路32。
圖21描繪一範例高頻放大單元。一AlGaN/GaN HEMT是可以被應用到在圖21中所示的高頻放大單元。
該高頻放大器包括一數位預失真電路41、混合器42a和42b、和一功率放大器43。該數位預失真電路41補償一輸入訊號的非線性失真。該混合器42a把一交流訊號與非線性失真被補償的輸入訊號混合。該功率放大器43把與交流訊號混合的輸入訊號放大而且可以包括一AlGaN/GaN HEMT。例如，一輸出訊號是藉由該混合器42b來與該交流訊號混合而且是藉由切換來傳輸到該數位預失真電路41。
一種減低電流崩塌之發生和裝置特性之降級之具有相當簡單之結構之高可靠和高電壓肖特基-型AlGaN/GaN HEMT是被應用到該高頻放大單元。因此，一種高可靠、高電壓高頻放大單元是被提供。
一種化合物半導體裝置可以是一AlGaN/GaN HEMT或者是另一HEMT。
一種化合物半導體裝置可以包括一InAlN/GaN-HEMT作為另一HEMT。InAlN和GaN，端視其之化合物而定，具有彼此接近的晶格參數。一電子渡越層 可以是由i-GaN製成，一中間層可以是由i-InAlN製成，而一電子供應層可以是由n-InAlN製成。一封頂層可以具有一個包括一n-GaN子-層、一AlN子-層、和一n-GaN子-層的三-層結構；一n-GaN單層結構；或者一個包括一n+-GaN子-層、一AlN子-層、與一n-GaN子-層的三-層結構。由於實質上無壓電極化發生，一二維電子氣是可以由InAlN的自發極性產生。
像該AlGaN/GaN HEMT，一種減低電流崩塌之發生和裝置特性之降級之具有相當簡單之結構之高可靠和高電壓肖特基-型InGaN/GaN HEMT被得到。
一化合物半導體裝置包括一InAlGaN/GaN HEMT。端視它們的化合物而定，GaN具有會是少於InAlGaN之那些的晶格參數。一電子渡越層可以由i-GaN製成，一中間層可以由i-InAlGaN製成，而一電子供應層可以由n-InAlGaN製成。一封頂層可以具有一個包括一n-GaN子-層、一AlN子-層、和一n-GaN子-層的三-層結構；一n-GaN單層結構；或者一個包括一n+-GaN子-層、一AlN子-層、與一n-GaN子-層的三-層結構。
像該AlGaN/GaN HEMT，一種減低電流崩塌之發生和裝置特性之降級之具有相當簡單之結構之高可靠和高電壓肖特基-型InGaN/GaN HEMT被得到。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條 件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
1‧‧‧基體
2B‧‧‧電極凹坑
2‧‧‧化合物半導體多層結構
2C‧‧‧電極凹坑
2A‧‧‧電極凹坑
2a‧‧‧緩衝層
2b‧‧‧電子渡越層
17‧‧‧光阻光罩
2c‧‧‧中間層
17a‧‧‧開孔
2d‧‧‧電子供應層
17b‧‧‧開孔
2e‧‧‧封頂層
18‧‧‧高濃度n-型地點
2e1‧‧‧n-GaN子-層
19‧‧‧高濃度n-型地點
2e2‧‧‧AlN子-層
20‧‧‧光阻光罩
2e3‧‧‧n-GaN子-層
20a‧‧‧開孔
2eA‧‧‧高濃度n-型地點
20b‧‧‧開孔
3‧‧‧隔離結構
21‧‧‧化合物半導體多層結構
5‧‧‧汲極電極
21a‧‧‧封頂層
6‧‧‧閘極電極
21a1‧‧‧n+-GaN子-層
7‧‧‧植入光罩
21A‧‧‧電極凹坑
10‧‧‧光阻光罩
21B‧‧‧電極凹坑
10a‧‧‧開孔
21C‧‧‧電極凹坑
11‧‧‧化合物半導體多層結構
22‧‧‧閘極絕緣層
11a‧‧‧封頂層
23‧‧‧光阻光罩
11aA‧‧‧高濃度n-型地點
23a‧‧‧開孔
11A‧‧‧電極凹坑
23b‧‧‧開孔
11B‧‧‧電極凹坑
24‧‧‧高濃度n-型地點
12‧‧‧高濃度n-型地點
25‧‧‧高濃度n-型地點
13‧‧‧高濃度n-型地點
31‧‧‧高電壓主要電路
15‧‧‧高濃度n-型地點
32‧‧‧低電壓次要電路
14‧‧‧光阻光罩
33‧‧‧變壓器
16‧‧‧高濃度n-型地點
34‧‧‧交流電源供應器
35‧‧‧橋式整流器電路
36a‧‧‧切換元件
36b‧‧‧切換元件
36c‧‧‧切換元件
36d‧‧‧切換元件
36e‧‧‧切換元件
37a‧‧‧切換元件
37b‧‧‧切換元件
37c‧‧‧切換元件
41‧‧‧數位預失真電路
42a‧‧‧混合器
42b‧‧‧混合器
43‧‧‧功率放大器
101‧‧‧封頂層
圖1A至1C描繪一種用於製造化合物半導體裝置的範例方法；圖2A至2C描繪一種用於製造化合物半導體裝置的範例方法；圖3A至3C描繪一種用於製造化合物半導體裝置的範例方法；圖4描繪一種用於製造化合物半導體裝置的範例方法；圖5描繪一範例能帶圖；圖6描繪一範例能帶圖；圖7A和7B描繪一種用於製造化合物半導體裝置的範例方法；圖8A和8B描繪一種用於製造化合物半導體裝置的範例方法；圖9A至9C描繪一種用於製造化合物半導體裝置的範例方法；圖10A至10C描繪一種用於製造化合物半導體裝置的範例方法； 圖11A至11C描繪一種用於製造化合物半導體裝置的範例方法；圖12A至12C描繪一種用於製造化合物半導體裝置的範例方法；圖13A至13C描繪一種用於製造化合物半導體裝置的範例方法；圖14A和14B描繪一種用於製造化合物半導體裝置的範例方法；圖15A至15C描繪一種用於製造化合物半導體裝置的範例方法；圖16A和16B描繪一種用於製造化合物半導體裝置的範例方法；圖17A至17C描繪在一汲極電壓與一汲極電流之間的一範例關係；圖18A至18C描繪一種用於製造化合物半導體裝置的範例方法；圖19A至19C描繪一種用於製造化合物半導體裝置的範例方法；圖20描繪一種範例電源供應器裝置；及圖21描繪一種範例高頻放大器。
1‧‧‧基體
2‧‧‧化合物半導體多層結構
2a‧‧‧緩衝層
2b‧‧‧電子渡越層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧封頂層
2e1‧‧‧n-GaN子-層
2e2‧‧‧AlN子-層
2e3‧‧‧n-GaN子-層
2DEG‧‧‧二維電子氣
3‧‧‧隔離結構
10‧‧‧光阻光罩
10a‧‧‧開孔

Claims (20)

  1. 一種化合物半導體裝置，包含：一第一化合物半導體層，載體是形成在該第一化合物半導體層內；一設置在該第一化合物半導體層之上俾可供應該等載體的第二化合物半導體層；及一設置在該第二化合物半導體層之上的第三化合物半導體層，其中，該第三化合物半導體層之一部分係具有比該第二化合物半導體層之載體濃度更高的載體濃度，且該第三化合物半導體層之另一部分的載體濃度係不同於該第三化合物半導體層的該部分。
  2. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該部分具有一個比費米能量低的能階，而不會減少產生於第二化合物半導體層中的二維電子氣。
  3. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該部分是以一預定濃度摻雜一n-型雜質。
  4. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該部分為該第三化合物半導體層的一較低部份。
  5. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該第三化合物半導體層包括依序沉積的一第一GaN層、一AlN層及一第二GaN層。
  6. 如申請專利範圍第5項所述之化合物半導體裝置， 其中，該部分是形成在該第一GaN層中。
  7. 如申請專利範圍第1項所述之化合物半導體裝置，更包含：一第一電極，其係置於一含有該第一化合物半導體層、該第二化合物半導體層及該第三化合物半導體層之化合物半導體多層結構之上；及一對第二電極，其係置於該化合物半導體多層結構之上，該第二電極是分別設置在該第一電極之兩側，其中，該第三化合物半導體層的該部分是設置在該第一電極與該第二電極之一者之間。
  8. 如申請專利範圍第1項所述之化合物半導體裝置，更包含：一第一電極，其係置於一含有該第一化合物半導體層、該第二化合物半導體層及該第三化合物半導體之化合物半導體多層結構之上；及一對第二電極，其係設置在該化合物半導體多層結構之上，該第二電極是分別設置在該第一電極的兩側，其中，該化合物半導體多層結構之位在該第一電極與該第二電極之中之至少一個電極下方的部份是摻雜有n-型雜質。
  9. 如申請專利範圍第7項所述之化合物半導體裝置，其中，該部分是形成在該兩側之至少一側上，且該第一電極是形成在該第三化合物半導體層的一凹坑之上且於該第二電極之間。
  10. 一種用於製造化合物半導體裝置之方法，包含：形成一第一化合物半導體層，載體是形成在該第一化合物半導體層內；在該第一化合物半導體層之上形成一第二化合物半導體層來供應該等載體；在該第二化合物半導體層之上形成一第三化合物半導體層俾可形成一個包括該第一化合物半導體層、該第二化合物半導體層及該第三化合物半導體層的化合物半導體多層結構；及在該第三化合物半導體層中形成一個具有比該第二化合物半導體層之載體濃度更高之載體濃度的部分，且該第三化合物半導體層之另一部分的載體濃度係不同於該第三化合物半導體層的該部分。
  11. 如申請專利範圍第10項所述之方法，其中，該部分具有一個比費米能量低的能階，而不會減少產生於第二化合物半導體層中的二維電子氣。
  12. 如申請專利範圍第10項所述之方法，更包含，將n-型雜質以一預定濃度摻雜至該第三化合物半導體層內以形成該部分。
  13. 如申請專利範圍第10項所述之方法，其中，該部分是形成在該第三化合物半導體層的一較低部份中。
  14. 如申請專利範圍第10項所述之方法，更包含：依序沉積一第一GaN層、一AlN層及一第二GaN層來 形成該第三化合物半導體層。
  15. 如申請專利範圍第14項所述之方法，其中，該部分是形成在該第一GaN層中。
  16. 如申請專利範圍第10項所述之方法，更包含：形成一第一電極在該化合物半導體多層結構之上；形成一對第二電極以使該第二電極是分別設置在該第一電極之兩側；及形成該部分在該第一電極與該第二電極之一者之間。
  17. 如申請專利範圍第10項所述之方法，更包含：形成一第一電極在該化合物半導體多層結構之上；形成一對第二電極以使該第二電極是分別設置在該第一電極之兩側；及將n-型雜質摻雜在該化合物半導體多層結構之一位在該第一電極與該第二電極當中之至少一個電極下方的部份。
  18. 如申請專利範圍第16項所述之方法，更包含：形成一開孔在該第三化合物半導體層中；形成該部分在該兩側之至少一側；及形成該第一電極在該開孔之上且於該第二電極之間。
  19. 一種電子電路，包含：一包括一電晶體的電路，其中，該電晶體包括： 一第一化合物半導體層，載體是形成在該第一化合物半導體層內；一設置在該第一化合物半導體層之上來供應該等載體的第二化合物半導體層；及一設置在該第二化合物半導體層之上的第三化合物半導體層，其中，該第三化合物半導體層包括一個具有比該第二化合物半導體層之載體濃度更高之載體濃度的部分，且該第三化合物半導體層之另一部分的載體濃度係不同於該第三化合物半導體層的該部分。
  20. 如申請專利範圍第19項所述之電子電路，其中，該電子電路是為一個包括一高電壓電路、一低電壓電路、及一置於該高電壓電路與該低電壓電路之間之變壓器的電源供應器電路，或者一個把一輸入高頻電壓放大的高頻放大單元。
TW101134487A 2011-11-02 2012-09-20 化合物半導體裝置、其製造方法及電子電路 TWI515899B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011241703A JP5953706B2 (ja) 2011-11-02 2011-11-02 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201320342A TW201320342A (zh) 2013-05-16
TWI515899B true TWI515899B (zh) 2016-01-01

Family

ID=48171468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134487A TWI515899B (zh) 2011-11-02 2012-09-20 化合物半導體裝置、其製造方法及電子電路

Country Status (5)

Country Link
US (1) US20130105810A1 (zh)
JP (1) JP5953706B2 (zh)
KR (1) KR101357477B1 (zh)
CN (1) CN103094315A (zh)
TW (1) TWI515899B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8912573B2 (en) 2013-02-26 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device containing HEMT and MISFET and method of forming the same
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
WO2014147706A1 (ja) * 2013-03-18 2014-09-25 富士通株式会社 半導体装置
JP6179266B2 (ja) * 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2015029578A1 (ja) * 2013-08-27 2015-03-05 富士電機株式会社 半導体装置の製造方法および半導体装置
JP6260145B2 (ja) * 2013-08-27 2018-01-17 富士電機株式会社 半導体装置の製造方法
US9666708B2 (en) * 2014-03-26 2017-05-30 Intel Corporation III-N transistors with enhanced breakdown voltage
US9412830B2 (en) * 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
US9793370B2 (en) * 2014-05-30 2017-10-17 Delta Electronics, Inc. Transistor with oxidized cap layer
US10325774B2 (en) 2014-09-18 2019-06-18 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon CMOS-compatible semiconductor devices
EP3198649A4 (en) 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
EP3221886A4 (en) 2014-11-18 2018-07-11 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
EP3235005A4 (en) 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
KR102504576B1 (ko) 2015-05-19 2023-02-28 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
KR102349040B1 (ko) 2015-06-26 2022-01-10 인텔 코포레이션 고온 안정 기판 계면 재료를 갖는 헤테로 에피택셜 구조체들
JP2017054923A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置およびその製造方法
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
JP2020009884A (ja) * 2018-07-06 2020-01-16 国立研究開発法人物質・材料研究機構 半導体装置、半導体装置の使用方法およびその半導体装置の製造方法
CN110379854A (zh) * 2019-07-26 2019-10-25 同辉电子科技股份有限公司 一种适用于功率器件的氮化镓外延技术
CN111758167B (zh) * 2020-04-13 2024-04-05 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4662058A (en) 1984-11-05 1987-05-05 Honeywell Inc. Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs
JPH0215641A (ja) * 1988-07-01 1990-01-19 Sharp Corp 電界効果トランジスタ
KR930001461A (ko) * 1991-06-08 1993-01-16 김광호 화합물 반도체 소자 및 그 제조방법
JPH05121456A (ja) * 1991-10-29 1993-05-18 Rohm Co Ltd 化合物半導体装置
JP2500453B2 (ja) * 1993-06-28 1996-05-29 日本電気株式会社 電界効果トランジスタ
JPH11214676A (ja) * 1998-01-22 1999-08-06 Oki Electric Ind Co Ltd 半導体装置
JP2001267332A (ja) * 2000-03-17 2001-09-28 Sumitomo Electric Ind Ltd パワー電界効果トランジスタおよびパワーデバイス
JP2004311921A (ja) * 2003-07-09 2004-11-04 Nec Corp ヘテロ接合電界効果トランジスタ
JP4869564B2 (ja) * 2003-11-28 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置

Also Published As

Publication number Publication date
CN103094315A (zh) 2013-05-08
US20130105810A1 (en) 2013-05-02
TW201320342A (zh) 2013-05-16
KR101357477B1 (ko) 2014-02-03
KR20130048688A (ko) 2013-05-10
JP2013098440A (ja) 2013-05-20
JP5953706B2 (ja) 2016-07-20

Similar Documents

Publication Publication Date Title
TWI515899B (zh) 化合物半導體裝置、其製造方法及電子電路
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
KR101560443B1 (ko) 화합물 반도체 장치 및 그 제조 방법
TWI452696B (zh) 化合物半導體裝置及其製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
KR101458316B1 (ko) 화합물 반도체 장치 및 그 제조 방법
TWI531062B (zh) 半導體裝置及其製造方法、電源供應裝置與高頻放大器
TW201413952A (zh) 化合物半導體裝置及其製造方法
TW201242026A (en) Compound semiconductor device and method for manufacturing the same
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
US9368359B2 (en) Method of manufacturing compound semiconductor device
TW201340314A (zh) 化合物半導體裝置及其製造方法
JP2013077609A (ja) 化合物半導体装置の製造方法
US20140151748A1 (en) Compound semiconductor device and manufacturing method of the same
TWI488302B (zh) 化合物半導體裝置及其製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6769322B2 (ja) 半導体装置、電源装置及び増幅器
JP2017085059A (ja) 化合物半導体装置及びその製造方法