JPH11214676A

JPH11214676A - 半導体装置

Info

Publication number: JPH11214676A
Application number: JP1075698A
Authority: JP
Inventors: Masakatsu Sato; 雅克佐藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-01-22
Filing date: 1998-01-22
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】半導体基板上に設けられた電極とキャリアの
移動経路を形成するチャネル層との間に形成されるヘテ
ロバリアを低くしてソース抵抗の積層方向の抵抗成分が
低減された半導体装置を得る。【解決手段】半絶縁性ＧａＡｓ基板１０上にアンドー
プＧａＡｓバッファ層１２と、アンドープＩｎＧａＡｓ
チャネル供給層１４と、アンドープＡｌＧａＡｓスペー
サ層１６と、ｎ型ＡｌＧａＡｓ第１キャリア供給層１８
ａ、Ｓｉプレーナードープ層２８と、ｎ型ＡｌＧａＡｓ
第２キャリア供給層１８ｂ、ｎ型ＧａＡｓキャップ層２
０順に積層して形成した後に、底部に第１キャリア供給
層１８ａの一部が露出する深さのリセス３０を形成し、
このリセス３０内にゲート電極２６を設けると共に、リ
セス３０の左右のキャップ層２０上にオーミック接触で
接続するソース電極２２とドレイン電極２４とを備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヘテロ接合を有す
る半導体装置に関し、特に、高速移動度トランジスタ
（ＨＥＭＴ）に関するものである。

【０００２】

【従来の技術】一般に、Ｓｉ等の不純物をドーピングし
たＡｌＧａＡｓと不純物を添加しないＧａＡｓとを接合
すると、ＡｌＧａＡｓ中のＳｉから供給された電子が電
子親和力の大きいＧａＡｓに引き付けられ、ＧａＡｓ側
のＧａＡｓ／ＡｌＧａＡｓヘテロ接合の界面近傍に高密
度の二次元伝導電子ガス（以後、２ＤＥＧ（2 dimensia
l electron gas）と称す。）を形成する。この２ＤＥＧ
は、ＧａＡｓ中に形成されるため、イオン化不純物によ
る散乱が少なく高速で移動可能であることからこの２Ｄ
ＥＧを利用した高電子移動度トランジスタ（以後、ＨＥ
ＭＴ（high electron mobility transistor ）と称
す。）が提案されている。

【０００３】ＨＥＭＴは、半絶縁性ＧａＡｓ基板上に高
純度のＧａＡｓよりなるチャネル層と、Ｓｉをドープし
てｎ型にしたＡｌＧａＡｓよりなるキャリア供給層と、
Ｓｉをドープしてｎ型にしたＧａＡｓよりなるキャップ
層とを順に形成した後に、底部にキャリア供給層の一部
が露出するようにリセスを形成し、このリセス内にゲー
ト電極を設けると共に、リセスの左右のｎ型ＧａＡｓキ
ャップ層上にオーミック接触で接続するソース電極とド
レイン電極とを形成したものである。

【０００４】このような構成のＨＥＭＴに電圧を印加す
ると、キャリア供給層から供給されたキャリアである電
子が電子親和力の大きいＧａＡｓチャネル層に引き付け
られて不純物のないＧａＡｓチャネル層内に２ＤＥＧを
形成し、ＧａＡｓチャネル層を高速でドレイン電極側に
移動することとなる。

【０００５】すなわち、キャリアである電子を供給する
キャリア供給層と、電子がソース側からドレイン側に向
かって移動するときの移動経路となるチャネル層とを異
なる層で構成したため、移動中に電子が不純物のクーロ
ン力により散乱されて移動速度が低下する等の不純物と
の干渉による悪影響がない。そのため、電子が高速で移
動可能となるので、超低雑音特性等の優れた高周波特性
を備えたものとなる。もちろん、不純物の濃度を高めて
も電子の移動を阻止することがないので不純物の濃度を
高めて高出力特性を備えたものとできる。

【０００６】そのようなＨＥＭＴの１つとして、ＧａＡ
ｓ基板上の歪みＩｎＧａＡｓ量子井戸層をチャネルとす
るＨＥＭＴ、いわゆるＰ−ＨＥＭＴ（Pseudomorphic Ｈ
ＥＭＴ）が挙げられる。このＰ−ＨＥＭＴは、電子情報
通信学会技術研究報告書Vol93、No.417、ED93-175、第４
８〜４９頁、に開示されている。以下、このＰ−ＨＥＭ
Ｔについて図５を参照して簡単に説明する。図５（ａ）
は、Ｐ−ＨＥＭＴの概略構成を示した断面図である。

【０００７】図５（ａ）に示したＰ−ＨＥＭＴは、半絶
縁性ＧａＡｓ基板６０上に、膜厚８００ｎｍのＧａＡｓ
バッファ層６２（以後、バッファ層６２と称す。）と、
膜厚１０ｎｍのアンドープＩｎＧａＡｓチャネル層６４
（以後、チャネル層６４と称す。）と、膜厚２ｎｍのア
ンドープＡｌＧａＡｓスペーサ層６６（以後、スペーサ
層６６と称す。）と、Ｓｉを２×１０¹⁸ｃｍ^-3の濃度と
なるようにドーピングした膜厚５０ｎｍのｎ型ＡｌＧａ
Ａｓキャリア供給層６８（以後、キャリア供給層６８と
称す。）と、Ｓｉを３×１０¹⁸ｃｍ^-3の濃度となるよう
にドーピングした膜厚１００ｎｍのｎ型ＧａＡｓキャッ
プ層７０（以後、キャップ層７０と称す。）とを順に積
層形成した後に、底部にキャリア供給層６８の一部が露
出するようにリセス８０を形成し、このリセス８０内に
ゲート電極７６を設けると共に、リセス８０の左右のｎ
型ＧａＡｓキャップ層７０上にオーミック接触で接続す
るソース電極７２とドレイン電極７４とを形成して得た
ものである。

【０００８】このような構成のＰ−ＨＥＭＴにおけるソ
ース電極７２からドレイン電極７４に向かう電子の主な
流れｅは、ソース電極７２、キャップ層７０、キャリア
供給層６８、スペーサ層６６、を順に通ってチャネル層
６４に達し、このチャネル層６４内をドレイン電極側に
向かって高速で移動した後、再び、スペーサ層６６、キ
ャリア供給層６８、キャップ層７０を順に通過して、ド
レイン電極７４に達する。

【０００９】このようなＰ−ＨＥＭＴにおいて、低雑音
特性などの高周波特性をさらに改善するためにソース側
の抵抗（以後、ソース抵抗と称す。）を低減することが
重要である。ソース抵抗は、ソース電極が形成された側
におけるキャップ層７０表面からチャネル層６４に向か
う方向（すなわち、積層方向）の成分と、それぞれの層
に沿った方向の成分とにおける電子の流れにくさであ
り、電子がチャネル層６４を移動するように構成された
Ｐ−ＨＥＭＴのようなヘテロ接合を有する半導体装置の
場合では、キャップ層７０表面からチャネル層６４に向
かう積層方向におけるソース抵抗成分が問題となる。

【００１０】この積層方向におけるソース抵抗は、図５
（ｂ）に示したようなエネルギーバンド図により示すこ
とができる。図５（ｂ）は図５（ａ）に示した従来のＰ
−ＨＥＭＴの積層方向におけるエネルギーバンドの模式
図である。図５（ｂ）において、縦軸はエネルギー（ｅ
ｖ）、横軸はｎ型ＧａＡｓキャップ層表面からの距離
（ｎｍ）であり、アンドープＩｎＧａＡｓチャネル層が
量子井戸となっていることがわかる。すなわち、ｎ型Ｇ
ａＡｓキャップ層の表面に設けられたソース電極からの
電子は、ｎ型ＧａＡｓキャップ層の表面から量子井戸が
形成されたアンドープＩｎＧａＡｓチャネル層に向かっ
て移動し、アンドープＩｎＧａＡｓチャネル層において
層内を高速で移動してドレイン電極側に達することとな
る。

【００１１】

【発明が解決しようとする課題】ソース抵抗を低減する
ためには、半導体装置の積層方向における抵抗成分を低
減するのが有効であるが、積層方向における抵抗成分
は、電子親和力の小さいキャリア供給層とキャリア供給
層に接合する電子親和力の大きい層とを積層した場合に
界面において生じるエネルギーの飛び（伝導帯下端のエ
ネルギーの不連続量）に大きく影響される。

【００１２】この伝導帯下端のエネルギーの不連続量に
起因して、キャリア供給層に接合する電子親和力の大き
い層側の界面近傍には、電子が溜まりやすく、キャリア
供給層からの電子が流れ込んで２ＤＥＧが形成されてい
る。また、電子親和力の小さいキャリア供給層側の界面
近傍には、伝導帯下端のエネルギーの高い空乏層が形成
されており、この空乏層は障壁（ヘテロバリア）となっ
て電子の積層方向の移動を妨げている。

【００１３】例えば、図５（ｂ）に示したように、Ｐ−
ＨＥＭＴでは、ソース電極７２とチャネル層６４との間
に、キャップ層７０と、キャリア供給層６８と、スペー
サ層６６とを配置した構成となっており、キャップ層７
０とキャリア供給層６８との界面、およびスペーサ層６
６とチャネル層６４との界面において、それぞれ伝導帯
下端のエネルギーの低い領域が形成されるため、キャリ
ア供給層内のキャップ層７０側の界面近傍領域とスペー
サ層６６側の界面近傍領域とに伝導帯下端のエネルギー
の高い空乏層が形成されている。したがって、Ｐ−ＨＥ
ＭＴでは、キャリアがソース電極７２からチャネル層６
４に移動する際に、キャップ層７０からキャリア供給層
６８に移動するときと、スペーサ層６６からチャネル層
６４に移動するときとの２回にわたってエネルギーの高
い領域を通過しなければならないため、これが障壁（ヘ
テロバリア）となって積層方向へのスムーズな移動を妨
げている。このヘテロバリアは、上述したようなキャリ
アを電子とする場合のみならず、キャリアをホールとし
た構成の半導体装置においても同様に発生する。

【００１４】本発明は、上記に説明したような、半導体
基板上に設けられた電極とキャリアの移動経路を形成す
るチャネル層との間に形成されるヘテロバリアを低くし
てソース抵抗の積層方向の抵抗成分を低減することを目
的としている。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明では、半導体基板上に形成さ
れたヘテロ接合を含む多数の層の最上層とオーミック接
触で接続するオーミック電極と、該オーミック電極より
も下層に設けられキャリアの移動経路を形成するチャネ
ル層と、上面側または下面側の少なくとも一方にヘテロ
接合を有して前記オーミック電極と前記チャネル層との
間に設けられ、不純物がドーピングされたキャリア供給
層と、を備え、前記キャリア供給層側のヘテロ界面近傍
に、該キャリア供給層と同じ多数キャリアを形成させる
不純物をキャリア供給層よりも高濃度にドーピングした
不純物ドープ層を備えたことを特徴としている。

【００１６】すなわち、請求項１の発明では、キャリア
供給層がｎ型で多数キャリアが電子である場合は、キャ
リア供給層側のヘテロ界面近傍に、ｎ型の不純物をキャ
リア供給層よりも高濃度にドーピングした不純物ドープ
層を備えるため、キャリア供給層内の空乏層におけるエ
ネルギーが下がってヘテロバリアを低くすることかでき
る。また、キャリア供給層がｐ型で多数キャリアがホー
ルである場合は、キャリア供給層側のヘテロ界面近傍
に、ｐ型の不純物をキャリア供給層よりも高濃度にドー
ピングした不純物ドープ層を備えるため、キャリア供給
層内のヘテロ界面における価電子帯上端のエネルギーが
上がってヘテロバリアが低くなる。どちらにしろ、キャ
リアが積層方向に移動し易くなるので、半導体装置にお
ける積層方向の抵抗成分を低減できる。

【００１７】この不純物ドープ層の不純物濃度は、不純
物がドープされる層、すなわち、キャリア供給層よりも
高い濃度とすればよいが、不純物ドープ層の厚膜が大き
くなると抵抗増大の原因となってしまうため、できるだ
け薄く形成することが好ましい。

【００１８】さらに、ヘテロ界面における伝導帯下端の
エネルギーを効率的に下げる又はヘテロ界面における価
電子帯上端のエネルギーを効率的に上げるためには、で
きるだけ不純物濃度の高いものとすることが好ましい。
例えば、前者のヘテロ界面における伝導帯下端のエネル
ギーを効率的に下げる場合では、Ｓｉなどのｎ型不純物
のごく薄い膜であるプレーナードープ層や、Ｓｉなどの
ｎ型不純物濃度を厚さ１ｎｍ程度の範囲内に濃度が１×
１０¹⁹ｃｍ^-3程度となるようにドーピングした高濃度ド
ープ層とすることなどが挙げられ、後者のヘテロ界面に
おける価電子帯上端のエネルギーを効率的に上げるため
には、Ｂｅなどのｐ型不純物のごく薄い膜であるプレー
ナードープ層や、Ｂｅなどのｐ型不純物を厚さ１ｎｍ程
度の範囲内に高濃度にドーピングした高濃度ドープ層と
することなどが挙げられる。

【００１９】また、不純物ドープ層が形成される位置で
あるキャリア供給層側のヘテロ界面近傍は、その位置に
不純物ドープ層が形成されると不純物ドープ層を形成す
る前と比べてヘテロバリアが低くなるすべての位置を含
んでいる。

【００２０】また、請求項２の発明は、請求項１に記載
の半導体装置において、前記不純物はｎ型不純物であ
り、前記キャリア供給層は、前記ｎ型不純物がドーピン
グされた電子親和力の小さい層よりなり、前記不純物ド
ープ層は、電子親和力の小さいキャリア供給層側のヘテ
ロ界面近傍にヘテロ接合により形成された空乏層領域内
に設けられていることを特徴としている。

【００２１】すなわち、請求項２の発明では、電子親和
力の小さいｎ型のキャリア供給層と、このキャリア供給
層にヘテロ接合する電子親和力の大きい他の層とを含む
構成の半導体装置において、キャリア供給層側のヘテロ
界面近傍に形成される空乏層領域内にｎ型不純物がキャ
リア供給層よりも高濃度にドーピングされた不純物ドー
プ層を設けることでその位置における伝導帯下端のエネ
ルギーを下げている。このとき、伝導帯下端のエネルギ
ーの不連続量の大きさは変わらないため、空乏層のエネ
ルギーの低下と共にキャリア供給層のヘテロ界面におけ
るエネルギーも下がる。これにより、ヘテロバリアが低
くなり、キャリアが積層方向に移動し易くなるので半導
体装置における積層方向の抵抗成分を低減できる。

【００２２】また、請求項３の発明は、請求項１または
２に記載の半導体装置において、前記不純物ドープ層
は、単一種類の不純物より形成されたプレーナードープ
層であることを特徴としている。

【００２３】請求項３の発明では、不純物ドープ層をプ
レーナードープ層とすることにより、不純物をドーピン
グして不純物ドープ層とした場合よりも界面と不純物ド
ープ層との間にトンネル効果を発生し易くしている。ト
ンネル効果の発生により、キャリアの持つエネルギー以
上の障壁でも通り抜けることができるようになるので、
キャリアが積層方向により一層移動し易くなる。そのた
め、半導体装置における積層方向の抵抗成分がより一層
低減できることとなる。

【００２４】また、請求項４の発明は、半導体基板上に
形成されたヘテロ接合を含む多数の層の最上層とオーミ
ック接触で接続するオーミック電極と、該オーミック電
極よりも下層に設けられキャリアの移動経路を形成する
チャネル層と、上面側または下面側の少なくとも一方に
ヘテロ接合を有して前記オーミック電極と前記チャネル
層との間に設けられ、不純物がドーピングされたキャリ
ア供給層と、を備え、前記キャリア供給層とヘテロ接合
する層側のヘテロ界面またはヘテロ界面近傍に、前記キ
ャリア供給層と同じ多数キャリアを形成させる不純物
を、前記キャリア供給層とヘテロ接合する層よりも高濃
度にドーピングした不純物ドープ層を備えたことを特徴
としている。

【００２５】すなわち、請求項１で述べたように、ヘテ
ロ接合する２つの層の間に形成されるヘテロ界面におい
てエネルギーの飛び（伝導帯下端のエネルギーの不連続
量）が生じて、電子親和力の小さい層側に空乏層が形成
されると共に、電子親和力の大きい層側に２ＤＥＧが形
成された領域（伝導帯下端のエネルギーの低い領域）が
形成される。

【００２６】伝導帯下端のエネルギーの不連続量の大き
さは変わらないことから、請求項４の発明では上記構成
とすることにより、キャリア供給層がｎ型で多数キャリ
アが電子である場合では、２ＤＥＧが形成された領域の
不純物ドープ層が形成された位置における伝導帯下端の
エネルギーの低下と共にキャリア供給層のエネルギーが
下がってヘテロバリアが低くなり、キャリアが積層方向
に移動し易くなる。また、キャリア供給層がｐ型で多数
キャリアがホールである場合では、価電子帯上端のエネ
ルギーの不連続量に起因して、キャリア供給層に接合す
る層側の界面近傍に二次元ホールガスが形成されるが、
この二次元ホールガスが形成された領域の不純物ドープ
層が形成された位置における価電子帯上端のエネルギー
が上がってヘテロバリアが低くなり、キャリアが積層方
向に移動し易くなる。どちらにしろ、キャリアが積層方
向に移動し易くなるので、半導体装置における積層方向
の抵抗成分を低減できる。

【００２７】この不純物ドープ層は、不純物ドープ層を
形成させる層、すなわち、キャリア供給層とヘテロ接合
する層よりも高い不純物濃度を備えたものであればよい
が、不純物ドープ層の厚膜が大きくなると抵抗増大の原
因となってしまうため、できるだけ薄く形成することが
好ましい。

【００２８】さらに、不純物ドープ層としては上述した
請求項１で述べた構成と同様の構成によりヘテロ界面に
おける伝導帯下端のエネルギーを効率的に下げる又はヘ
テロ界面における価電子帯上端のエネルギーを効率的に
上げることができる。

【００２９】また、不純物ドープ層が形成される位置で
あるキャリア供給層と接合する層側のヘテロ界面近傍と
は、キャリア供給層がｎ型で多数キャリアが電子である
場合では２ＤＥＧが形成される領域内であり、キャリア
供給層がｐ型で多数キャリアがホールである場合では二
次元ホールガスが形成される領域内、というように不純
物ドープ層を形成する前と比べてヘテロバリアが低くな
る全ての位置を含んでいる。

【００３０】また、請求項５の発明は、請求項４に記載
の半導体装置において、前記不純物はｎ型不純物であ
り、前記キャリア供給層は、前記ｎ型不純物がドーピン
グされた電子親和力の小さい層よりなり、前記不純物ド
ープ層は、前記キャリア供給層とヘテロ接合する層側の
ヘテロ界面またはヘテロ界面近傍の前記キャリア供給層
の伝導帯下端のエネルギーを低下させる領域内に設けら
れていることを特徴としている。

【００３１】すなわち、請求項５の発明では、電子親和
力の小さいｎ型のキャリア供給層と、このキャリア供給
層にヘテロ接合する電子親和力の大きい他の層とを含む
構成の半導体装置において、キャリア供給層にヘテロ接
合する前記他の層側のヘテロ界面又はヘテロ界面近傍の
前記キャリア供給層の伝導帯下端のエネルギーを低下さ
せる領域内に不純物ドープ層を設けることでその位置に
おける伝導帯下端のエネルギーを下げている。

【００３２】このとき、伝導帯下端のエネルギーの不連
続量の大きさは変わらないため、伝導帯下端のエネルギ
ーの低下と共にキャリア供給層側の空乏層のエネルギー
も下がる。これにより、ヘテロバリアが低くなり、キャ
リアが積層方向に移動し易くなるので半導体装置におけ
る積層方向の抵抗成分を低減できる。

【００３３】なお、以上述べた請求項１から５の発明に
おいて、不純物ドープ層の二次元方向（すなわち、層に
沿った方向）における形成領域については特に限定しな
い。例えば、ソース側からドレイン側にわたる領域全面
に設ける他にソース電極が設けられたソース側またはド
レイン側の層のみに不純物ドープ層を設ける場合が挙げ
られる。すなわち、本発明はソース抵抗とドレイン抵抗
とを低減する構成としたり、ソース抵抗のみ又はドレイ
ン抵抗のみを低減する構成とすることもできる。

【００３４】

【発明の実施の形態】以下、本発明の実施形態を図１か
ら図４を参照して説明する。なお、全ての図において同
一又は相当する個所には同一の符号を付している。

【００３５】（第１の実施形態）図１は、第１の実施形
態のＰ−ＨＥＭＴの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図１（ａ）は、第１
の実施形態のＰ−ＨＥＭＴの断面説明図である。図１
（ａ）に示したＰ−ＨＥＭＴは、半絶縁性ＧａＡｓ基板
１０上に、膜厚８００ｎｍのアンドープＧａＡｓバッフ
ァ層１２（以後、バッファ層１２と称す。）と、膜厚１
０ｎｍのアンドープＩｎＧａＡｓチャネル層１４（以
後、チャネル層１４と称す。）と、膜厚２ｎｍのアンド
ープＡｌＧａＡｓスペーサ層１６（以後、スペーサ層１
６と称す。）と、Ｓｉを２×１０¹⁸ｃｍ ^-3の濃度となる
ようにドーピングした膜厚４５ｎｍのｎ型ＡｌＧａＡｓ
第１キャリア供給層１８ａ（以後、第１キャリア供給層
１８ａと称す。）と、Ｓｉを５×１０¹²ｃｍ^-2の濃度と
なるようにプレーナードープしたＳｉプレーナードープ
層２８と、Ｓｉを２×１０¹⁸ｃｍ^-3の濃度となるように
ドーピングした膜厚５ｎｍのｎ型ＡｌＧａＡｓ第２キャ
リア供給層１８ｂ（以後、第２キャリア供給層１８ｂと
称す。）と、Ｓｉを３×１０¹⁸ｃｍ^-3の濃度となるよう
にドーピングした膜厚１００ｎｍのｎ型ＧａＡｓキャッ
プ層２０（以後、キャップ層２０と称す。）とをエピタ
キシャル成長により順に積層して形成した後に、底部に
第１キャリア供給層１８ａの一部が露出する深さのリセ
ス３０を形成し、このリセス３０内にゲート電極２６を
設けると共に、リセス３０の左右のキャップ層２０上に
オーミック接触で接続するソース電極２２とドレイン電
極２４とを形成したものである。

【００３６】すなわち、このＰ−ＨＥＭＴは、ソース電
極２２とチャネル層１４との間にキャップ層２０と、第
１キャリア供給層１８ａと第２キャリア供給層１８ｂと
で構成されキャリアである電子を供給するキャリア供給
層１８と、チャネル層１４に対して散乱の影響を防ぐた
めのスペーサ層１６とを含む構成であり、さらに、キャ
リア供給層１８とキャップ層２０との界面近傍における
キャリア供給層１８側、具体的には、第１キャリア供給
層と第２キャリア供給層１８ｂとの間に、伝導帯下端の
エネルギーを低下させる不純物ドープ層であるＳｉプレ
ーナードープ層２８を備えている。

【００３７】このＰ−ＨＥＭＴ内において電子は、主
に、ソース電極２２、キャップ層２０、第２キャリア供
給層１８ｂ、Ｓｉプレーナードープ層２８、第１キャリ
ア供給層１８ａ、スペーサ層１６、を順に通ってチャネ
ル層１４に達し、このチャネル層１４内をドレイン電極
側に向かって高速で移動した後、再び、スペーサ層１
６、第１キャリア供給層１８ａ、Ｓｉプレーナードープ
層２８、第２キャリア供給層１８ｂ、キャップ層２０を
順に通過してドレイン電極２４に達するように移動す
る。

【００３８】ここで、本第１実施形態のＰ−ＨＥＭＴの
積層方向におけるエネルギーバンドの模式図を図１
（ｂ）に示す。図１（ｂ）において縦軸はエネルギー
（ｅｖ）、横軸はｎ型ＧａＡｓキャップ層２０の表面か
らの距離（ｎｍ）である。

【００３９】図１（ｂ）からもわかるように、本第１の
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面（すなわち、ｎ型ＧａＡｓキャップ層とｎ型Ａ
ｌＧａＡｓ第１キャリア供給層とで形成されるヘテロ界
面）から５ｎｍ離れたｎ型ＡｌＧａＡｓキャリア供給層
側の位置に、言い換えると、ｎ型ＧａＡｓキャップ層と
ｎ型ＡｌＧａＡｓ第１キャリア供給層とのヘテロ接合に
よりキャリア供給層側の界面近傍の領域に形成される空
乏層位置に、Ｓｉプレーナードープ層を設けている。そ
のため、この空乏層内のＳｉプレーナードープ層が設け
られた位置において伝導帯下端のエネルギーがＳｉプレ
ーナードープ層を設けない場合よりも低下し、この低下
と共にキャリア供給層のヘテロ界面におけるエネルギー
も下がる。さらに、この場合、Ｓｉプレーナードープ層
が伝導帯下端のエネルギーを下げることにより、ｎ型Ｇ
ａＡｓキャップ層とキャリア供給層との界面に形成され
る２ＤＥＧが形成されている領域と、Ｓｉプレーナード
ープ層により形成される低エネルギー領域との間にトン
ネル効果が発生するため、伝導帯下端のエネルギーの不
連続量により電子の持つエネルギー以上のヘテロバリア
が形成されていてもトンネル効果により通り抜けること
ができるので、キャリアである電子がｎ型ＧａＡｓキャ
ップ層からｎ型ＡｌＧａＡｓキャリア供給層に移動し易
くなる。すなわち、積層方向の抵抗成分が低減されるの
で、低雑音性などの高周波特性が向上したＰ−ＨＥＭＴ
が得られる。

【００４０】（第２の実施形態）図２は、第２の実施形
態のＰ−ＨＥＭＴの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図２（ａ）は、第２
の実施形態のＰ−ＨＥＭＴの断面説明図である。

【００４１】図２（ａ）に示したＰ−ＨＥＭＴは、半絶
縁性ＧａＡｓ基板１０上に、膜厚８００ｎｍのアンドー
プＧａＡｓバッファ層１２（以後、バッファ層１２と称
す。）と、膜厚１０ｎｍのアンドープＩｎＧａＡｓチャ
ネル層１４（以後、チャネル層１４と称す。）と、膜厚
２ｎｍのアンドープＡｌＧａＡｓスペーサ層１６（以
後、スペーサ層１６と称す。）と、Ｓｉを２×１０¹⁸ｃ
ｍ^-3の濃度となるようにドーピングした膜厚３ｎｍのｎ
型ＡｌＧａＡｓ第１キャリア供給層１８ａ（以後、第１
キャリア供給層１８ａと称す。）と、Ｓｉを５×１０¹²
ｃｍ^-2の濃度となるようにプレーナードープしたＳｉプ
レーナードープ層２８と、Ｓｉを２×１０ ¹⁸ｃｍ^-3の濃
度となるようにドーピングした膜厚４７ｎｍのｎ型Ａｌ
ＧａＡｓ第２キャリア供給層１８ｂ（以後、第２キャリ
ア供給層１８ｂと称す。）と、Ｓｉを３×１０¹⁸ｃｍ^-3
の濃度となるようにドーピングした膜厚１００ｎｍのｎ
型ＧａＡｓキャップ層２０（以後、キャップ層２０と称
す。）とをエピタキシャル成長により順に積層して形成
した後に、底部に第１キャリア供給層１８ａの一部が露
出する深さのリセス３０を形成し、このリセス３０内に
ゲート電極２６を設けると共に、リセス３０の左右のキ
ャップ層２０上にオーミック接触で接続するソース電極
２２とドレイン電極２４とを形成したものである。

【００４２】すなわち、このＰ−ＨＥＭＴは、ソース電
極２２とチャネル層１４との間にキャップ層２０と、第
１キャリア供給層１８ａと第２キャリア供給層１８ｂと
で構成されキャリアである電子を供給するキャリア供給
層１８と、チャネル層１４に対して散乱の影響を防ぐた
めのスペーサ層１６とを含む構成であり、さらに、キャ
リア供給層１８とチャネル層１４との界面近傍における
キャリア供給層１８側、具体的には、第１キャリア供給
層１８ａと第２キャリア供給層１８ｂとの間に、伝導帯
下端のエネルギーを低下させる不純物ドープ層であるＳ
ｉプレーナードープ層２８を備えている。

【００４３】従って、このＰ−ＨＥＭＴ内において電子
は、主に、ソース電極２２、キャップ層２０、第２キャ
リア供給層１８ｂ、Ｓｉプレーナードープ層２８、第１
キャリア供給層１８ａ、スペーサ層１６、を順に通って
チャネル層１４に達し、このチャネル層１４内をドレイ
ン電極側に向かって高速で移動した後、再び、スペーサ
層１６、第１キャリア供給層１８ａ、Ｓｉプレーナード
ープ層２８、第２キャリア供給層１８ａ、キャップ層２
０を順に通過してドレイン電極２４に達するように移動
する。

【００４４】ここで、本第２実施形態のＰ−ＨＥＭＴの
積層方向におけるエネルギーバンドの模式図を図２
（ｂ）に示す。図２（ｂ）において縦軸はエネルギー
（ｅｖ）、横軸はｎ型ＧａＡｓキャップ層の表面からの
距離（ｎｍ）である。

【００４５】図２（ｂ）からもわかるように、本第２の
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面（すなわち、ＡｌＧａＡｓスペーサ層とＩｎＧ
ａＡｓチャネル層とで形成されるヘテロ界面）から５ｎ
ｍ離れたｎ型ＡｌＧａＡｓキャリア供給層内の位置、言
い換えると、ＡｌＧａＡｓスペーサ層とＩｎＧａＡｓチ
ャネル層とのヘテロ接合によりキャリア供給層側の界面
近傍の領域に形成される空乏層位置に、Ｓｉプレーナー
ドープ層を設けている。そのため、この空乏層内のＳｉ
プレーナードープ層が設けられた位置において伝導帯下
端のエネルギーがＳｉプレーナードープ層を設けない場
合よりも低下し、この低下と共にヘテロ界面におけるエ
ネルギーも下がる。

【００４６】さらに、この場合、Ｓｉプレーナードープ
層が伝導帯下端のエネルギーを下げることにより、Ａｌ
ＧａＡｓスペーサ層とＩｎＧａＡｓチャネル層との界面
に形成される２ＤＥＧが形成されている領域と、Ｓｉプ
レーナードープ層により形成される低エネルギー領域と
の間にトンネル効果が発生するため、伝導帯下端のエネ
ルギーの不連続量により電子の持つエネルギー以上のヘ
テロバリアが形成されていてもトンネル効果により通り
抜けることができるので、キャリアである電子がＡｌＧ
ａＡｓスペーサ層からＩｎＧａＡｓチャネル層に移動し
易くなる。すなわち、積層方向の抵抗成分が低減される
ので、低雑音性などの高周波特性が向上したＰ−ＨＥＭ
Ｔが得られる。

【００４７】（第３の実施形態）図３は、第３の実施形
態のＰ−ＨＥＭＴの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図３（ａ）は、第３
の実施形態のＰ−ＨＥＭＴの断面説明図である。図３
（ａ）に示したＰ−ＨＥＭＴは、半絶縁性ＧａＡｓ基板
１０上に、膜厚８００ｎｍのアンドープＧａＡｓバッフ
ァ層１２（以後、バッファ層１２と称す。）と、膜厚１
０ｎｍのアンドープＩｎＧａＡｓチャネル層１４（以
後、チャネル層１４と称す。）と、膜厚２ｎｍのアンド
ープＡｌＧａＡｓスペーサ層１６（以後、スペーサ層１
６と称す。）と、Ｓｉを２×１０¹⁸ｃｍ ^-3の濃度となる
ようにドーピングした膜厚５０ｎｍのｎ型ＡｌＧａＡｓ
キャリア供給層１８（以後、キャリア供給層と称す。）
と、Ｓｉを５×１０¹²ｃｍ^-2の濃度となるようにプレー
ナードープしたＳｉプレーナードープ層２８と、Ｓｉを
３×１０¹⁸ｃｍ^-3の濃度となるようにドーピングした膜
厚１００ｎｍのｎ型ＧａＡｓキャップ層２０（以後、キ
ャップ層２０と称す。）とをエピタキシャル成長により
順に積層して形成した後に、底部にキャリア供給層１８
の一部が露出する深さのリセス３０を形成し、このリセ
ス３０内にゲート電極２６を設けると共に、リセス３０
の左右のキャップ層２０上にオーミック接触で接続する
ソース電極２２とドレイン電極２４とを形成して得たも
のである。

【００４８】すなわち、このＰ−ＨＥＭＴは、ソース電
極２２とチャネル層１４との間にキャップ層２０と、キ
ャリアである電子を供給するキャリア供給層１８と、チ
ャネル層１４に対して散乱の影響を防ぐためのスペーサ
層１６とを含む構成であり、さらに、キャップ層２０と
キャリア供給層１８との界面に伝導帯下端のエネルギー
を低下させる不純物ドープ層であるＳｉプレーナードー
プ層２８を備えている。

【００４９】従って、このＰ−ＨＥＭＴ内において電子
は、主に、ソース電極２２、キャップ層２０、Ｓｉプレ
ーナードープ層２８、キャリア供給層１８、スペーサ層
１６、を順に通ってチャネル層１４に達し、このチャネ
ル層１４内をドレイン電極側に向かって高速で移動した
後、再び、スペーサ層１６、キャリア供給層１８、Ｓｉ
プレーナードープ層２８、キャップ層２０を順に通過し
てドレイン電極２４に達するように移動する。

【００５０】ここで、本第３実施形態のＰ−ＨＥＭＴの
積層方向におけるエネルギーバンドの模式図を図３
（ｂ）に示す。図３（ｂ）において縦軸はエネルギー
（ｅｖ）、横軸はｎ型ＧａＡｓキャップ層２０の表面か
らの距離（ｎｍ）である。

【００５１】図３（ｂ）からもわかるように、本第３の
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面（すなわち、ｎ型ＧａＡｓキャップ層とｎ型Ａ
ｌＧａＡｓキャリア供給層とで形成されるヘテロ界面）
に不純物ドープ層であるＳｉプレーナードープ層を設
け、その位置における伝導帯下端のエネルギーを下げて
いる。このとき、伝導帯下端のエネルギーの不連続量の
大きさは変わらないため、伝導帯下端のエネルギーの低
下と共にｎ型ＡｌＧａＡｓキャリア供給層側の空乏層の
エネルギーも下がる。これにより、ヘテロバリアが低く
なり、キャリアである電子がｎ型ＧａＡｓキャップ層か
らｎ型ＡｌＧａＡｓキャリア供給層に向かって移動し易
くなる。すなわち、積層方向の抵抗成分が低減されるの
で、低雑音性などの高周波特性が向上したＰ−ＨＥＭＴ
が得られる。

【００５２】なお、キャリア供給層１８とＳｉプレーナ
ードープ層２８との間に、例えば、ショットキー障壁層
を設けて良好なショットキー特性を得るというように、
半導体装置の特性を向上させる新たな層を設けることも
できる。

【００５３】また、上記第３の実施形態では、不純物ド
ープ層としてＳｉプレーナードープ層２８を用いた場合
を挙げているが、別の構成として、ｎ型ＧａＡｓ層又は
ｎ型ＡｌＧａＡｓ層に高濃度にＳｉをドーピングした高
濃度Ｓｉドープ層を用いることもできる。

【００５４】（第４の実施形態）図４は、第４の実施形
態のＰ−ＨＥＭＴの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図４（ａ）は、第４
の実施形態のＰ−ＨＥＭＴの断面説明図である。図４
（ａ）に示したＰ−ＨＥＭＴは、半絶縁性ＧａＡｓ基板
１０上に、膜厚８００ｎｍのアンドープＧａＡｓバッフ
ァ層１２（以後、バッファ層１２と称す。）と、膜厚１
０ｎｍのアンドープＩｎＧａＡｓチャネル層１４（以
後、チャネル層１４と称す。）と、膜厚２ｎｍのアンド
ープＡｌＧａＡｓスペーサ層１６（以後、スペーサ層１
６と称す。）と、Ｓｉを２×１０¹⁸ｃｍ ^-3の濃度となる
ようにドーピングした膜厚５０ｎｍのｎ型ＡｌＧａＡｓ
キャリア供給層１８（以後、キャリア供給層と称す。）
と、Ｓｉを３×１０¹⁸ｃｍ^-3の濃度となるようにドーピ
ングした膜厚５ｎｍのｎ型ＧａＡｓ第１キャップ層２０
ａ（以後、第１キャップ層２０ａと称す。）と、Ｓｉを
５×１０¹²ｃｍ^-2の濃度となるようにプレーナードープ
したＳｉプレーナードープ層２８と、Ｓｉを３×１０¹⁸
ｃｍ^-3の濃度となるようにドーピングした膜厚９５ｎｍ
のｎ型ＧａＡｓ第２キャップ層２０ｂ（以後、第２キャ
ップ層２０ｂと称す。）とをエピタキシャル成長により
順に積層して形成した後に、底部にキャリア供給層１８
の一部が露出する深さのリセス３０を形成し、このリセ
ス３０内にゲート電極２６を設けると共に、リセス３０
の左右のキャップ層２０上にオーミック接触で接続する
ソース電極２２とドレイン電極２４とを形成して得たも
のである。

【００５５】すなわち、このＰ−ＨＥＭＴは、ソース電
極２２とチャネル層１４との間に第１キャップ層２０ａ
と第２キャップ層２０ｂとからなるキャップ層２０と、
キャリアである電子を供給するキャリア供給層１８と、
チャネル層１４に対して散乱の影響を防ぐためのスペー
サ層１６とを含む構成であり、さらに、キャップ層２０
とキャリア供給層１８との界面近傍におけるキャップ層
２０側、具体的には、第１キャップ層２０ａと第２キャ
ップ層２０ｂとの間に、伝導帯下端のエネルギーを低下
させる不純物ドープ層であるＳｉプレーナードープ層２
８を備えている。

【００５６】このＰ−ＨＥＭＴ内において電子は、主
に、ソース電極２２、第２キャップ層２０ｂ、Ｓｉプレ
ーナードープ層２８、第１キャップ層２０ａ、キャリア
供給層１８、スペーサ層１６、を順に通ってチャネル層
１４に達し、このチャネル層１４内をドレイン電極側に
向かって高速で移動した後、再び、スペーサ層１６、キ
ャリア供給層１８、第１キャップ層２０ａ、Ｓｉプレー
ナードープ層２８、第２キャップ層２０ｂを順に通過し
てドレイン電極２４に達するように移動する。

【００５７】ここで、本第４実施形態のＰ−ＨＥＭＴの
積層方向におけるエネルギーバンドの模式図を図４
（ｂ）に示す。図４（ｂ）において縦軸はエネルギー
（ｅｖ）、横軸はｎ型ＧａＡｓキャップ層２０の表面か
らの距離（ｎｍ）である。

【００５８】図４（ｂ）からもわかるように、本第４の
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面（すなわち、ｎ型ＧａＡｓキャップ層とｎ型Ａ
ｌＧａＡｓキャリア供給層とで形成されるヘテロ界面）
から５ｎｍ離れたｎ型ＧａＡｓキャップ層内の位置に、
言い換えると、ｎ型ＧａＡｓキャップ層とｎ型ＡｌＧａ
Ａｓ第１キャリア供給層とのヘテロ接合によりｎ型Ｇａ
Ａｓキャップ層側の２ＤＥＧが形成される領域内（すな
わち、第１キャップ層と第２キャップ層との間）にＳｉ
プレーナードープ層を設けている。

【００５９】このとき、２ＤＥＧが形成されている領域
における伝導帯下端のエネルギーがＳｉプレーナードー
プ層を設けない場合よりも低下し、伝導帯下端のエネル
ギーの不連続量の大きさは変わらないため、伝導帯下端
のエネルギーの低下と共にキャリア供給層側の空乏層の
ヘテロ界面におけるエネルギーも下がる。

【００６０】これにより、ヘテロバリアが低くなり、キ
ャリアである電子がｎ型ＧａＡｓキャップ層からｎ型Ａ
ｌＧａＡｓキャリア供給層に向かって移動し易くなる。
すなわち、積層方向の抵抗成分が低減されるので、低雑
音性などの高周波特性が向上したＰ−ＨＥＭＴが得られ
る。

【００６１】また、本第４実施例では、不純物の混入し
にくいＧａＡｓ層にＳｉプレーナードープ層を設けてい
るため、ＧａＡｓ層の成長途中でＳｉプレーナー層を形
成して再びＧａＡｓ層を形成する際に不純物がＧａＡｓ
中に混入するのを抑えられる。そのため、不純物混入に
起因する膜質の劣化を防ぐことができる。

【００６２】なお、以上説明した全ての実施形態では、
ＧａＡｓ層とＡｌＧａＡｓ層との接合により生じるヘテ
ロバリアを低減するものとしているが、本発明では、こ
れに限らず、例えば、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層
との接合などのように、ヘテロバリアを生じる全ての接
合に対して適用できる。この場合の半導体装置の構成と
しては、例えば、半絶縁性ＩｎＰ基板上に、アンドープ
ＩｎＡｌＡｓバッファ層と、アンドープＩｎＧａＡｓチ
ャネル層と、アンドープＩｎＡｌＡｓスペーサ層と、ｎ
型ＩｎＡｌＡｓキャリア供給層と、アンドープＩｎＡｌ
Ａｓショットキー障壁層と、ｎ型ＩｎＧａＡｓキャップ
層と、を順に積層した構成などが挙げられる。

【００６３】また、全ての実施形態では、不純物として
Ｓｉなどのドナーを用いキャリアを電子とした場合のみ
を挙げたが、これに限らず、不純物としてＢｅなどのア
クセプターを用い、キャリアをホールとする構成とする
こともできる。

【００６４】なお、全ての実施形態においてさらにソー
ス電極とドレイン電極との間の距離を短くすることによ
ってより一層ヘテロバリアを低減できる。

【００６５】

【発明の効果】以上説明したように、請求項１〜請求項
５の発明によれば、半導体基板上に設けられた電極とキ
ャリアの移動経路を形成するチャネル層との間に形成さ
れるヘテロバリアを低くしてソース抵抗の積層方向の抵
抗成分を低減することができる、という効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の半導体装置の第１の実施形態を示す説
明図である。

【図２】本発明の半導体装置の第２の実施形態を示す説
明図である。

【図３】本発明の半導体装置の第３の実施形態を示す説
明図である。

【図４】本発明の半導体装置の第４の実施形態を示す説
明図である。

【図５】従来の半導体装置の説明図である。

【符号の説明】

１０半絶縁性ＧａＡｓ基板１２アンドープＧａＡｓバッファ層１４アンドープＩｎＧａＡｓチャネル層１６アンドープＡｌＧａＡｓスペーサ層１８ａｎ型ＡｌＧａＡｓ第１キャリア供給層１８ｂｎ型ＡｌＧａＡｓ第２キャリア供給層２０ｎ型ＧａＡｓキャップ層２２ソース電極２４ドレイン電極２６ゲート電極２８Ｓｉプレーナードープ層３０リセス

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成されたヘテロ接合を
含む多数の層の最上層とオーミック接触で接続するオー
ミック電極と、該オーミック電極よりも下層に設けられキャリアの移動
経路を形成するチャネル層と、上面側または下面側の少なくとも一方にヘテロ接合を有
して前記オーミック電極と前記チャネル層との間に設け
られ、不純物がドーピングされたキャリア供給層と、を備え、前記キャリア供給層側のヘテロ界面近傍に、該キャリア
供給層と同じ多数キャリアを形成させる不純物をキャリ
ア供給層よりも高濃度にドーピングした不純物ドープ層
を備えたことを特徴とする半導体装置。
【請求項２】前記不純物はｎ型不純物であり、前記キャリア供給層は、前記ｎ型不純物がドーピングさ
れた電子親和力の小さい層よりなり、前記不純物ドープ層は、電子親和力の小さいキャリア供
給層側のヘテロ界面近傍にヘテロ接合により形成された
空乏層領域内に設けられていることを特徴とする請求項
１に記載の半導体装置。
【請求項３】前記不純物ドープ層は、単一種類の不純
物より形成されたプレーナードープ層であることを特徴
とする請求項１または２に記載の半導体装置。
【請求項４】半導体基板上に形成されたヘテロ接合を
含む多数の層の最上層とオーミック接触で接続するオー
ミック電極と、該オーミック電極よりも下層に設けられキャリアの移動
経路を形成するチャネル層と、上面側または下面側の少なくとも一方にヘテロ接合を有
して前記オーミック電極と前記チャネル層との間に設け
られ、不純物がドーピングされたキャリア供給層と、を備え、前記キャリア供給層とヘテロ接合する層側のヘテロ界面
またはヘテロ界面近傍に、前記キャリア供給層と同じ多
数キャリアを形成させる不純物を、前記キャリア供給層
とヘテロ接合する層よりも高濃度にドーピングした不純
物ドープ層を備えたことを特徴とする半導体装置。
【請求項５】前記不純物はｎ型不純物であり、前記キャリア供給層は、前記ｎ型不純物がドーピングさ
れた電子親和力の小さい層よりなり、前記不純物ドープ層は、前記キャリア供給層とヘテロ接
合する層側のヘテロ界面またはヘテロ界面近傍の前記キ
ャリア供給層の伝導帯下端のエネルギーを低下させる領
域内に設けられていることを特徴とする請求項４に記載
の半導体装置。