JP2728765B2 - 化合物半導体電界効果トランジスタ - Google Patents
化合物半導体電界効果トランジスタInfo
- Publication number
- JP2728765B2 JP2728765B2 JP2171559A JP17155990A JP2728765B2 JP 2728765 B2 JP2728765 B2 JP 2728765B2 JP 2171559 A JP2171559 A JP 2171559A JP 17155990 A JP17155990 A JP 17155990A JP 2728765 B2 JP2728765 B2 JP 2728765B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- type
- doped
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、化合物半導体電界効果トランジスタの構
造に関するものであり、特に格子歪量子井戸層を有し
た、いわゆるシュードモルフィック電界効果トランジス
タの構造に関する。
造に関するものであり、特に格子歪量子井戸層を有し
た、いわゆるシュードモルフィック電界効果トランジス
タの構造に関する。
（従来の技術） 従来、シュードモルフィック電界効果トランジスタの
一例として文献：第50回応用物理学会学術講演会講演予
稿集（28P−ZA−12）（1989）に開示されたものがあ
る。この文献に開示されている電界効果トランジスタ
は、GaAs電界効果トランジスタのSiドープしたｎ型GaAs
チャネル層と、その直下のノンドープGaAsバッファ層と
の界面に、格子緩和による転位が発生する膜厚（臨界膜
厚と称する）よりも薄いｎ型InGaAs量子井戸層を挿入し
た構造となっている。この文献中のトランジスタのｎ型
InGaAs量子井戸層のシートキャリア濃度は、７×1011cm
-2（不純物濃度７×1017cm-3、層の厚さ100Å）であ
る。こうした量子井戸層をチャネル層中に介挿した電界
効果トランジスタを一般にシュードモルフィックMESFET
と称し、上述した従来例では量子井戸層をInGaAsとし、
MESFETをGaAsで構成している。
一例として文献：第50回応用物理学会学術講演会講演予
稿集（28P−ZA−12）（1989）に開示されたものがあ
る。この文献に開示されている電界効果トランジスタ
は、GaAs電界効果トランジスタのSiドープしたｎ型GaAs
チャネル層と、その直下のノンドープGaAsバッファ層と
の界面に、格子緩和による転位が発生する膜厚（臨界膜
厚と称する）よりも薄いｎ型InGaAs量子井戸層を挿入し
た構造となっている。この文献中のトランジスタのｎ型
InGaAs量子井戸層のシートキャリア濃度は、７×1011cm
-2（不純物濃度７×1017cm-3、層の厚さ100Å）であ
る。こうした量子井戸層をチャネル層中に介挿した電界
効果トランジスタを一般にシュードモルフィックMESFET
と称し、上述した従来例では量子井戸層をInGaAsとし、
MESFETをGaAsで構成している。
以下、この発明の説明に先立ち、この従来のシュード
モルフィックMESFETの構造例について簡単に説明する。
モルフィックMESFETの構造例について簡単に説明する。
第２図（Ａ）は、従来のシュードモルフィックMESFET
を概略的に示す断面図であり、第２図（Ｂ）は、その伝
導帯のエネルギーバンド構造の一例を示す図である。図
中、伝導体エネルギーをECで示し、フェルミレベルをEF
で示してある。
を概略的に示す断面図であり、第２図（Ｂ）は、その伝
導帯のエネルギーバンド構造の一例を示す図である。図
中、伝導体エネルギーをECで示し、フェルミレベルをEF
で示してある。
第２図（Ａ）において、11は半絶縁性GaAs基板、13は
膜厚7000ÅのノンドープGaAsバッファ層、15はSiを７×
1017cm-3の濃度でドープしたｎ型In0.2Ga0.8As層で膜厚
は100Å、よって、このｎ型InGaAs層15のシートキャリ
ア濃度は７×1011cm-2となっている。17はSiドープｎ型
GaAsチャネル層で膜厚は2000Å、19はSiを高濃度ドーピ
ングしてオーミック電極であるソース・ドレイン電極と
のコンタクトを可能とするためのｎ型GaAsキャップ層で
膜厚は1000Å、21および23はオーミック電極であるソー
ス電極およびドレイン電極、そして25はTi/Alゲート電
極である。ゲートはリセス構造を有しており、このリセ
スはｎ型GaAsキャップ層19の表面からチャネル層17にま
で設けてある。そしてトランジスタのチャネルは、リセ
スエッチングで残されたチャネル層17の部分と、その下
側の量子井戸層15とで形成される。
膜厚7000ÅのノンドープGaAsバッファ層、15はSiを７×
1017cm-3の濃度でドープしたｎ型In0.2Ga0.8As層で膜厚
は100Å、よって、このｎ型InGaAs層15のシートキャリ
ア濃度は７×1011cm-2となっている。17はSiドープｎ型
GaAsチャネル層で膜厚は2000Å、19はSiを高濃度ドーピ
ングしてオーミック電極であるソース・ドレイン電極と
のコンタクトを可能とするためのｎ型GaAsキャップ層で
膜厚は1000Å、21および23はオーミック電極であるソー
ス電極およびドレイン電極、そして25はTi/Alゲート電
極である。ゲートはリセス構造を有しており、このリセ
スはｎ型GaAsキャップ層19の表面からチャネル層17にま
で設けてある。そしてトランジスタのチャネルは、リセ
スエッチングで残されたチャネル層17の部分と、その下
側の量子井戸層15とで形成される。
上述したバッファ層13、量子井戸層15、チャネル層17
およびキャップ層19は、分子線エピタキシ法により結晶
成長させて得ている。
およびキャップ層19は、分子線エピタキシ法により結晶
成長させて得ている。
ところで、通常、トランジスタを高周波高出力素子と
して用いるためには、少なくとも高い電流駆動能力、チ
ャネルへのキャリアの良好な閉じ込め、高い遮断周波数
および高い相互コンダクタンスが要求されている。
して用いるためには、少なくとも高い電流駆動能力、チ
ャネルへのキャリアの良好な閉じ込め、高い遮断周波数
および高い相互コンダクタンスが要求されている。
上述したシュードモルフィックMESFET構造によれば、
第２図（Ｂ）に示すように、InGaAs量子井戸層15をチャ
ネルとバッファ層13の界面に導入していることにより、 InGaAsの存在により、シートキャリア濃度が向上する
ため、高い電流駆動能力が得られること チャネル層へのキャリアの閉じ込め効果を向上するこ
とができること InGaAsが存在するため、キャリアの飽和速度が向上
し、このため、高い遮断周波数と高い相互コンダクタン
スが得られること という上述した特性の向上が期待されている。
第２図（Ｂ）に示すように、InGaAs量子井戸層15をチャ
ネルとバッファ層13の界面に導入していることにより、 InGaAsの存在により、シートキャリア濃度が向上する
ため、高い電流駆動能力が得られること チャネル層へのキャリアの閉じ込め効果を向上するこ
とができること InGaAsが存在するため、キャリアの飽和速度が向上
し、このため、高い遮断周波数と高い相互コンダクタン
スが得られること という上述した特性の向上が期待されている。
（発明が解決しようとする課題） しかしながら、上述した構造では、素子の高速化、高
周波化に対応して例えば0.2μｍにゲート長を短縮して
いった場合、第３図に示すようにトランジスタの電圧−
電流特性（電圧を横軸および電流を縦軸に示す）におい
て、ゲート電極に印加する電圧（ゲートバイアス）をパ
ラメータとし、このゲートバイアスを負にしていって
も、ドレイン電流が０にならないという、いわゆるピン
チオフ特性の不良が発生してしまうという問題があっ
た。
周波化に対応して例えば0.2μｍにゲート長を短縮して
いった場合、第３図に示すようにトランジスタの電圧−
電流特性（電圧を横軸および電流を縦軸に示す）におい
て、ゲート電極に印加する電圧（ゲートバイアス）をパ
ラメータとし、このゲートバイアスを負にしていって
も、ドレイン電流が０にならないという、いわゆるピン
チオフ特性の不良が発生してしまうという問題があっ
た。
このようなピンチオフ特性の劣化が生じるのは次のよ
うな理由によるものと考えられる。
うな理由によるものと考えられる。
上述した第２図（Ａ）に示すようなシュードモルフィ
ックMESFETの構造では、チャネル層17へのキャリアの閉
じ込めは、量子井戸構造に基づく伝導帯のエネルギー不
連続によっている。従って、従来のシュードモルフィッ
クMESFETの構造においては、上述した伝導帯のエネルギ
ー不連続を持たないMESFETと比較し、チャネルへのキャ
リア閉じ込め効果に優れている。しかし、このエネルギ
ー不連続は、例えばIn0.2Ga0.8AsとGaAsとで約0.13eVと
いうように小さい。このため、ゲート長の短縮によりチ
ャネル内の電子の速度方向ベクトルのチャネルに対する
垂直成分が増大するに伴って、チャネルからバッファ層
13に移動する電子の数が増加するので、ピンチオフしな
いのであると考えられる。
ックMESFETの構造では、チャネル層17へのキャリアの閉
じ込めは、量子井戸構造に基づく伝導帯のエネルギー不
連続によっている。従って、従来のシュードモルフィッ
クMESFETの構造においては、上述した伝導帯のエネルギ
ー不連続を持たないMESFETと比較し、チャネルへのキャ
リア閉じ込め効果に優れている。しかし、このエネルギ
ー不連続は、例えばIn0.2Ga0.8AsとGaAsとで約0.13eVと
いうように小さい。このため、ゲート長の短縮によりチ
ャネル内の電子の速度方向ベクトルのチャネルに対する
垂直成分が増大するに伴って、チャネルからバッファ層
13に移動する電子の数が増加するので、ピンチオフしな
いのであると考えられる。
また、電界効果トランジスタの電流駆動能力を高める
ためには、チャネルのドーピング濃度を増大させる方法
が通常行なわれる。上述した従来構造のシュードモルフ
ィックMESFETにおいては、この電流駆動能力向上の目的
でチャネル層底部の量子井戸層のドーピング濃度を増大
させていった場合、ある一定の濃度を超えるとピンチオ
フ特性の不良が発生しやすくなるという問題があった。
ためには、チャネルのドーピング濃度を増大させる方法
が通常行なわれる。上述した従来構造のシュードモルフ
ィックMESFETにおいては、この電流駆動能力向上の目的
でチャネル層底部の量子井戸層のドーピング濃度を増大
させていった場合、ある一定の濃度を超えるとピンチオ
フ特性の不良が発生しやすくなるという問題があった。
この現象は、以下のような原因によるものと考えられ
る。
る。
第２図（Ａ）に示すようなシュードモルフィックMESF
ETでは、ゲートバイアスを負に印加していくと、電子の
多くが量子井戸層を走行することになる。ところが、こ
の量子井戸層内を走行することのできる電子数の上限
は、量子井戸内のサブバンドの状態密度数の総和により
規定されるため、ある量以上のｎ型不純物のドーピング
を量子井戸層に施すと、量子井戸内を走行し得ない電子
はノンドープバッファ層に移動し、ピンチオフ不良を招
くことになると考えられる。
ETでは、ゲートバイアスを負に印加していくと、電子の
多くが量子井戸層を走行することになる。ところが、こ
の量子井戸層内を走行することのできる電子数の上限
は、量子井戸内のサブバンドの状態密度数の総和により
規定されるため、ある量以上のｎ型不純物のドーピング
を量子井戸層に施すと、量子井戸内を走行し得ない電子
はノンドープバッファ層に移動し、ピンチオフ不良を招
くことになると考えられる。
上述した量子井戸構造に基づく伝導帯のエネルギー不
連続の大きさは、物質に固有の値であり、また、InXGa
1-XAsのInの組成比を増加させてエネルギー不連続量を
増やすことにも限界がある。このため、この短ゲートで
のピンチオフ特性の劣化は避けられず、また、量子井戸
層のドーピング濃度を増大させた場合のピンチオフ特性
の劣化も避けられなかった。
連続の大きさは、物質に固有の値であり、また、InXGa
1-XAsのInの組成比を増加させてエネルギー不連続量を
増やすことにも限界がある。このため、この短ゲートで
のピンチオフ特性の劣化は避けられず、また、量子井戸
層のドーピング濃度を増大させた場合のピンチオフ特性
の劣化も避けられなかった。
そこで、この出願に係る発明者等は、従来構造である
シュードモルフィックMESFETの特色である高いキャリア
の移動度、高いシートキャリア濃度といった優れた特性
を保持しつつ、上述したピンチオフ特性劣化という問題
の解決を図るための種々の研究および実験を行なったと
ころ、ピンチオフ特性の劣化の抑制を図る一つの方策と
して、チャネルとバッファ層とのポテンシャルバリヤと
なる量子井戸層に近接する領域のバッファ層の伝導帯の
エネルギーを、従来よりも一層高くしてやれば良いこと
を発見した。
シュードモルフィックMESFETの特色である高いキャリア
の移動度、高いシートキャリア濃度といった優れた特性
を保持しつつ、上述したピンチオフ特性劣化という問題
の解決を図るための種々の研究および実験を行なったと
ころ、ピンチオフ特性の劣化の抑制を図る一つの方策と
して、チャネルとバッファ層とのポテンシャルバリヤと
なる量子井戸層に近接する領域のバッファ層の伝導帯の
エネルギーを、従来よりも一層高くしてやれば良いこと
を発見した。
そこで、この発明の目的は、チャネル層中に量子井戸
層を有する化合物半導体電界効果トランジスタが本来持
っている特性を損なうことなく、ピンチオフ特性の改善
を図ることができる構造の化合物半導体電界効果トラン
ジスタを提供することにある。
層を有する化合物半導体電界効果トランジスタが本来持
っている特性を損なうことなく、ピンチオフ特性の改善
を図ることができる構造の化合物半導体電界効果トラン
ジスタを提供することにある。
（課題を解決するための手段） この目的の達成を図るため、第１の発明の化合物半導
体電界効果トランジスタによれば、半絶縁性GaAs基板上
に、ノンドープGaAsバッファ層を具え、このノンドープ
GaAsバッファ層内にＰ型GaAs埋め込み層を具え、ノンド
ープGaAsバッファ層上にｎ型にドープされたGaAsチャネ
ル層を具え、このGaAsチャネル層内であって、かつノン
ドープGaAsバッファ層に接した位置にｎ型にドープされ
たInGaAs量子井戸層を具え、InGaAs量子井戸層は、この
InGaAs量子井戸層と接する層との格子緩和により転位が
発生する膜厚よりも薄い層からなる層とし、Ｐ型GaAs埋
め込み層は、価電子帯に中性領域が生じないような、Ｐ
型不純物濃度と厚さ、および前記ノンドープGaAsバッフ
ァ層内における位置を有していることを特徴とする。
体電界効果トランジスタによれば、半絶縁性GaAs基板上
に、ノンドープGaAsバッファ層を具え、このノンドープ
GaAsバッファ層内にＰ型GaAs埋め込み層を具え、ノンド
ープGaAsバッファ層上にｎ型にドープされたGaAsチャネ
ル層を具え、このGaAsチャネル層内であって、かつノン
ドープGaAsバッファ層に接した位置にｎ型にドープされ
たInGaAs量子井戸層を具え、InGaAs量子井戸層は、この
InGaAs量子井戸層と接する層との格子緩和により転位が
発生する膜厚よりも薄い層からなる層とし、Ｐ型GaAs埋
め込み層は、価電子帯に中性領域が生じないような、Ｐ
型不純物濃度と厚さ、および前記ノンドープGaAsバッフ
ァ層内における位置を有していることを特徴とする。
また、第２の発明の化合物半導体電界効果トランジス
タにおいて、半絶縁性GaAs基板上に、ノンドープGaAsバ
ッファ層を具え、このノンドープGaAsバッファ層内にＰ
型GaAs埋め込み層を具え、ノンドープGaAsバッファ層上
にｎ型にドープされたGaAsチャネル層を具え、このGaAs
チャネル層内であって、かつ前記ノンドープGaAsバッフ
ァ層に接した位置にｎ型にドープされたInGaAs量子井戸
層を具え、InGaAs量子井戸層は、このInGaAs量子井戸層
と接する層との格子緩和により転位が発生する膜厚より
も薄い層からなる層とし、Ｐ型GaAs埋め込み層は、価電
子帯に中性領域が生じないような、前記ノンドープGaAs
バッファ層内における位置を有していて、このＰ型GaAs
埋め込み層のシートキャリア濃度は、InGaAs量子井戸層
のシートキャリア濃度よりも低い濃度としてあるのがよ
い。
タにおいて、半絶縁性GaAs基板上に、ノンドープGaAsバ
ッファ層を具え、このノンドープGaAsバッファ層内にＰ
型GaAs埋め込み層を具え、ノンドープGaAsバッファ層上
にｎ型にドープされたGaAsチャネル層を具え、このGaAs
チャネル層内であって、かつ前記ノンドープGaAsバッフ
ァ層に接した位置にｎ型にドープされたInGaAs量子井戸
層を具え、InGaAs量子井戸層は、このInGaAs量子井戸層
と接する層との格子緩和により転位が発生する膜厚より
も薄い層からなる層とし、Ｐ型GaAs埋め込み層は、価電
子帯に中性領域が生じないような、前記ノンドープGaAs
バッファ層内における位置を有していて、このＰ型GaAs
埋め込み層のシートキャリア濃度は、InGaAs量子井戸層
のシートキャリア濃度よりも低い濃度としてあるのがよ
い。
（作用） このように、第１の発明の化合物半導体電界効果トラ
ンジスタによれば、ノンドープバッファ層中にＰ型GaAs
埋め込み層（以下、Ｐ型埋め込み層とも称する。）を設
け、このＰ型埋め込み層の不純物添加濃度、膜厚および
バッファ層内での位置を、価電子帯に中性領域が生じな
いようにそれぞれ定めてある。従って、バッファ層のチ
ャネル層に近接した領域での伝導帯のエネルギーを上昇
させ、よってキャリアのチャネル層への閉じ込めを一層
向上させることができる。しかも、このようなＰ型埋め
込み層を設けても、チャネル層の構造は変更しておら
ず、また、チャネル層のバンド構造に影響をもたらすこ
ともないため、既に説明した、およびのシュード
モルフィックMESFETの特性の保持はもとより、ピンチオ
フ特性の劣化を防止することができる。
ンジスタによれば、ノンドープバッファ層中にＰ型GaAs
埋め込み層（以下、Ｐ型埋め込み層とも称する。）を設
け、このＰ型埋め込み層の不純物添加濃度、膜厚および
バッファ層内での位置を、価電子帯に中性領域が生じな
いようにそれぞれ定めてある。従って、バッファ層のチ
ャネル層に近接した領域での伝導帯のエネルギーを上昇
させ、よってキャリアのチャネル層への閉じ込めを一層
向上させることができる。しかも、このようなＰ型埋め
込み層を設けても、チャネル層の構造は変更しておら
ず、また、チャネル層のバンド構造に影響をもたらすこ
ともないため、既に説明した、およびのシュード
モルフィックMESFETの特性の保持はもとより、ピンチオ
フ特性の劣化を防止することができる。
また、第２の発明の化合物半導体電界効果トランジス
タによれば、Ｐ型埋め込み層の位置を価電子帯に中性領
域が生じないような位置に定めてある。また、このＰ型
埋め込み層のシートキャリア濃度をInGaAs量子井戸層の
シートキャリア層よりも低い濃度にしてある。このた
め、Ｐ型埋め込み層がｎ型のInGaAs量子井戸層をすべて
空乏化してしまうのを防ぐことができる。したがってシ
ュードモルフィックMESFETの特性を保持し、さらにピン
チオフ特性の劣化を防止することができる。
タによれば、Ｐ型埋め込み層の位置を価電子帯に中性領
域が生じないような位置に定めてある。また、このＰ型
埋め込み層のシートキャリア濃度をInGaAs量子井戸層の
シートキャリア層よりも低い濃度にしてある。このた
め、Ｐ型埋め込み層がｎ型のInGaAs量子井戸層をすべて
空乏化してしまうのを防ぐことができる。したがってシ
ュードモルフィックMESFETの特性を保持し、さらにピン
チオフ特性の劣化を防止することができる。
（実施例） 以下、図面を参照して、この発明の化合物半導体電界
効果トランジスタの実施例につき説明する。
効果トランジスタの実施例につき説明する。
尚、以下の実施例では、一例としてGaAs電界効果トラ
ンジスタにつき説明する。また、図は、この発明が理解
できる程度に各構成成分の寸法、形状および配置関係等
を概略的に示してあるにすぎない。また、以下の実施例
は、単なる好適例にすぎないので、以下に説明する材
料、数値的条件その他の条件等は、これらの実施例にの
み限定されるものではないことを理解されたい。
ンジスタにつき説明する。また、図は、この発明が理解
できる程度に各構成成分の寸法、形状および配置関係等
を概略的に示してあるにすぎない。また、以下の実施例
は、単なる好適例にすぎないので、以下に説明する材
料、数値的条件その他の条件等は、これらの実施例にの
み限定されるものではないことを理解されたい。
また、以下の実施例において、図中、第２図（Ａ）に
示した構成成分と実質的に同一の構成成分については同
一の符号を付して示し、特に言及する場合を除き、その
詳細な説明を省略する。
示した構成成分と実質的に同一の構成成分については同
一の符号を付して示し、特に言及する場合を除き、その
詳細な説明を省略する。
第１図（Ａ）は、この発明のGaAs電界効果トランジス
タ（以下、単にFETと称する場合がある）の構造の一実
施例を示す断面図であり、第１図（Ｂ）は、第１図
（Ａ）のFETの伝導帯のエネルギーバンド図である。
タ（以下、単にFETと称する場合がある）の構造の一実
施例を示す断面図であり、第１図（Ｂ）は、第１図
（Ａ）のFETの伝導帯のエネルギーバンド図である。
この第１図（Ａ）に示すFETは、ノンドープGaAsバッ
ファ層13中に、Be（ベリリウム）ドープGaAs埋め込み層
としてのＰ型GaAs埋め込み層30を有する以外は、既に説
明した従来構造のシュードモルフィックMESFETと同等で
あり、従って、この場合にも、この埋め込み層30を含め
て、各層13、15、17および19からなる構造は、従来普通
の分子線エピタキシ法によって形成することができる。
なお、ここで、量子井戸層15のシートキャリア濃度は従
来と同じ７×1011cm-2としており、この量子井戸層15と
チャネル層17とで一つのチャネル層を構成し、またＰ型
埋め込み層30とバッファ層13とで一つのバッファ層を構
成している。
ファ層13中に、Be（ベリリウム）ドープGaAs埋め込み層
としてのＰ型GaAs埋め込み層30を有する以外は、既に説
明した従来構造のシュードモルフィックMESFETと同等で
あり、従って、この場合にも、この埋め込み層30を含め
て、各層13、15、17および19からなる構造は、従来普通
の分子線エピタキシ法によって形成することができる。
なお、ここで、量子井戸層15のシートキャリア濃度は従
来と同じ７×1011cm-2としており、この量子井戸層15と
チャネル層17とで一つのチャネル層を構成し、またＰ型
埋め込み層30とバッファ層13とで一つのバッファ層を構
成している。
例えば、その場合、ノンドープGaAsバッファ層13成長
時の一定の時間だけ、アクセプタとしてのBe（ベリリウ
ム）のシャッタを開いてその時間で埋込み層30の膜厚制
御を行ない、かつ、そのBeセル温度を制御してアクセプ
タ濃度の制御を行なうようにして、バッファ層13中の所
望の位置に一定の膜厚およびアクセプタ濃度を有するＰ
型GaAs埋め込み層30を導入することができる。
時の一定の時間だけ、アクセプタとしてのBe（ベリリウ
ム）のシャッタを開いてその時間で埋込み層30の膜厚制
御を行ない、かつ、そのBeセル温度を制御してアクセプ
タ濃度の制御を行なうようにして、バッファ層13中の所
望の位置に一定の膜厚およびアクセプタ濃度を有するＰ
型GaAs埋め込み層30を導入することができる。
このＰ型GaAs埋め込み層は、価電子帯に中性領域が生
じない程度の濃度、膜厚およびバッファ層内での位置と
すれば良い。
じない程度の濃度、膜厚およびバッファ層内での位置と
すれば良い。
このようにするのは、もし価電子帯に中性領域が生じ
てＰ型埋め込み層30においてホール（hole）伝導が起こ
ると、ｎ−チャネル層とＰ型埋め込み層間にキャパシタ
ンスが発生し、トランジスタ全体のキャパシタンスの増
大により、高周波特性が劣化する。これを回避するた
め、Ｐ型埋め込み層30は、価電子帯に中性領域が生じな
い程度のＰ型不純物添加濃度、厚さおよびバッファ層内
における位置を有するものとして形成する必要がある。
てＰ型埋め込み層30においてホール（hole）伝導が起こ
ると、ｎ−チャネル層とＰ型埋め込み層間にキャパシタ
ンスが発生し、トランジスタ全体のキャパシタンスの増
大により、高周波特性が劣化する。これを回避するた
め、Ｐ型埋め込み層30は、価電子帯に中性領域が生じな
い程度のＰ型不純物添加濃度、厚さおよびバッファ層内
における位置を有するものとして形成する必要がある。
この実施例では、好ましくは、Ｐ型GaAs埋め込み層30
をその膜厚が約50Åの薄膜とし、しかもBeドーピング濃
度を約５×1017cm-3とする。このため、このＰ型埋め込
み層30のシートキャリア濃度は2.5×1011cm-2となる。
よって、Ｐ型埋め込み層30のシートキャリア濃度はInGa
As量子井戸層15のシートキャリア濃度よりも低い濃度と
なるので、InGaAs量子井戸層を空乏化することはない。
をその膜厚が約50Åの薄膜とし、しかもBeドーピング濃
度を約５×1017cm-3とする。このため、このＰ型埋め込
み層30のシートキャリア濃度は2.5×1011cm-2となる。
よって、Ｐ型埋め込み層30のシートキャリア濃度はInGa
As量子井戸層15のシートキャリア濃度よりも低い濃度と
なるので、InGaAs量子井戸層を空乏化することはない。
そして、この実施例では、ノンドープGaAsバッファ層
13のうち、Ｐ型埋め込み層30の上側、従ってチャネル側
の部分13aの厚さd1を500Å程度とし、一方、このＰ型埋
め込み層30の下側、従って基板側のノンドープGaAsバッ
ファ層部分13bの厚さd2を7000Å程度としている。Ｐ型
埋め込み層30を設けるノンドープGaASバッファ層内での
位置が上記のようであれば、価電子帯に中性領域が生じ
るのを防ぐことができる。
13のうち、Ｐ型埋め込み層30の上側、従ってチャネル側
の部分13aの厚さd1を500Å程度とし、一方、このＰ型埋
め込み層30の下側、従って基板側のノンドープGaAsバッ
ファ層部分13bの厚さd2を7000Å程度としている。Ｐ型
埋め込み層30を設けるノンドープGaASバッファ層内での
位置が上記のようであれば、価電子帯に中性領域が生じ
るのを防ぐことができる。
上述したこの発明の実施例の構造によれば、ノンドー
プGaAsバッファ層13中にＰ型GaAs埋め込み層30を導入し
たことにより、チャネルに近接した側のノンドープGaAs
バッファ層13のうちＰ型埋め込み層30とチャネル層との
間の部分13aの伝導帯エネルギーECは上昇する（第１図
（Ｂ）を参照）。チャネル層とバッファ層界面近傍にお
ける、このような伝導帯エネルギーの上昇により、チャ
ネル層とバッファ層との間のポテンシャルバリヤが上昇
することになるので、キャリアのチャネル層への閉じ込
めは向上することになる。従って、短ゲート長構造のFE
T、或いは、量子井戸層のドーピング濃度が高いFETにお
いてゲートバイアス電圧を負に印加したチャネル空乏層
を拡大していった場合に発生するおそれのある、チャネ
ル層17からバッファ層へのキャリアの漏れを抑制でき
る。よって、上述した両FETにおいて、ピンチオフをよ
り確実に行なわせることができる。
プGaAsバッファ層13中にＰ型GaAs埋め込み層30を導入し
たことにより、チャネルに近接した側のノンドープGaAs
バッファ層13のうちＰ型埋め込み層30とチャネル層との
間の部分13aの伝導帯エネルギーECは上昇する（第１図
（Ｂ）を参照）。チャネル層とバッファ層界面近傍にお
ける、このような伝導帯エネルギーの上昇により、チャ
ネル層とバッファ層との間のポテンシャルバリヤが上昇
することになるので、キャリアのチャネル層への閉じ込
めは向上することになる。従って、短ゲート長構造のFE
T、或いは、量子井戸層のドーピング濃度が高いFETにお
いてゲートバイアス電圧を負に印加したチャネル空乏層
を拡大していった場合に発生するおそれのある、チャネ
ル層17からバッファ層へのキャリアの漏れを抑制でき
る。よって、上述した両FETにおいて、ピンチオフをよ
り確実に行なわせることができる。
第４図は、上述したこの発明の実施例の構造における
伝導帯エネルギー（実線Ｉで示す）と、従来構造のシュ
ードモルフィックMESFETの伝導帯エネルギー（破線IIで
示す）とを比較して示すエネルギーバンド構造図であ
る。このエネルギーバンド構造図は、平行平板容量を考
えた近似を用いて計算して表わした。
伝導帯エネルギー（実線Ｉで示す）と、従来構造のシュ
ードモルフィックMESFETの伝導帯エネルギー（破線IIで
示す）とを比較して示すエネルギーバンド構造図であ
る。このエネルギーバンド構造図は、平行平板容量を考
えた近似を用いて計算して表わした。
第４図の比較データからも理解できるように、Ｐ型Ga
Asの存在する位置における伝導帯とフェルミレベルEFと
のエネルギー差E1、E2（但し、E1はこの発明のFETでの
エネルギー差であり、E2は従来構造でのエネルギー差で
ある）は、従来構造ではE2は約0.1eVであるのに対し、
この発明の実施例の構造の場合には、E1は約0.3eVと、
大幅な向上が認められる。
Asの存在する位置における伝導帯とフェルミレベルEFと
のエネルギー差E1、E2（但し、E1はこの発明のFETでの
エネルギー差であり、E2は従来構造でのエネルギー差で
ある）は、従来構造ではE2は約0.1eVであるのに対し、
この発明の実施例の構造の場合には、E1は約0.3eVと、
大幅な向上が認められる。
また、電子に対してポテンシャルバリヤとなるこの伝
導帯の高さの制御は、チャネル側ノンドープGaAsバッフ
ァ層部分13aの膜厚d1と、Ｐ型GaAs埋め込み層30の膜厚
と、アクセプタのドーピング濃度とを制御することで行
なうことができる。また、その際には、Ｐ型GaAsの位置
での伝導帯とフェルミレベルの差E1は、第４図に破線II
で示す、従来構造の伝導帯とフェルミレベルの差E2か
ら、最大、基板表面におけるバンドギャップの約1/2の
高さに相当する伝導帯（GaAsでは約0.7eV）の高さに至
るまでの任意の高さを取ることが可能である。
導帯の高さの制御は、チャネル側ノンドープGaAsバッフ
ァ層部分13aの膜厚d1と、Ｐ型GaAs埋め込み層30の膜厚
と、アクセプタのドーピング濃度とを制御することで行
なうことができる。また、その際には、Ｐ型GaAsの位置
での伝導帯とフェルミレベルの差E1は、第４図に破線II
で示す、従来構造の伝導帯とフェルミレベルの差E2か
ら、最大、基板表面におけるバンドギャップの約1/2の
高さに相当する伝導帯（GaAsでは約0.7eV）の高さに至
るまでの任意の高さを取ることが可能である。
また、このようにして、チャネルに量子井戸層を有す
る電界効果トランジスタの特性を制御する場合、チャネ
ル層17の構造は変更しておらず、また、第１図（Ｂ）お
よび第４図で示したように、チャネル層17のバンド構造
に影響をもたらすこともないため、従来のシュードモル
フィックMESFETが本来有していた高い電流駆動能力（高
いシートキャリア濃度によって得られる）、高い遮断周
波数、高い相互コンダクタンスを損なうことなく、ピン
チオフ特性を向上させることが可能である。
る電界効果トランジスタの特性を制御する場合、チャネ
ル層17の構造は変更しておらず、また、第１図（Ｂ）お
よび第４図で示したように、チャネル層17のバンド構造
に影響をもたらすこともないため、従来のシュードモル
フィックMESFETが本来有していた高い電流駆動能力（高
いシートキャリア濃度によって得られる）、高い遮断周
波数、高い相互コンダクタンスを損なうことなく、ピン
チオフ特性を向上させることが可能である。
この発明は、上述した実施例にのみ限定されるもので
はなく、この発明の範囲を逸脱することなく、多くの変
形または変更を行なうことができること当業者に明らか
である。
はなく、この発明の範囲を逸脱することなく、多くの変
形または変更を行なうことができること当業者に明らか
である。
また、上述した実施例ではＰ型埋め込み層を50Å程度
の薄層とし、かつ、不純物添加濃度を５×1017cm-3程度
として設けたが、設計に応じて、この膜厚はもとより不
純物添加濃度を他の値にそれぞれ変更することも可能で
ある。また、不純物としてEe（ベリリウム）を用いた
が、他の適当な元素を用いることもできる。
の薄層とし、かつ、不純物添加濃度を５×1017cm-3程度
として設けたが、設計に応じて、この膜厚はもとより不
純物添加濃度を他の値にそれぞれ変更することも可能で
ある。また、不純物としてEe（ベリリウム）を用いた
が、他の適当な元素を用いることもできる。
また、このＰ型埋め込み層の挿入位置も、量子井戸層
の下側500Å程のところとしたが、設計に応じて適当に
変えることもできる。
の下側500Å程のところとしたが、設計に応じて適当に
変えることもできる。
（発明の効果） 上述した説明からも明らかなように、この発明によれ
ば、チャネル層に量子井戸層を有する電界効果トランジ
スタのバッファ層にＰ型GaAs埋め込み層を導入するよう
にしたので、量子井戸層を有する電界効果トランジスタ
が本来持つ良好な特性を損なうことなく、チャネルへの
キャリア閉じ込め効果を高めることができ、よりゲート
長の短い電界効果トランジスタにおいても、また、より
量子井戸層のドーピング濃度が高い場合にも、ピンチオ
フ特性を改善することができる。
ば、チャネル層に量子井戸層を有する電界効果トランジ
スタのバッファ層にＰ型GaAs埋め込み層を導入するよう
にしたので、量子井戸層を有する電界効果トランジスタ
が本来持つ良好な特性を損なうことなく、チャネルへの
キャリア閉じ込め効果を高めることができ、よりゲート
長の短い電界効果トランジスタにおいても、また、より
量子井戸層のドーピング濃度が高い場合にも、ピンチオ
フ特性を改善することができる。
第１図（Ａ）は、この発明の化合物半導体FETであるGaA
sFETの構造の一実施例を示す断面図、 第１図（Ｂ）は、第１図（Ａ）の構造でのエネルギーバ
ンド構造を示す図、 第２図（Ａ）は、従来のシュードモルフィックMESFETの
構造の断面図、 第２図（Ｂ）は、第２図（Ａ）のエネルギーバンド構造
を示す図、 第３図は、第２図（Ａ）の構造の電流−電圧特性曲線
図、 第４図は、この発明および従来のGaAsFETの特性の比較
説明に供するエネルギーバンド構造図である。 11……半絶縁性GaAs基板 13……ノンドープGaAsバッファ層 13a、13b……ノンドープGaAsバッファ層部分 15……Siドープｎ型InGaAs量子井戸層 17……Siドープｎ型GaAsチャネル層 19……Siドープｎ型GaAsキャップ層 21……ソース電極 23……ドレイン電極 25……ゲート電極 30……BeドープGaAs埋め込み層（Ｐ型埋め込み層）
sFETの構造の一実施例を示す断面図、 第１図（Ｂ）は、第１図（Ａ）の構造でのエネルギーバ
ンド構造を示す図、 第２図（Ａ）は、従来のシュードモルフィックMESFETの
構造の断面図、 第２図（Ｂ）は、第２図（Ａ）のエネルギーバンド構造
を示す図、 第３図は、第２図（Ａ）の構造の電流−電圧特性曲線
図、 第４図は、この発明および従来のGaAsFETの特性の比較
説明に供するエネルギーバンド構造図である。 11……半絶縁性GaAs基板 13……ノンドープGaAsバッファ層 13a、13b……ノンドープGaAsバッファ層部分 15……Siドープｎ型InGaAs量子井戸層 17……Siドープｎ型GaAsチャネル層 19……Siドープｎ型GaAsキャップ層 21……ソース電極 23……ドレイン電極 25……ゲート電極 30……BeドープGaAs埋め込み層（Ｐ型埋め込み層）
Claims (2)
- 【請求項１】半絶縁性GaAs基板上に、ノンドープGaAsバ
ッファ層を具え、該ノンドープGaAsバッファ層内にＰ型
GaAs埋め込み層を具え、前記ノンドープGaAsバッファ層
上にｎ型にドープされたGaAsチャネル層を具え、該GaAs
チャネル層内であって、かつ前記ノンドープGaAsバッフ
ァ層に接した位置にｎ型にドープされたInGaAs量子井戸
層を具え、 前記InGaAs量子井戸層は、当該InGaAs量子井戸層と接す
る層との格子緩和により転位が発生する膜厚よりも薄い
層からなる層とし、 前記Ｐ型GaAs埋め込み層は、価電子帯に中性領域が生じ
ないような、Ｐ型不純物濃度と厚さ、および前記ノンド
ープGaAsバッファ層内における位置を有していること を特徴とする化合物半導体電界効果トランジスタ。 - 【請求項２】半絶縁性GaAs基板上に、ノンドープGaAsバ
ッファ層を具え、該ノンドープGaAsバッファ層内にＰ型
GaAs埋め込み層を具え、前記ノンドープGaAsバッファ層
上にｎ型にドープされたGaAsチャネル層を具え、該GaAs
チャネル層内であって、かつ前記ノンドープGaAsバッフ
ァ層に接した位置にｎ型にドープされたInGaAs量子井戸
層を具え、 前記InGaAs量子井戸層は、当該InGaAs量子井戸層と接す
る層との格子緩和により転位が発生する膜厚よりも薄い
層からなる層とし、 前記Ｐ型GaAs埋め込み層は、価電子帯に中性領域が生じ
ないような、前記ノンドープGaAsバッファ層内における
位置を有していて、 該Ｐ型GaAs埋め込み層のシートキャリア濃度は、前記In
GaAs量子井戸層のシートキャリア濃度よりも低い濃度と
してあること を特徴とする化合物半導体電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171559A JP2728765B2 (ja) | 1990-06-29 | 1990-06-29 | 化合物半導体電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171559A JP2728765B2 (ja) | 1990-06-29 | 1990-06-29 | 化合物半導体電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0461350A JPH0461350A (ja) | 1992-02-27 |
| JP2728765B2 true JP2728765B2 (ja) | 1998-03-18 |
Family
ID=15925385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2171559A Expired - Fee Related JP2728765B2 (ja) | 1990-06-29 | 1990-06-29 | 化合物半導体電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728765B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173760A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
-
1990
- 1990-06-29 JP JP2171559A patent/JP2728765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461350A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081511A (en) | Heterojunction field effect transistor with monolayers in channel region | |
| US5049951A (en) | Superlattice field effect transistor with monolayer confinement | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| JPH024140B2 (ja) | ||
| EP0130676B1 (en) | Semiconductor device having a hetero junction | |
| JP2919581B2 (ja) | 速度変調トランジスタ | |
| JP3159198B2 (ja) | 電界効果トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| US6121641A (en) | Compound semiconductor field-effect transistor with improved current flow characteristic | |
| JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH0837292A (ja) | 電界効果型半導体装置 | |
| US5206528A (en) | Compound semiconductor field effect transistor having a gate insulator formed of insulative superlattice layer | |
| JPH11214676A (ja) | 半導体装置 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2500457B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JP2701632B2 (ja) | エンハンスメント型電界効果トランジスタ | |
| JP3053862B2 (ja) | 半導体装置 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2761211B2 (ja) | 半導体装置 | |
| JP3136072B2 (ja) | 半導体装置 | |
| JPH0513462A (ja) | 化合物半導体構造 | |
| JPH04294547A (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JP2003197644A (ja) | 通信機器用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |