JPH01173760A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH01173760A JPH01173760A JP33195987A JP33195987A JPH01173760A JP H01173760 A JPH01173760 A JP H01173760A JP 33195987 A JP33195987 A JP 33195987A JP 33195987 A JP33195987 A JP 33195987A JP H01173760 A JPH01173760 A JP H01173760A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- gaas
- type
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 38
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はへテロ接合電界効果型トランジスタ（ヘテロ接
合ＦＩＴ）の改良に関するものである。
合ＦＩＴ）の改良に関するものである。
従来の技術
ヘテロ接合ＦＩＴは高周波特性に優れ、高速スイッチン
グ素子や、マイクロ波用トランジスタとして利用されて
いる。一般用に用いられているＧａＡｓ層上に形成され
たＮ型ＡｄＧａＡｓ層よりなるヘテロ張合構造を利用し
た高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒ
ｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；ＨＥ
ＭＴ）は、ＧａＡｓとＮ型ム］ＧａＡｓのへテロ界面に
たまる２次元電子ガス濃度が１×１０１２／ｃｄ程度と
比較的低いため、この２次元電子ガス濃度を向上させる
試みがいくつかなされている。その一つとして、第２図
ａに示す断面構造のものがある。
グ素子や、マイクロ波用トランジスタとして利用されて
いる。一般用に用いられているＧａＡｓ層上に形成され
たＮ型ＡｄＧａＡｓ層よりなるヘテロ張合構造を利用し
た高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒ
ｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；ＨＥ
ＭＴ）は、ＧａＡｓとＮ型ム］ＧａＡｓのへテロ界面に
たまる２次元電子ガス濃度が１×１０１２／ｃｄ程度と
比較的低いため、この２次元電子ガス濃度を向上させる
試みがいくつかなされている。その一つとして、第２図
ａに示す断面構造のものがある。
このヘテロ構造は、薄いＧａＡｓ量子井戸層７の上下両
側に電子供給層であるＮ型ム１ＧａＡｓ層２２および９
を設けたものであり選択ドープダブルへテロ構造と呼ば
れるが、ＧａＡｓ量子井戸層７には、通常のＨＥＭＴ構
造（シングルへテロ接合構造）に比べて４倍の濃度の電
子がたまることになる。
側に電子供給層であるＮ型ム１ＧａＡｓ層２２および９
を設けたものであり選択ドープダブルへテロ構造と呼ば
れるが、ＧａＡｓ量子井戸層７には、通常のＨＥＭＴ構
造（シングルへテロ接合構造）に比べて４倍の濃度の電
子がたまることになる。
第２図において、１は半絶縁性ＧａＡｓ基板、６゜８は
ノンドープＡｌＧａＡｓ層、１０，１１．１２はソース
、ゲート、ドレイン電極である。
ノンドープＡｌＧａＡｓ層、１０，１１．１２はソース
、ゲート、ドレイン電極である。
発明が解決しようとする問題点
第２図ａの構造において、ＧａＡｓ層２０とＡｌＧａＡ
ｓ 層２１は、バッファー層として用いられているが
、これらの層の界面２００に電子がたまらないようにす
るため、層２０．２１の厚さは１０００人程度とするの
が普通であり、厚い入／ＧａＡｓ層２１を用いるために
素子特性上好ましくない状況が生じる。つまり、ソース
・ドレイン間に高電界を印加した場合、ＧａＡｓ量子井
戸層７中を走行する電子は熱くなり、エネルギー的に量
子井戸層からあふれ出し、入／ＧａＡｓ層９または２１
の中を走るようになるが、ＡＪＧａＡｓ層中での電子速
度はＧ＆人Ｓ層中よりも遅いため、平均の電子速度が低
下するという問題である。
ｓ 層２１は、バッファー層として用いられているが
、これらの層の界面２００に電子がたまらないようにす
るため、層２０．２１の厚さは１０００人程度とするの
が普通であり、厚い入／ＧａＡｓ層２１を用いるために
素子特性上好ましくない状況が生じる。つまり、ソース
・ドレイン間に高電界を印加した場合、ＧａＡｓ量子井
戸層７中を走行する電子は熱くなり、エネルギー的に量
子井戸層からあふれ出し、入／ＧａＡｓ層９または２１
の中を走るようになるが、ＡＪＧａＡｓ層中での電子速
度はＧ＆人Ｓ層中よりも遅いため、平均の電子速度が低
下するという問題である。
問題点を解決するための手段
本発明では、第２図ａにおけるＧａＡｓ量子井戸層アの
下に存在するム＃ＧａＡｓ層６，２２および２１の厚み
を１ｏｏ〜２００人程度に薄くし、ＧａＡｓバッファー
層２ｏの厚みを厚くすると共にＧａＡｓバッファー層２
０層上０に空乏化した薄いＰ型層を導入する方法を用い
て、高電界印加時における電子の平均速度の低下を防止
する。
下に存在するム＃ＧａＡｓ層６，２２および２１の厚み
を１ｏｏ〜２００人程度に薄くし、ＧａＡｓバッファー
層２ｏの厚みを厚くすると共にＧａＡｓバッファー層２
０層上０に空乏化した薄いＰ型層を導入する方法を用い
て、高電界印加時における電子の平均速度の低下を防止
する。
作用
ＧａＡｓ量子井戸層７の下に存在するＡｌＧａ人Ｓ層６
，２２および２１を薄くすることによって、Ｇ＆ムＳ量
子井戸層からあふれ出した熱い電子は、ＡｌＧａＡｓ
層６，２２および２１の層をすみやかに通り抜け、これ
らの層の下に存在するＧａＡｓバッファー層中を走行し
やすくなるので、平均的な電子の速度を向上させること
ができ、ＦＩＴの相互コンダクタンスをム１ＧａＡｓ
層６，２２および２１が厚い場合と比較して向上せし
めることができる。
，２２および２１を薄くすることによって、Ｇ＆ムＳ量
子井戸層からあふれ出した熱い電子は、ＡｌＧａＡｓ
層６，２２および２１の層をすみやかに通り抜け、これ
らの層の下に存在するＧａＡｓバッファー層中を走行し
やすくなるので、平均的な電子の速度を向上させること
ができ、ＦＩＴの相互コンダクタンスをム１ＧａＡｓ
層６，２２および２１が厚い場合と比較して向上せし
めることができる。
また、Ｇ＆ムＳバッファー層中に・空乏化した薄いＰ型
層を導入することにより、ＧａＡｓバッファー層２０層
上０上の１５ＧａＡｓ層との界面２００に低電界印加時
においてたまらなくすることができ、高電界においても
電子の基板側への広がりを抑制できるので、相互コンダ
クタンスの向上、ドレインコンダクタンスの低下など素
子特性の改善が可能となる。
層を導入することにより、ＧａＡｓバッファー層２０層
上０上の１５ＧａＡｓ層との界面２００に低電界印加時
においてたまらなくすることができ、高電界においても
電子の基板側への広がりを抑制できるので、相互コンダ
クタンスの向上、ドレインコンダクタンスの低下など素
子特性の改善が可能となる。
実施例
第１図に従って本発明の実施例を詳しく述べる。
第１図ａは本発明によるヘテロ接合ＦＩＥＴの断面構造
図を示し、１は半絶縁性ＧａＡｇ基板、２ムは膜厚が３
０００〜５０００人のノンドープＧａＡｓバッファー層
、３はＰ型ＧａＡｓ層で膜厚を３００〜５００人程度、
Ｐ型不純物濃度をＩ Ｘ１０”／ｃｔｄ程度とする。こ
の時Ｐ型ＧａＡｓ層３は空乏化する。
図を示し、１は半絶縁性ＧａＡｇ基板、２ムは膜厚が３
０００〜５０００人のノンドープＧａＡｓバッファー層
、３はＰ型ＧａＡｓ層で膜厚を３００〜５００人程度、
Ｐ型不純物濃度をＩ Ｘ１０”／ｃｔｄ程度とする。こ
の時Ｐ型ＧａＡｓ層３は空乏化する。
２ＢはノンドープＧａＡｓバッファー層であり膜厚を１
０００〜１５００人程度とすることにより、界面１０ｏ
に２次元電子ガスが殆んどたまらなくすることができる
。４は膜厚が２０〜５０人のノンドープム１ＧａＡｓ
スペーサ層、５はＮ型不純物の濃度が０．６〜１×１ｏ
１８／ｄのＮ型ＡｌＧａＡｓ層であり、膜厚を５０〜１
００人程度とした。６は膜厚が２０〜６ｏへのノンドー
プＡ１ＧａＡｓ スペーサ、習、７はＧａＡｓ量子井戸
層であり、膜厚を１００〜２００人とした。８は膜厚が
。〜６ｏ人のノンドープＡｌＧａＡｓスペーサ層、９は
Ｎ型ＡｌＧａＡｓ 層で４００〜５００人の膜厚とした
。
０００〜１５００人程度とすることにより、界面１０ｏ
に２次元電子ガスが殆んどたまらなくすることができる
。４は膜厚が２０〜５０人のノンドープム１ＧａＡｓ
スペーサ層、５はＮ型不純物の濃度が０．６〜１×１ｏ
１８／ｄのＮ型ＡｌＧａＡｓ層であり、膜厚を５０〜１
００人程度とした。６は膜厚が２０〜６ｏへのノンドー
プＡ１ＧａＡｓ スペーサ、習、７はＧａＡｓ量子井戸
層であり、膜厚を１００〜２００人とした。８は膜厚が
。〜６ｏ人のノンドープＡｌＧａＡｓスペーサ層、９は
Ｎ型ＡｌＧａＡｓ 層で４００〜５００人の膜厚とした
。
このような構造における各層は分子線エピタキシー法に
より容易にエピタキシャル成長できる。１０はソース電
極、１１はゲート電極、１２はドレイン電極を示す。
より容易にエピタキシャル成長できる。１０はソース電
極、１１はゲート電極、１２はドレイン電極を示す。
本発明の構造において、電子の飽和速度を評価したとこ
ろ、２〜２．５ Ｘ １０’ｃｍ／ Ｓという値を得た
が、これは第２図の従来構造の値である１ 、７ Ｘ
１０’ｃｍ ／ Ｓに比べ、大きく改善されている。ま
た、ＦＥＴのドレイン電流Ｉｄ８．ゲート電圧ｖ、、Ｌ
きい値電圧Ｖ、が ”ｄｓ 、＝ Ｋ（Ｖ、Ｓ−Ｖ、）２で表わされる
領域において、Ｘの値が第２図の従来例に比べ１．６倍
以上改善されることがわかった。
ろ、２〜２．５ Ｘ １０’ｃｍ／ Ｓという値を得た
が、これは第２図の従来構造の値である１ 、７ Ｘ
１０’ｃｍ ／ Ｓに比べ、大きく改善されている。ま
た、ＦＥＴのドレイン電流Ｉｄ８．ゲート電圧ｖ、、Ｌ
きい値電圧Ｖ、が ”ｄｓ 、＝ Ｋ（Ｖ、Ｓ−Ｖ、）２で表わされる
領域において、Ｘの値が第２図の従来例に比べ１．６倍
以上改善されることがわかった。
これらの改善は、ＧａＡｓ量子井戸層７の下の４〜６よ
りなるムＪＧａＡｓ層の厚みを１００〜２００八と薄く
し、高電界が印加されている領域において、ＧａＡｓ量
子井戸層７よりあふれ出た電子を、ＧａＡｓバッファー
層２Ｂで主に走行させることによる平均的な電子速度の
改善によると思われる。
りなるムＪＧａＡｓ層の厚みを１００〜２００八と薄く
し、高電界が印加されている領域において、ＧａＡｓ量
子井戸層７よりあふれ出た電子を、ＧａＡｓバッファー
層２Ｂで主に走行させることによる平均的な電子速度の
改善によると思われる。
また、薄い空乏化したＰ型ＧａＡｓ層３を導入すること
により、第１図すのバンドダイアグラムに示すように、
バンドを引き上げ、電子が低電界印加時において界面１
００にたまらないようにすると共に、高電界印加時にお
いても、電子が基板側へ広がることを防止することがで
きるので、相互コンダクタンスの向上、ドレインコンダ
クタンスの低下などの素子の特性改善が実現できる。
により、第１図すのバンドダイアグラムに示すように、
バンドを引き上げ、電子が低電界印加時において界面１
００にたまらないようにすると共に、高電界印加時にお
いても、電子が基板側へ広がることを防止することがで
きるので、相互コンダクタンスの向上、ドレインコンダ
クタンスの低下などの素子の特性改善が実現できる。
発明の効果
以上、本発明によれば、選択ドープダブルへテロ接合構
造をもつＦＩＴの平均電子速度を改善でき、ＦＥＴ特性
の改善が図られる。
造をもつＦＩＴの平均電子速度を改善でき、ＦＥＴ特性
の改善が図られる。
第１図ａは本発明の一実施例のＦＥＴの素子構造を示す
断面図、第１図すは同ＦＩＴのエネルギーバンドダイア
グラム、第２図ａは従来のＦＩＣＴの素子構造を示す断
面図、第２図すは同ＦＩＴのエネルギーバンドダイアグ
ラムである。 １゛°゛・・・半絶縁性ＧａＡｓ基板、２人、２Ｂ・・
・・・・ＧａＡＳバッファー層、３・・・・・・Ｐ型Ｇ
ａＡｓ層、４゜θ、８・・・・・・ノンドープ人１Ｇａ
Ａｓ Ｊｉｌ、 ５，９・・・・・・Ｎ型ＡｌＧａＡｓ
層、１Ｑ・旧・・ソース電極、１１・旧・・ゲート電極
、１２・・・・・・ドレイン電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２Ａ
、ｒｚ５−一°ハ′・１７７層 ５・？・−Ｎ讐４／らハＪ１ 第２図
断面図、第１図すは同ＦＩＴのエネルギーバンドダイア
グラム、第２図ａは従来のＦＩＣＴの素子構造を示す断
面図、第２図すは同ＦＩＴのエネルギーバンドダイアグ
ラムである。 １゛°゛・・・半絶縁性ＧａＡｓ基板、２人、２Ｂ・・
・・・・ＧａＡＳバッファー層、３・・・・・・Ｐ型Ｇ
ａＡｓ層、４゜θ、８・・・・・・ノンドープ人１Ｇａ
Ａｓ Ｊｉｌ、 ５，９・・・・・・Ｎ型ＡｌＧａＡｓ
層、１Ｑ・旧・・ソース電極、１１・旧・・ゲート電極
、１２・・・・・・ドレイン電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２Ａ
、ｒｚ５−一°ハ′・１７７層 ５・？・−Ｎ讐４／らハＪ１ 第２図
Claims (1)
- 半絶縁性ＧａＡｓ基板上に形成された空乏化した薄い
Ｐ型ＧａＡｓ層を含むＧａＡｓバッファー層上に、５０
Å以下の厚さのノンドープＡｌＧａＡｓ層、５０Åから
１００Åの厚さのＮ型ＡｌＧａＡｓ層、５０Å以下の厚
さのノンドープＡｌＧａＡｓ層よりなる第１の電子供給
層と、１００Åから２００Åの厚さのＧａＡｓ量子井戸
層と、ノンドープＡｌＧａＡｓ層およびＮ型ＡｌＧａＡ
ｓ層よりなる第２の電子供給層が順次形成されて構成さ
れたヘテロ接合構造を含むヘテロ接合電界効果トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33195987A JPH01173760A (ja) | 1987-12-28 | 1987-12-28 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33195987A JPH01173760A (ja) | 1987-12-28 | 1987-12-28 | ヘテロ接合電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01173760A true JPH01173760A (ja) | 1989-07-10 |
Family
ID=18249554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33195987A Pending JPH01173760A (ja) | 1987-12-28 | 1987-12-28 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01173760A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461350A (ja) * | 1990-06-29 | 1992-02-27 | Oki Electric Ind Co Ltd | 化合物半導体電界効果トランジスタ |
| JPH06188272A (ja) * | 1992-12-21 | 1994-07-08 | Nec Corp | ヘテロ接合電界効果トランジスタ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012775A (ja) * | 1983-07-02 | 1985-01-23 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
| JPS60263473A (ja) * | 1984-06-11 | 1985-12-26 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
| JPS61131565A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPS61248569A (ja) * | 1985-04-26 | 1986-11-05 | Toshiba Corp | ヘテロ接合電界効果トランジスタ |
| JPS61276377A (ja) * | 1985-05-31 | 1986-12-06 | Fujitsu Ltd | 電界効果型化合物半導体装置 |
-
1987
- 1987-12-28 JP JP33195987A patent/JPH01173760A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012775A (ja) * | 1983-07-02 | 1985-01-23 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
| JPS60263473A (ja) * | 1984-06-11 | 1985-12-26 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
| JPS61131565A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPS61248569A (ja) * | 1985-04-26 | 1986-11-05 | Toshiba Corp | ヘテロ接合電界効果トランジスタ |
| JPS61276377A (ja) * | 1985-05-31 | 1986-12-06 | Fujitsu Ltd | 電界効果型化合物半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461350A (ja) * | 1990-06-29 | 1992-02-27 | Oki Electric Ind Co Ltd | 化合物半導体電界効果トランジスタ |
| JPH06188272A (ja) * | 1992-12-21 | 1994-07-08 | Nec Corp | ヘテロ接合電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0573055B2 (ja) | ||
| JPH0783107B2 (ja) | 電界効果トランジスタ | |
| JPH0812916B2 (ja) | 電界効果トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPS60134481A (ja) | 半導体装置 | |
| JPH01173760A (ja) | ヘテロ接合電界効果トランジスタ | |
| US5900641A (en) | Field effect semiconductor device having a reduced leakage current | |
| JP2855775B2 (ja) | 電界効果トランジスタ | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPH06163599A (ja) | 化合物半導体ヘテロ接合電界効果トランジスタ | |
| JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JPH01199474A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0763094B2 (ja) | 半導体装置及びその製造方法 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JPH0368143A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3245657B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS62291974A (ja) | 半導体装置 | |
| JPH01256176A (ja) | 化合物半導体装置 | |
| JPH02330A (ja) | 電界効果トランジスタ | |
| JPH0372636A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS63184369A (ja) | 電界効果トランジスタ | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ |