JPS6012775A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6012775A JPS6012775A JP11950983A JP11950983A JPS6012775A JP S6012775 A JPS6012775 A JP S6012775A JP 11950983 A JP11950983 A JP 11950983A JP 11950983 A JP11950983 A JP 11950983A JP S6012775 A JPS6012775 A JP S6012775A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron affinity
- semiconductor layer
- thickness
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 18
- 239000012535 impurity Substances 0.000 abstract description 8
- 238000003475 lamination Methods 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 78
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は電界効果トランジスタ、特に二次元状態で分布
する高移動度の電子の流量を電界によって制御する電界
効果トランジスタに関する。
する高移動度の電子の流量を電界によって制御する電界
効果トランジスタに関する。
（従来技術の説明）
従来から、一方の半導体が他方の半導体よりも大きな親
和力を持つペテロ接合においては、この一方の半導体内
の境界面に二次元的に電子が蓄積され、これら二次元電
子ガスが高移動度を呈することを利用した電界効果トラ
ンジスタが提案されている。
和力を持つペテロ接合においては、この一方の半導体内
の境界面に二次元的に電子が蓄積され、これら二次元電
子ガスが高移動度を呈することを利用した電界効果トラ
ンジスタが提案されている。
第１図へ）及び０３）は従来の電界効果トランジスタの
構造とそのエネルギーバンド構造とを夫々示す断面図及
びエネルギーバンド図である。これら図もおいて、Ｉは
半絶縁性ＧａＡｓ基板、２は基板１土仁設けられた不純
物無添加の５００ＯＸ程度の厚計・０ＧａＡｓ層、３は
この層２上に設けられた珪素てＳｉ）を高濃度に添加し
た厚さ１００ＯＸ程度のｎ ＝Ａｌｏ、３Ｇａｏ、７Ａ
ｓ層、４はＧａＡｓ層２内に形成された二次元電子層、
５は層３上に設けられた’ＡＩダート電極、６及び７は
同様に層３上に設けられたＡｕ・Ｇｅ／Ｎｉ／Ａｕのソ
ース電極及びドレイン電極、８はフェルミレベルの位置
である。
構造とそのエネルギーバンド構造とを夫々示す断面図及
びエネルギーバンド図である。これら図もおいて、Ｉは
半絶縁性ＧａＡｓ基板、２は基板１土仁設けられた不純
物無添加の５００ＯＸ程度の厚計・０ＧａＡｓ層、３は
この層２上に設けられた珪素てＳｉ）を高濃度に添加し
た厚さ１００ＯＸ程度のｎ ＝Ａｌｏ、３Ｇａｏ、７Ａ
ｓ層、４はＧａＡｓ層２内に形成された二次元電子層、
５は層３上に設けられた’ＡＩダート電極、６及び７は
同様に層３上に設けられたＡｕ・Ｇｅ／Ｎｉ／Ａｕのソ
ース電極及びドレイン電極、８はフェルミレベルの位置
である。
このような構造の電界効果トランジスタにおいては、電
子親和力の小さいｎ −Ａｌｇ、３ Ｇａｏ、７ Ａｓ
層３内の電子が電子親和力の大きい不純物無添加のＧａ
Ａｓ層２へ拡散によって流出し、これら層間の境界面に
二次元電子ガスの層として蓄積される。この二次元電子
ガスの層４は第１図の）に示すように、これら層２及び
３により形成される鋭角の三角ポテンシャル９内に蓄積
されるため、チャンネル伝凋度を上げるためにはケ゛−
ト電極５に正のノ々イアヌ電圧を印加して三角ポテンシ
ャル９の角度をより鋭角にしかつその深さをよシ深くさ
せて二次元電子密度を増大させることが必要である。し
かしながら、三角ポテンシャル９の角度をよシ鋭角にす
ると、電子が蓄積し難くなるため、チャンネル伝導度を
高めることが出来ないという欠点がある。
子親和力の小さいｎ −Ａｌｇ、３ Ｇａｏ、７ Ａｓ
層３内の電子が電子親和力の大きい不純物無添加のＧａ
Ａｓ層２へ拡散によって流出し、これら層間の境界面に
二次元電子ガスの層として蓄積される。この二次元電子
ガスの層４は第１図の）に示すように、これら層２及び
３により形成される鋭角の三角ポテンシャル９内に蓄積
されるため、チャンネル伝凋度を上げるためにはケ゛−
ト電極５に正のノ々イアヌ電圧を印加して三角ポテンシ
ャル９の角度をより鋭角にしかつその深さをよシ深くさ
せて二次元電子密度を増大させることが必要である。し
かしながら、三角ポテンシャル９の角度をよシ鋭角にす
ると、電子が蓄積し難くなるため、チャンネル伝導度を
高めることが出来ないという欠点がある。
元電子が分布する空間を固定することによって、チャン
ネル伝導度をよシ容易に高めることが出来るようにした
電界効果トランジスタを提供するものである。
ネル伝導度をよシ容易に高めることが出来るようにした
電界効果トランジスタを提供するものである。
この目的の達成を図るため、本発明の電界効果トランジ
スタによれば、基板上に電子親和力の大きい第一半導体
層と、この第一半導体層の上側及び下側に夫々形成され
ていて電子親和力の小さい第二及び第三半導体層とを有
し、この第二半導体層上にソース電極と、ドレイン電極
と、ケ゛−ト電極とを有していて、この第一半導体層が
ポテンシャルの量子井戸となってチャンネル層を形成し
、このチャンネル層の厚さを蓄積電子が量子井戸内で別
々に分離することなく分布可能な程度の厚さとしたこと
を特徴とする。
スタによれば、基板上に電子親和力の大きい第一半導体
層と、この第一半導体層の上側及び下側に夫々形成され
ていて電子親和力の小さい第二及び第三半導体層とを有
し、この第二半導体層上にソース電極と、ドレイン電極
と、ケ゛−ト電極とを有していて、この第一半導体層が
ポテンシャルの量子井戸となってチャンネル層を形成し
、このチャンネル層の厚さを蓄積電子が量子井戸内で別
々に分離することなく分布可能な程度の厚さとしたこと
を特徴とする。
（実施例の説明）
以下、図面によシ本発明の実施例につき説明する。尚、
これらの図において、第１図（Ａ）及びω）に示す構成
成分と同様な構成成分には同一あ符号を付して示し、又
、これら図に示す各構成成分の形状、配置、寸法は説明
の便宜のため概略的に示し讐。
これらの図において、第１図（Ａ）及びω）に示す構成
成分と同様な構成成分には同一あ符号を付して示し、又
、これら図に示す各構成成分の形状、配置、寸法は説明
の便宜のため概略的に示し讐。
■・いるにすぎない。
ネルギーバンド図である。同図において、１１は半絶縁
性基板ｌであるＧａＡｓ基板上の不純物無添加のＧａＡ
ｓ層２上に形成した不純物無添加の厚さ約１５００Ｘの
Ａ７Ｇａ０．７ＡＳ層、１２はこの層１１上に設けられ
た電子親和力の小さい第三半導体層であって珪素（Ｓｉ
）添加の厚さ約２００ｘのｎ−’Ａ１１）、５Ｇａｏ、
７ Ａｓ層、１３は第三半導体層１２上に設けられた電
子親和力の大きい第一半導体層であって不純物無添加の
ＧａＡｓ層、１４はこの第一半導体層１３上に設けられ
た電子親和力の小さい第二手心体層である珪素（Ｓｔ）
を高濃度に添加した厚さ約１０００Ｘのｎ −Ａ ｌ
ｏ、３Ｇ ａ １）、７ Ａ ｓ層、１５はこの構造の
トランジスタのフェルミレベルである。
性基板ｌであるＧａＡｓ基板上の不純物無添加のＧａＡ
ｓ層２上に形成した不純物無添加の厚さ約１５００Ｘの
Ａ７Ｇａ０．７ＡＳ層、１２はこの層１１上に設けられ
た電子親和力の小さい第三半導体層であって珪素（Ｓｉ
）添加の厚さ約２００ｘのｎ−’Ａ１１）、５Ｇａｏ、
７ Ａｓ層、１３は第三半導体層１２上に設けられた電
子親和力の大きい第一半導体層であって不純物無添加の
ＧａＡｓ層、１４はこの第一半導体層１３上に設けられ
た電子親和力の小さい第二手心体層である珪素（Ｓｔ）
を高濃度に添加した厚さ約１０００Ｘのｎ −Ａ ｌ
ｏ、３Ｇ ａ １）、７ Ａ ｓ層、１５はこの構造の
トランジスタのフェルミレベルである。
この実施例では、ＧａＡｓ層１３がこの層の上側及び下
側に夫々設けられたドナー型不純物添加層すなわちｎ
−Ａｌ ｏ、３ ＧＥＬ Ｏ，７Ａｓ層１２及び１４に
よってヘテロ接合構造となっていて、このＧａＡｓ層１
３のポテンシャルの形状は三角形ではなく井戸形（図中
１６で示す）となシ、この層１３の上下両側に存昭する
相対的に電子親和力の小さい珪素を添加し、−Ｎ”ｎ−
Ａｌｏ、３Ｇａｏ、、Ａｓ層１２及び１４から拡散して
き−た電子がこの層１３に蓄積され、従って、この層１
３にチャンネル層が形成される。この場合、このチャン
ネル層の厚さを最大でもこれら蓄積された電子が量子井
戸１６内で別々に分離することなく全領域にわたって分
布可能な程度の厚さとするのが好適である。また、この
層１３の上下両側に存在する層１２及び１４の厚さをチ
ャンネル層内の閉じ込められた電子がトンネル効果によ
って外部に散逸しない程度の厚さとするのが好適である
。
側に夫々設けられたドナー型不純物添加層すなわちｎ
−Ａｌ ｏ、３ ＧＥＬ Ｏ，７Ａｓ層１２及び１４に
よってヘテロ接合構造となっていて、このＧａＡｓ層１
３のポテンシャルの形状は三角形ではなく井戸形（図中
１６で示す）となシ、この層１３の上下両側に存昭する
相対的に電子親和力の小さい珪素を添加し、−Ｎ”ｎ−
Ａｌｏ、３Ｇａｏ、、Ａｓ層１２及び１４から拡散して
き−た電子がこの層１３に蓄積され、従って、この層１
３にチャンネル層が形成される。この場合、このチャン
ネル層の厚さを最大でもこれら蓄積された電子が量子井
戸１６内で別々に分離することなく全領域にわたって分
布可能な程度の厚さとするのが好適である。また、この
層１３の上下両側に存在する層１２及び１４の厚さをチ
ャンネル層内の閉じ込められた電子がトンネル効果によ
って外部に散逸しない程度の厚さとするのが好適である
。
そしてこのトランジスタの構造によれば、必要な電子密
度やチャンネル伝導度を得るために、ダート電極５に正
のバイアスを印加して二次元電子の蓄積されている量子
井戸ポテンシャルのフェルミレベル１５からの深さを調
整して変−えることができる。この場合、二次元電子が
蓄積される空間の厚さはＧａＡｓ層１３の厚さと同等で
あるので、二次元電子の分布する空間の厚さは変化せず
、これがため、電子を有効に蓄積することが可能となる
。
度やチャンネル伝導度を得るために、ダート電極５に正
のバイアスを印加して二次元電子の蓄積されている量子
井戸ポテンシャルのフェルミレベル１５からの深さを調
整して変−えることができる。この場合、二次元電子が
蓄積される空間の厚さはＧａＡｓ層１３の厚さと同等で
あるので、二次元電子の分布する空間の厚さは変化せず
、これがため、電子を有効に蓄積することが可能となる
。
そして、電子の分布する空間の厚さは一定であるので、
よシ多くの電子を蓄積できるにもかかわらず、よシ大き
な相互コンダクタンスｇｍを得ることが出来ると共に、
ダート電極に正のバイアス電圧ある。尚、この実施例に
おいて、ｎ −Ａｌ ｇ、３Ｇａ０．７Ａ８層１４の厚
さを帆１μｍ程度とすると、このトランジスタはノーマ
リオン形の動作をし、それよシも１薄、くすると、ノー
マリオフ形の動作をする。
よシ多くの電子を蓄積できるにもかかわらず、よシ大き
な相互コンダクタンスｇｍを得ることが出来ると共に、
ダート電極に正のバイアス電圧ある。尚、この実施例に
おいて、ｎ −Ａｌ ｇ、３Ｇａ０．７Ａ８層１４の厚
さを帆１μｍ程度とすると、このトランジスタはノーマ
リオン形の動作をし、それよシも１薄、くすると、ノー
マリオフ形の動作をする。
第３図（Ａ）及びω）は夫々本発明の電界効果トランジ
スタの他の実施例を示す略図的拡大断面図及びエネルギ
ーバンド図である。この実施例では、チャンネル層であ
る第一半導体層中に蓄積された二次元電子の移動度を一
層増大させるため、電子の供給源であるドナー型不純物
添加層がチャンネル層に直接接合しないような構造とし
ている。すなわち、この構造では、第一半導体層である
ＧａＡｓ層１３とドナー型不純物添加層であるｎ ”Ａ
ｌｏ、３Ｇａｇ、７Ａ８層１２及び１３との間に不純物
無添加の薄い層、例えば、Ａ ｌ Ｏｏ、５ Ｇ ａ
ｏ、７ Ａ ８層２１及び２２を夫々設ける。
スタの他の実施例を示す略図的拡大断面図及びエネルギ
ーバンド図である。この実施例では、チャンネル層であ
る第一半導体層中に蓄積された二次元電子の移動度を一
層増大させるため、電子の供給源であるドナー型不純物
添加層がチャンネル層に直接接合しないような構造とし
ている。すなわち、この構造では、第一半導体層である
ＧａＡｓ層１３とドナー型不純物添加層であるｎ ”Ａ
ｌｏ、３Ｇａｇ、７Ａ８層１２及び１３との間に不純物
無添加の薄い層、例えば、Ａ ｌ Ｏｏ、５ Ｇ ａ
ｏ、７ Ａ ８層２１及び２２を夫々設ける。
この構成により、ＧａＡｓ層１３に蓄積した三次元電子
が伝導する際、これらドナー型不純物添加層１２及び１
３中のイオン化したドナーに起因して発生する電界によ
る影響が少なくなって散乱が少なくなシ、これがため、
電子移動度の増大を図ることが出来る。
が伝導する際、これらドナー型不純物添加層１２及び１
３中のイオン化したドナーに起因して発生する電界によ
る影響が少なくなって散乱が少なくなシ、これがため、
電子移動度の増大を図ることが出来る。
導体層を設けて前者の半導体層の所で井戸形ポテンシャ
ルを形成し、このポテンシャル中に電子を二次元的に蓄
積させる構造となっているので、電子が蓄積される空間
の厚さは一定であつそしかも、ダート電極にバイアス電
圧を印加することにより、このポテンシャル中に高移動
度のよシ多くの電子を蓄積でき、従って、容易にチャン
ネル伝導度を増大させることが出来ると共に、相互コン
ダクタンスを大きくすることができるという利点が得ら
れる。このような電界効果トランジスタは各種の集積回
路に使用して好適である。
ルを形成し、このポテンシャル中に電子を二次元的に蓄
積させる構造となっているので、電子が蓄積される空間
の厚さは一定であつそしかも、ダート電極にバイアス電
圧を印加することにより、このポテンシャル中に高移動
度のよシ多くの電子を蓄積でき、従って、容易にチャン
ネル伝導度を増大させることが出来ると共に、相互コン
ダクタンスを大きくすることができるという利点が得ら
れる。このような電界効果トランジスタは各種の集積回
路に使用して好適である。
（変形例の説明）
本発明は上述した実施例にのみ限定されるものではなく
、多くの変形又は変更を行うことが出来る。例えば、半
導体層の材料の組み合わせＧａＡｓ層１３．３Ｇａｏ、
３Ａｓを使用する代わシに他の材料の組み合わせ、例え
ば、Ｉ ｎｏ、５ｓ ｃａＯ，４７Ａｓ ／ ＩｎＰ
ＮＧａｏ、４７Ｉｎ０．５３Ａ８ ／Ａ１ｏ、４ａＩｎ
ｏ、５２Ａ８を使用することが出来る。また、ダート電
極の構造もショットキ障壁を利用したものに限定されず
ＭＯ８構造であって
、多くの変形又は変更を行うことが出来る。例えば、半
導体層の材料の組み合わせＧａＡｓ層１３．３Ｇａｏ、
３Ａｓを使用する代わシに他の材料の組み合わせ、例え
ば、Ｉ ｎｏ、５ｓ ｃａＯ，４７Ａｓ ／ ＩｎＰ
ＮＧａｏ、４７Ｉｎ０．５３Ａ８ ／Ａ１ｏ、４ａＩｎ
ｏ、５２Ａ８を使用することが出来る。また、ダート電
極の構造もショットキ障壁を利用したものに限定されず
ＭＯ８構造であって
第１図＜Ａ）及び（Ｂ）は従来の二次元電子ガスをチャ
ンネルとする電界効果トランジスタを示す断面図及びエ
ネルギーバンド図、 第２図体）、Φ）及び第３図（４）、（Ｂ）は夫々本発
明の電界効果トランジスタの実施例を示す略図的拡大断
面図及びエネルギーバンド図である。 １・・・基板（例えば絶縁製ＧａＡｓ基板）、２・・・
半導体層（例えば不純物無添加ＧａＡｓ層）、５・・・
ケ゛−ト電極、６・・・ソース電極、７・・・ドレイン
電極、１１・・・半導体層（例えば不純物無添加ＡＩ。 、３Ｇａ６．７ＡＪ層）、１２−・・第三半導体層（例
えばｎ −ＡＩ Ｏ，３ＧａＯ，７Ａｓ層）、１３・・
・第一半導体層（例えば不純物無添加ＧａＡｓ層）、１
４ ・・・第二半導体層（例えばｎ −Ａｌ Ｏ，３Ｇ
ａｏ、７Ａ８層）、１５・・・フェルミレベル、１６・
・・量子井戸、、：ｘｅ２２・・・不純物無添加の薄い
層（例えばＡ ｌ ｇ、５ Ｇ ａ ０．７Ａｓ層）。
ンネルとする電界効果トランジスタを示す断面図及びエ
ネルギーバンド図、 第２図体）、Φ）及び第３図（４）、（Ｂ）は夫々本発
明の電界効果トランジスタの実施例を示す略図的拡大断
面図及びエネルギーバンド図である。 １・・・基板（例えば絶縁製ＧａＡｓ基板）、２・・・
半導体層（例えば不純物無添加ＧａＡｓ層）、５・・・
ケ゛−ト電極、６・・・ソース電極、７・・・ドレイン
電極、１１・・・半導体層（例えば不純物無添加ＡＩ。 、３Ｇａ６．７ＡＪ層）、１２−・・第三半導体層（例
えばｎ −ＡＩ Ｏ，３ＧａＯ，７Ａｓ層）、１３・・
・第一半導体層（例えば不純物無添加ＧａＡｓ層）、１
４ ・・・第二半導体層（例えばｎ −Ａｌ Ｏ，３Ｇ
ａｏ、７Ａ８層）、１５・・・フェルミレベル、１６・
・・量子井戸、、：ｘｅ２２・・・不純物無添加の薄い
層（例えばＡ ｌ ｇ、５ Ｇ ａ ０．７Ａｓ層）。
Claims (1)
- 基板上に電子親和力の大きい第一半導体層と、１電第−
半導体層の上側及び下側に夫々形成されて（Φて電子親
和力の小さい第二及び第三半導体層と斗有し、該第二半
導体層上にソース電極と、ドレイン電極と、ダート電極
とを有し、該第−半導体層がＩテンシャルの量子井戸と
なって該量子井戸中の蓄積電子がチャンネル層を形成し
、該チャンネル層の厚さを蓄積電子が量子井戸内で別々
に分離することなく分布可能な程度の厚さとしたことを
特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11950983A JPS6012775A (ja) | 1983-07-02 | 1983-07-02 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11950983A JPS6012775A (ja) | 1983-07-02 | 1983-07-02 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6012775A true JPS6012775A (ja) | 1985-01-23 |
Family
ID=14763019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11950983A Pending JPS6012775A (ja) | 1983-07-02 | 1983-07-02 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012775A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130565A (ja) * | 1985-11-30 | 1987-06-12 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPS62213173A (ja) * | 1986-03-14 | 1987-09-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62245682A (ja) * | 1986-04-16 | 1987-10-26 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 高移動度半導体装置 |
| JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
| JPH01145871A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH01173760A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| US5111255A (en) * | 1990-06-05 | 1992-05-05 | At&T Bell Laboratories | Buried channel heterojunction field effect transistor |
| JPH04260339A (ja) * | 1990-10-19 | 1992-09-16 | Philips Gloeilampenfab:Nv | 半導体装置 |
| JP2010010663A (ja) * | 2008-05-13 | 2010-01-14 | Imec | 小型化可能な量子井戸デバイスおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117281A (en) * | 1979-03-05 | 1980-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 3[5 group compound semiconductor hetero structure mosfet |
| JPS58140168A (ja) * | 1982-02-16 | 1983-08-19 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
-
1983
- 1983-07-02 JP JP11950983A patent/JPS6012775A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117281A (en) * | 1979-03-05 | 1980-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 3[5 group compound semiconductor hetero structure mosfet |
| JPS58140168A (ja) * | 1982-02-16 | 1983-08-19 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130565A (ja) * | 1985-11-30 | 1987-06-12 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPS62213173A (ja) * | 1986-03-14 | 1987-09-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62245682A (ja) * | 1986-04-16 | 1987-10-26 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 高移動度半導体装置 |
| JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
| JPH01145871A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | ヘテロ接合型電界効果トランジスタ |
| JPH01173760A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| US5111255A (en) * | 1990-06-05 | 1992-05-05 | At&T Bell Laboratories | Buried channel heterojunction field effect transistor |
| JPH04260339A (ja) * | 1990-10-19 | 1992-09-16 | Philips Gloeilampenfab:Nv | 半導体装置 |
| JP2010010663A (ja) * | 2008-05-13 | 2010-01-14 | Imec | 小型化可能な量子井戸デバイスおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821090A (en) | Compound semiconductor integrated circuit device | |
| JPH0511657B2 (ja) | ||
| JPS6012775A (ja) | 電界効果トランジスタ | |
| JPH0324782B2 (ja) | ||
| JPH084138B2 (ja) | 半導体装置 | |
| JPS6356710B2 (ja) | ||
| JPS60134481A (ja) | 半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS6123364A (ja) | 電界効果トランジスタ | |
| JPS59184573A (ja) | 電界効果トランジスタ | |
| JPS60263472A (ja) | 半導体装置 | |
| JPS60263471A (ja) | 半導体装置 | |
| JPS6255314B2 (ja) | ||
| JPS60263473A (ja) | 電界効果トランジスタ | |
| JP3090451B2 (ja) | 半導体装置 | |
| JPS60154675A (ja) | 電界効果トランジスタ | |
| JPS59149063A (ja) | 半導体装置 | |
| JPH0695531B2 (ja) | 電界効果型トランジスタ | |
| JPH0131314B2 (ja) | ||
| JPH03155169A (ja) | 半導体装置 | |
| JP3245657B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2664174B2 (ja) | 電界効果トランジスタ | |
| JP3057678B2 (ja) | 電界効果トランジスタ | |
| JPH04112548A (ja) | 速度変調トランジスタ | |
| JPH084139B2 (ja) | 半導体装置 |