JPH04260339A

JPH04260339A - 半導体装置

Info

Publication number: JPH04260339A
Application number: JP3267620A
Authority: JP
Inventors: Stephen J Battersby; ステーブン　ジョン　バタースビィー
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1990-10-19
Filing date: 1991-10-16
Publication date: 1992-09-16
Anticipated expiration: 2011-03-27
Also published as: JPH0831596B2; DE69116076T2; DE69116076D1; EP0481555A1; US5254863A; GB9022756D0; EP0481555B1; GB2248966A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば高電子移動度ト
ランジスタ（ＨＥＭＴ）のような半導体装置に関するも
のである。

【０００２】

【従来の技術】基板上に入力および出力領域（一般にソ
ース及びドレイン領域）間を延在するチャネル形成領域
が設けられた半導体本体を具え、該チャネル形成領域は
少なくとも１つの障壁層とヘテロ接合を形成するチャネ
ル層を具え、該チャネル層内に一導電型の二次元自電電
荷キャリアガスを形成し、入力及び出力領域間に、チャ
ネル形成領域を覆うゲート電極により制御し得る導通チ
ャネルを形成するようにした半導体装置が、例えば欧州
特許出願公開（ＥＰ−Ａ）第２４３９５３号に開示さて
いるように既知である。

【０００３】この欧州特許出願公開第２４３９５３号は
、チャネル形成領域を該領域内に存在する横方向電界の
強さに伴う電子移動度の変化を低減するように構成した
ＦＥＴ　又はＨＥＭＴのような半導体装置に関するもの
である。特に、チャネル形成領域は２つの異なる材料の
交互の順次の薄層で形成し、一方の材料の層を大きなバ
ンドキャップを有するものとして障壁層とし、チャネル
層を形成する他方の材料の層とヘテロ接合を形成させ、
低い電界の下でチャネル層内に二次元電子ガスが発生す
るようにしている。二つの材料は、前記一方の材料（通
常障壁形成材料）内の電子移動度が低い印加電界の下で
は他方の材料内の電子移動度より低いが、高い印加電界
の下では前者の電子移動度が後者の電子移動度より高く
なるように選択する。従って、導通は低い電界の下では
他方の材料から成るチャネル層内で優先的に生じ、高い
電界の下では一方の材料により形成される障壁層内で優
先的に生ずる。従って、電子移動度の電界依存性を減少
させることができる。

【０００４】

【発明が解決しようとする課題】しかし、このような半
導体装置は高い電界にさらされるとき別の問題を生じる
。特に、チャネル形成領域内に高い横方向電界が存在す
ると、チャネル形成領域からホット電荷キャリア（即ち
結晶格子と熱平衡しない電荷キャリア）が基板の方へ放
出される。このようなホット電荷キャリアの基板内への
注入はＦＥＴ　及びＨＥＭＴの低出力インピーダンス特
性の主原因になる。本発明の目的は、高い印加電界下で
のチャネル形成領域から基板内へのホット電荷キャリア
の注入が禁止もしくは少なくとも減少するようにした半
導体装置を提供することにある。

【０００５】

【課題を解決するための手段】本発明は、基板上に入力
及び出力領域間を延在するチャネル形成領域が設けられ
た半導体本体を具え、該チャネル形成領域は少なくとも
１つの障壁層とヘテロ接合を形成するチャネル層を具え
、該チャネル層内に一導電型の二次元自電電荷キャリア
ガスを形成し、入力及び出力領域間に、チャネル形成領
域を覆うゲート電極により制御し得る導通チャネルを形
成するようにした半導体装置において、前記基板とチャ
ネル形成領域との間に電位井戸領域を設け、該電位井戸
領域は隣接障壁層とヘテロ接合を形成し一導電型の電荷
キャリアに対する電位井戸を形成する少なくとも１つの
電位井戸形成層を具え、該電位井戸は入力及び出力領域
間に何の電圧も印加されないとき一導電型の自由電荷キ
ャリアが空であるが高い横方向電界がチャネル形成領域
内に存在するときチャネル形成領域から基板の方へ放出
される一導電型のホット電荷キャリアをトラップするに
十分な深さと幅を有していることを特徴とする。

【０００６】ここで、“横方向電界”とはチャネル形成
領域を形成する層の面に沿う電界を意味するものと理解
されたい。このように、本発明の半導体装置においては
、電位井戸領域がチャネル形成領域と基板との間に少な
くとも１つの電位井戸を形成し、この電位井戸は何の電
圧も入力および出力領域間に印加されないとき自由電荷
キャリアが空であるが高い横方向電界が存在するとき十
分深く広い幅を有し、チャネル形成領域から電位井戸内
に放出される一導電型のホット電荷キャリアをトラップ
し、トラップされた電荷キャリアがサーマライズし、即
ち格子と熱平衡した状態になる。従って、ホット電荷キ
ャリアはゲート電極近くにトラップ又は閉じ込められ、
基板内への放出が禁止されるため、一層高い出力インピ
ーダンスを達成することができ、このことはこの半導体
装置を例えばマイクロ波用に設計したＦＥＴ　とする場
合に特に重要である。

【０００７】電位井戸形成層を砒化ガリウム層で形成し
、障壁層を砒化ガリウムアルミニウム層で形成する場合
には、電位井戸を０．２ｅＶ　（電子ボルト）のエネル
ギー深さを有するものとすることができる。砒化ガリウ
ム／砒化ガリウムアルミニウム系では電位井戸の最大深
さは０．２５ｅＶ程度であるが、電位井戸はできるだけ
深くするのが好ましい。電位井戸の深さを増大するには
張力層系を用いることができる。一般に、電位井戸の幅
はあまり小さくするとエネルギーレベルが電位井戸の頂
部に近づきすぎて電位井戸による電子の捕獲保持が困難
になるのであまり小さくしてはならない。他方、チャネ
ル形成領域から電位井戸までの間隔と関連して、電位井
戸の幅は大きくしすぎてはならない。その理由は大きく
しすぎると、装置特性、例えば出力インピーダンスが悪
影響を受けるためである。一般に、電位井戸の幅とチャ
ネル形成領域から電位井戸までの間隔との総和はＬｇ／
３（Ｌｇ　はゲートの長さ）　以下にすべきであり、代
表的には０．５　μｍ　（マイクロメートル）にするこ
とができる。電位井戸の幅とチャネル形成領域から電位
井戸までの間隔との総和は２００ｎｍ　以下にし、電位
井戸の幅は少なくとも１０ｎｍにすべきである。一例で
は電位井戸は３０ｎｍ幅にすると共にチャネル形成領域
のチャネル層又は隣接チャネル層から約５０ｎｍの距離
だけ離間するものとすることができる。

【０００８】電位井戸領域は隣接障壁層とヘテロ接合を
形成する複数個の電位井戸形成層を具え、これら障壁層
は十分厚くして隣接する電位井戸が互いに電子的に結合
されないようにすることができる。電位井戸領域内に多
数の電位井戸を設けることによりチャネル形成領域から
放出されるホット電荷キャリアのトラップ又は捕獲確率
が増大する。

【０００９】チャネル層はその両側でヘテロ接合を形成
する障壁層と隣接させて一導電型の電荷キャリアに対す
る電位井戸、特に量子井戸を形成することができる。量
子井戸は一層良好なキャリア閉じ込めをもたらすので減
少した出力コンダクタンスのＨＥＭＴを製造することが
できる。チャネル形成領域は複数個の並列導通チャネル
を形成する複数個の並列量子井戸を具えることもでき、
この場合には装置の電流処理能力が増大する。チャネル
形成領域の障壁層は十分に薄くして電位井戸が電子的に
結合して超格子領域を形成するようにすることもできる
。

【００１０】少なくとも１つのチャネル層とヘテロ接合
を形成する障壁層には不純物を添加して一導電型の自由
電荷キャリアがチャネル層内にいわゆる変調ドーピング
により与えられるようにすることができ、この場合には
ドープ不純物がチャネル層から離間され、不純物による
散乱が減少してチャネル層内の移動度の増大が得られる
。このような障壁層はチャネル層からドープ領域を離間
させるアンドープスペーサ層を有するものとしてドープ
不純物をチャネル層から更に離間させることもできる。

【００１１】電位井戸形成領域の障壁層は傾斜ヘテロ接
合界面を生ずるように傾斜させて電位井戸形成領域を電
位井戸を取り囲む浅い補助電位井戸を形成することがで
きる。このようにすると、補助電位井戸が最初に電子を
トラップし閉じ込めるため電位井戸が電子を捕獲する確
率が増大する。各第１補助障壁層は関連する第２ヘテロ
接合から当該障壁層のアンドープスペーサ補助層により
離間させることができる。基板と電位井戸形成領域との
間に例えばアンドープ超格子構造のバッファ層を設け、
電子ビームエピタキシ（ＭＢＥ）　のような関連の技術
を用いて次にこのバッファ層上に成長させる層の構造を
改善するようにすることもできる。

【００１２】図面につき本発明の実施例を説明する。図
１，３及び４は一定の倍率で描いてなく、また種々の層
の寸法特に厚さ方向の寸法及び比率を明瞭のために相対
的に拡大したり縮小してある。更に意図的にドープして
ない領域（以後アンドープ領域という）のような所定の
領域は明瞭のために斜線をつけてない。図面につき説明
すると、例えば図１または図３は、基板２上に入力及び
出力領域２０及び２１間を延在するチャネル形成領域１
０が設けられた半導体本体１を具え、チャネル形成領域
１０を少なくとも１つの障壁層１３とヘテロ接合１２を
形成するチャネル層１１で構成してチャネル層１１内に
一導電型の二次元自由電荷キャリアガス１４を形成し、
入力及び出力領域２０及び２１間に、チャネル形成領域
１０上に存在するゲート電極２５により制御し得る導通
チャネル１４を形成するようにした半導体装置を示す。

【００１３】本発明では基板２とチャネル形成領域１０
との間に電位井戸形成領域３０を設ける。この領域３０
は隣接する障壁層３３とヘテロ接合３２を形成して一導
電型の電荷キャリアに対し電位井戸を形成する少なくと
も１つの電位井戸形成層３１を具える。この電位井戸３
１は、図２に示すように、入力及び出力領域２０及び２
１間に何の電圧も印加されないとき一導電型の自由電荷
キャリアが空であるが高い横方向（即ちチャネル形成領
域を形成する層の面に沿う方向）の電界がチャネル形成
領域１０内に存在するときチャネル形成領域１０から基
板の方へ放出される一導電型のホット電荷キャリアをト
ラップするに十分な深さと幅を有している。

【００１４】このように電位井戸領域３０は入力及び出
力領域２０及び２１間に何の電圧も印加されないとき一
導電型の自由電荷キャリアが空の少なくとも一つの電位
井戸を形成する。しかし、高い電界の下ではチャネル形
成領域１０から放出されるホット電荷キャリアがこの電
位井戸によりトラップされ、ここでホット電荷キャリア
はサーモライズし、即ち格子と熱平衡状態になる。これ
がため、ホット電荷キャリアはゲート電極２５近くの電
位井戸３１内に閉じ込められ又はトラップされ、従って
基板１内への放出が禁止されるため、高い出力インピー
ダンスを達成することができ、この点はこの半導体装置
を例えばマイクロ波用のＦＥＴ　又はＨＥＭＴとする場
合に特に重要である。

【００１５】図１に示す高電子移動度トランジスタ（Ｈ
ＥＭＴ）の特定の実施例につき説明すると、基板２は半
絶縁性単結晶砒化ガリウムウエファとすることができ、
その上に砒化ガリウムの層を慣例のエピタキシャル法、
例えば分子ビームエピタキシ（ＭＢＥ）　により成長す
る。本例ではウエファ２ａとエピタキシャル層２ｂが基
板２を形成する。装置の残部はエピタキシャル層２ｂ上に適当なエピタキ
シャル技術（ＭＢＥ）　を用いて成長させる。

【００１６】図１に示すように、バッファ層３をエピタ
キシャル層２ｂ上に設けることができる。本例では、こ
のバッファ層は例えばＡｌｘ　Ｇａ１−ｘ　Ａｓ合金（
本例ではｘ＝０．２５）　に等価な組成を有するよう選
択した砒化ガリウムと砒化アルミニウムから成るアンド
ープ超格子層の形態にする。このようなバッファ層３を
設ける場合にはこのバッファ層３とエピタキシャル層２
ｂの各々を約０．５　μｍ　の厚さにすることができる
。超格子バッファ層３を省略する場合にはエピタキシャ
ル層２ｂを約１μｍ　の厚さにすることができる。

【００１７】次に電位井戸領域３０を設ける。本例では
、電位井戸領域３０を電位井戸形成層３１と、この層と
それぞれヘテロ接合を形成する障壁層３３とから成る単
一電位井戸形態にし、本例ではこれら障壁層を組成Ａｌ
０．２５Ｇａ０．７５Ａｓを有する砒化ガリウムアルミ
ニウムとする。層３１及び３３はアンドープとする。障
壁層３３はＡｌ０．２５Ｇａ０．７５Ａｓ合金に等価な
平均組成を有する砒化アルミニウム−砒化ガリウム超格
子層と置き換えることができる。超格子バッファ層を設
ける場合には、図１に示すようにこのバッファ層をもっ
て下側障壁層３３を構成することができる。しかし、超
格子バッファ層３を省略すると共に領域３０内にただ１
つの電位井戸を存在させる場合には、例えば砒化ガリウ
ムアルミニウムの障壁層をエピタキシャル層２ｂと電位
井戸形成層３１との間に設けて電位井戸３１を限界する
２つのヘテロ接合の一つを形成すること勿論である。

【００１８】層３１により形成される電位井戸は十分深
く且つ十分に広くして装置の入力及び出力領域（本例で
はソース及びドレイン領域）２０及び２１間に何の電圧
も印加されないとき自由電荷キャリアが空になるように
すると共に高い電界がチャネル形成領域１０内に存在す
るときチャネル形成領域１０から放出されるホット電子
をトラップし得るようにする必要がある。この電位井戸
はできるだけ深くする必要があり、砒化ガリウム／砒化
ガリウムアルミニウム系ではその最大深さは０．２５ｅ
Ｖ程度である。張力層系を用いて電位井戸の深さを増大
させることができる。一般に、電位井戸の幅は、エネル
ギーレベルが電位井戸の頂部に近づきすぎると電位井戸
による電子の捕獲及び保持が困難になるので近づきすぎ
ないようにあまり小さくしてはならない。他方、電位井
戸の幅はチャネル形成領域から電位井戸までの間隔と関
連し、電位井戸の幅を大きくしすぎると装置の特性、例
えば出力インピーダンスに悪影響を与えるため電位井戸
の幅はあまり大きくしすぎてはならない。一般に、電位
井戸の幅とチャネル形成領域から電位井戸までの間隔と
の総和の最大値はゲートの長さＬｇの３分の１（Ｌｇ／
３）　以内にする必要があり、Ｌｇは代表的には０．５
　μｍ　である。電位井戸の幅とチャネル形成領域から
電位井戸までの間隔との総和は２００ｎｍ　以下にする
必要があると共に電位井戸の幅は１０ｎｍ以上にする必
要がある。

【００１９】本例では、ソース及びドレイン領域２２，
　２３間の印加電圧が零ボルトの場合における装置を横
切る伝導帯のエネルギーを示す図２にグラフで示すよう
に、電位井戸形成層３１は約３０ｎｍの幅又は厚さを有
すると共に約０．２ｅＶ　のエネルギー深さを有する。電位井戸形成層３１はチャネル形成領域１０から十分離
してチャネル領域１０との電子的結合が生じないように
する必要があり、本例では上側の砒化ガリウムアルミニ
ウムバッファ層３３′が約５０ｎｍの厚さを有する。

【００２０】図１に示す実施例では、チャネル形成領域
１０は砒化ガリウムチャネル層１１と砒化ガリウムアル
ミニウム障壁層１３との間に単一のヘテロ接合１２を形
成する。砒化ガリウムチャネル層１１はアンドープ層であり、代
表的には約３０ｎｍの厚さにする。砒化ガリウムアルミ
ニウム層１３には一導電型の不純物をドープしていわゆ
る変調ドーピングにより、図２にグラフで示すように、
ヘテロ接合１２に隣接するチャネル層１１内に二次元電
子ガス１４（図１に点線で示してある）を発生させる。本例では砒化ガリウムアルミニウム層１３は、代表的に
は約２ｎｍの厚さを有するアンドープスペーサ補助層１
３′（図１に破線で示してある）と、代表的には約４０
ｎｍの厚さを有すると共に一導電型（本例ではｎ導電型
）の不純物を約１．５　×１０１８原子／ｃｍ３　のド
ーパント濃度にドープしたドープ補助層１３″とを具え
るものとする。

【００２１】いわゆる変調ドーピング技術の使用はドー
プ不純物を導通チャネルから離間させ、さもなければ導
通チャネルの移動度を減少させるであろう不純物による
散乱の惧れを低減せしめる。スペーサ補助層１３′はド
ープ不純物をチャネル層１１から更に遠くに離間させる
ように作用する。障壁層１３上には、約１０〜３０ｎｍ
の厚さを有すると共に一導電型、本例ではｎ導電型の不
純物を障壁層１３と同程度のドーパント濃度にドープし
た砒化ガリウムのキャップ層１５を設ける。

【００２２】ソース及びドレイン領域２０及び２１は一
導電型、本例ではｎ導電型の不純物をチャネル形成領域
の両端部内に表面から砒化ガリウムチャネル層１１内ま
で局部的に拡散して形成する。この不純物は表面上に設
けた好適なドープ金属合金、例えば適当な不純物と金と
の合金から導入することができる。電極２２及び２３が
良好なオーム接点を形成するようにこれら領域上に更に
金を堆積し、これを用いてソース及びドレイン領域２０
及び２１を更にドープすることができる。好適な金属合
金としては５重量パーセントのニッケルを含むＡｕＧｅ
共融合金を用いることもできる。

【００２３】ゲート電極２５をソース及びドレイン領域
２０及び２１間の、例えば図１に示すような凹部内に設
けて電界効果作用による導通チャネルの良好な制御が得
られるようにする。ゲート電極２５は障壁層１３とショ
ットキー接合を形成するものとすることができ、或いは
又絶縁層上に設けて絶縁ゲート構造を形成するものとす
ることができる。ゲート電極２５が障壁層１３とショッ
トキー接合を形成する場合には、このゲートは例えばプ
ラチナ、タンタル、パラジウム、モリブデン、チタン又
はアルミニウムで形成することができる。

【００２４】図１に示す高電子移動度トランジスタ（Ｈ
ＥＭＴ）の動作においては、適当な電圧を接点Ｇからゲ
ート電極２５に供給すると共に適当な電圧をソース及び
ドレイン領域２０及び２１間に供給すると、チャネル層
１１内にヘテロ接合１２に隣接して形成される二次元電
子ガス導通チャネル１４を経てソース及びドレイン電極
２２及び２３間に電流が流れる。高い電界、例えば代表
的には３×１０５Ｖ／ｍがチャネル形成領域１０内に存
在すると、ホット電子がチャネル形成領域１０から基板
２の方向に放出される。しかし、図１に示す装置では、
ホット電子は層３１により形成される電位井戸内にトラ
ップされ、ここで電子はサーマライズし、即ち格子と熱
平衡状態になる。従って、ホット電子は層３１により形
成される電位井戸内に閉じ込められ、ゲート電極２５に
近接保持され、電位井戸領域３０を持たない同様の装置
で達成し得る出力インピーダンスより高い出力インピー
ダンスを達成することができる。

【００２５】図１に示す実施例では、電位井戸領域３０
はただ１つの電位井戸３１を具えるものであるが、これ
は必須の要件ではない。電位井戸領域３０は２つ以上の
電位井戸３１を具えるものとし、これら井戸は電子的に
結合しないように障壁層３３により十分に分離すること
ができ、また分離しないこともできる。２以上の電位井
戸３１が電子的に結合される場合には、電子はこの電位
井戸構造を実効的に単一の超格子電位井戸とみなす。こ
の場合にはこの単一格子電位井戸の幅をゲート長Ｌｇの
３分の１より小さくする必要がある。

【００２６】更に、ホット電子のトラップを助長するた
めに、電位井戸３１とその障壁層３３との間のヘテロ接
合界面を階段状の界面にしないで、（例えば障壁層がＡ
Ｌｘ　Ｇａ１−ｘ　Ａｓから成る場合にはｘを変化させ
ることにより）傾斜界面にして電位井戸３１を取り囲む
浅い補助電位井戸を形成し、この補助電位井戸がレーザ
や他の光装置に対するグレーデッドインデックスセパレ
ートコンファインメントヘテロ構造（ＧＲＩＮＳＣＨ）
　に用いられているものと同様に最初に電子をトラップ
するようにすることができる。このような浅い補助電位井戸は電位井戸を取り囲む電位
の皿を形成し、電子は最初にこの電位の皿に入り、電位
井戸３１により捕獲される前にこの皿の中に閉じ込めら
れる。

【００２７】しかし、このようにヘテロ接合界面を傾斜
させると必然的にゲート電極２５から電位井戸までの離
間隔が増大するので、実際には電位井戸形成層３１の数
を増大させることによりチャネル形成領域により放出さ
れるホット電子の捕獲確率を十分に増大してこのような
傾斜界面領域を必要としないようにすべきである。図１
にはチャネル形成領域１０の導通チャネル１４をヘテロ
接合に隣接して形成される二次元電子ガスにより形成さ
れるものとして示しているが、導通チャネルは電位井戸
、一般に量子井戸により形成することもでき、この場合
には二次元電子ガスが格別の障壁層により形成される２
つのヘテロ接合の間に閉じ込められる。これにより得ら
れる閉じ込めの向上により出力コンダクタンスが減少し
たＨＥＭＴの製造が可能になる。

【００２８】更に、チャネル形成領域１０は複数個の並
列の電位井戸導通チャネルを具えるものとして電流処理
能力を増大させることもできる。これらの導通チャネル
電位井戸は電子的に減結合することができ、或いは又障
壁層１３を薄くして導通チャネル電位井戸を電子的に結
合して超格子構造にすることもできる。導通チャネル形
成領域１０は前記ＥＰ−Ａ−２４３９５３　号に記載さ
れた構造に類似の構造にすることができ、即ちチャネル
形成領域１０を交互の障壁層１３及び電位井戸形成層１
１で構成し、これら層１１及び１３に用いる材料を一方
の材料（通常障壁形成材料）内の電子移動度が他方の材
料内の電子移動度に対し低い印加電界の下では低いが高
い印加電界の下では高くなるように選択して低い印加電
界の下では導通が他方の材料により形成されるチャネル
層内で優先的に生じ、高い印加電界の下では導通が一方
の材料により形成される障壁層内で優先的に生じるよう
に構成することができる。このような構造によれば印加
電界に対する電子移動度の依存性を減少させることがで
きる。

【００２９】図３は本発明高電子移動度トランジスタの
第２の実施例の断面であり、本例は電位井戸領域３０ａ
　及びチャネル形成領域１０ａ　の構造が図１のものと
相違する。他の構造については図３に示すＨＥＭＴも図
１に示すものと同様である。図３に示す装置において、
電位井戸形成領域３０ａ　はそれぞれ障壁層３３ａ　と
境を接しヘテロ接合３２ａ　を形成する複数個の電位井
戸形成層３１ａ　を具える。図３に示すように、２つの電位井戸形成層３１がある。しかし、３つ、４つ又はもっと多数の電位井戸形成層３
１ａ　を存在させることもできる。電位井戸形成領域３
０ａ　は隣接する電位井戸が電子的に結合しないように
構成するのが好ましい。図１に示す場合と同様に、電位
井戸形成層３１はアンドープ砒化ガリウムで形成するこ
とができ、また障壁層３３ａ　はアンドープ砒化ガリウ
ムアルミニウム（好ましくはＡｌ０．２５Ｇａ０．７５
Ａｓ）　により、又は等価な平均組成を有する砒化アル
ミニウムと砒化ガリウムの超格子により形成することが
できる。複数個の電位井戸形成層３１ａ　を設けること
によりチャネル形成領域１０ａ　から放出されるホット
電子を電位井戸形成領域が捕獲する確率が増大する。

【００３０】図３に示す実施例では、導通チャネル形成
領域１０ａ　はそれぞれ障壁層１３ａ　と境を接する複
数個のチャネル層１１ａ　を具え、これらチャネル層が
それぞれの障壁層１３ａ　とヘテロ接合を形成して各チ
ャネル層１１ａ　に電位井戸、一般に量子井戸を形成す
るようになす。チャネル層１１ａ　は砒化ガリウムで形
成することができ、また障壁層１３ａ　は砒化ガリウム
アルミニウムにより、又は等価組成の砒化アルミニウム
及び砒化ガリウムの超格子により形成することができる
。

【００３１】前述の実施例と同様に、チャネル層１１ａ
　をアンドープ層とし、一導電型の不純物がドープされ
た障壁層からのいわゆる変調ドーピングにより自由電子
がチャネル層１１ａ　内に与えられるものとすることが
できる。図３には示してないが、本例でも障壁層１３ａ　はドー
プ不純物原子をチャネル層１１ａ　から更に離間させる
アンドープスペーサ補助層を含むことができる。複数個
のチャネル層１１ａ　を設けることにより装置の電流処
理能力が増大する。導通チャネル形成領域１０ａ　は、
これらチャネル層１１ａ　を電子的に結合させないで多
数の量子井戸を形成するように、或いはこれらチャネル
層１１ａ　を電子的に結合させて超格子構造を形成する
ように構成することができる。

【００３２】図４はチャネル形成領域１０ａ　の可能な
変形例を示す。上述したように、チャネル層１１ａ　は
障壁層１３ａ　により変調ドーピングされるものとする
ことができる。上下に重ねた複数個のチャネル層１１ａ
　が存在する場合、一般にこのことは変調ドーピングが
チャネル層１１ａ　と接する両側のヘテロ接合１２ａ　
から生ずる。分子ビームエピタキシ又は有機金属気相成
長エピタキシのような多層成長技術を用いてこのような
導通チャネル形成領域を形成すると、チャネル層１１ａ
　と上側障壁層１３ａ　との間に形成されるヘテロ接合
１２″ａ　は比較的なめらかになるが（以後正常界面と
称す）、特に障壁層が砒化ガリウムアルミニウムから成
り、チャネル層が砒化ガリウムから成る場合には、チャ
ネル層１１ａ　が下側障壁層１３ａ　との間に形成する
ヘテロ接合１２′ａ　は比較的粗い界面になる（以後逆
界面と称す）。

【００３３】各導通チャネル層の第１及び第２界面から
の変調ドーピングはキャリア濃度をほぼ２倍にするが、
比較的粗い逆界面により生ずる追加の散乱のために移動
度が正常界面にのみ位置するキャリアにより達成し得る
移動度より、特に低温度において相当低下することが起
こり得る。この移動度の低下の原因は完全にはわかって
いないが、これはサブバンド間散乱、逆界面方向のドー
パント偏析又は粗面のために散乱を生ずる逆界面方向の
電荷キャリア分布の歪みにより発生し得る。

【００３４】図４に示す変形導通チャネル領域１０′ａ
　では、隣接チャネル層１１′ａ　間の各障壁層１３′
ａ　は、下側チャネル層１１′ａ　を正常即ち第２界面
１２″ａ　から変調ドーピングするために一導電型の不
純物をドープした第１補助層１３０ａと、チャネル層１
１ａ　内の一導電型の自由電荷キャリアが逆界面１２′
ａに供給されるのを阻止するために反対導電型の不純物
をドープすると共に零バイアス時に逆即ち第１界面１２
′ａ　に隣接する自由電荷キャリアが完全に空乏化され
るように十分薄く十分低ドープにした第２補助層１３１
ａとを具えるものとする。

【００３５】半導体技術の分野において一般に理解され
ているように、半導体領域は、両導電型の移動電荷キャ
リア又は自由電荷キャリアの数がその領域内の正味の不
純物濃度と比較して無視し得る（通常、例えば少なくと
も２桁小さい）とき両導電型の自由電荷キャリアがほぼ
、即ち完全に空乏化されたと言うことができる。第２補
助障壁層１３′ａ　は第１即ち逆界面又はヘテロ接合１
２′ａ　に隣接するチャネル層１１′ａ　の伝導帯を上
昇させるよう作用するため、フェルミレベルが逆界面１
２′ａ　に隣接する伝導帯の下に位置するようになる。これがため、ドープ第２補助障壁層１３′ａ　は一導電
型の電荷キャリアがチャネル層１１′ａ　により形成さ
れる電位井戸内に逆界面１２′ａ　に隣接して存在しな
いように作用する。

【００３６】第１補助層１３０ａは下側チャネル層１１
′ａ　からアンドープスペーサ層１３２ａにより離間さ
せることができる。必ずしも必要ないが、同様のアンド
ープスペーサ層１３３ａを第２補助層１３１ａと上側チ
ャネル層１１ａ　との間に設けることができる。上側チ
ャネル層１１ａ　と正常界面１２″ａ　を形成する障壁
層１３′ａ及び下側チャネル層１１ａ　と逆界面１２′
ａ　を形成する障壁層１３′ａ　にはそれぞれ第１及び
第２補助層１３０ａ及び１３１ａのみを設けること勿論
である。

【００３７】導通チャネル形成領域１０，　１０ａ　に
対する自由電荷キャリアはチャネル層１１のダイレクト
ドーピングにより与えることができること勿論であるが
、この場合にはドナー原子の位置での散乱の増大及び従
って移動度の減少が生ずる。更に、本発明半導体装置は
図１の導通チャネル形成領域を図３の電位井戸形成領域
３０と組合せたもの、又はその逆の組合せのものとする
ことができる。

【００３８】以上、特定の実施例について説明したが、
他の材料を用いることもできる。例えば、基板がリン化
インジウムから成る場合には砒化ガリウムを砒化インジ
ウムと、砒化ガリウムアルミニウムを砒化インジウムア
ルミニウムと置き換えることができる。チャネル層１１
ａ　及び電位井戸形成層３１ａ　を形成するのに種々の
材料を用いることができること勿論である。同様に、障
壁層１３ａ　及び３３ａ　も種々の材料で形成すること
ができる。

【００３９】本発明はＨＥＭＴに加えて他の電界効果装
置に適用することができると共に、ＩＩＩ−Ｖ　化合物
半導体以外の材料を用いる装置、例えばシリコン及びシ
リコン‐ゲルマニウム合金又はＩＩ−ＶＩ　化合物を用
いる装置にも適用することができる。また、本発明は多
数電荷キャリアが電子でなくて正孔である装置にも適用
することができる（この場合には上述の導電型を逆にす
る）。

【図面の簡単な説明】

【図１】本発明による高電子移動度トランジスタ（ＨＥ
ＭＴ）の第１の実施例の断面図である。

【図２】図１に示す装置の入力及び出力領域間の印加電
圧が零の場合における伝導帯のエネルギーを示す図であ
る。

【図３】本発明による高電子移動度トランジスタの第２
の実施例の断面図である。

【図４】図３に示す装置のチャネル形成領域の変形例の
詳細断面図である。

【符号の説明】

１　　半導体本体２　　基板１０，　１０ａ　　　チャネル形成領域１１，　１１ａ
　　　チャネル層１３′，　１３″，　１３ａ　　　障壁層１２，　１２
ａ　　　ヘテロ接合１４　　二次元電子ガス１５　　キャップ層２０　　入力領域（ソース）２１　　出力領域（ドレイン）２５　　ゲート電極３０，　３０ａ　　　電位井戸領域３１，　３１ａ　　　電位井戸形成層３２，　３２ａ　　　ヘテロ接合

Claims

【特許請求の範囲】

【請求項１】　　基板上に入力及び出力領域間を延在す
るチャネル形成領域が設けられた半導体本体を具え、該
チャネル形成領域は少なくとも１つの障壁層とヘテロ接
合を形成するチャネル層を具え、該チャネル層内に一導
電型の二次元自電電荷キャリアガスを形成し、入力及び
出力領域間に、チャネル形成領域を覆うゲート電極によ
り制御し得る導通チャネルを形成するようにした半導体
装置において、前記基板とチャネル形成領域との間に電
位井戸領域を設け、該電位井戸領域は隣接障壁層とヘテ
ロ接合を形成し一導電型の電荷キャリアに対する電位井
戸を形成する少なくとも１つの電位井戸形成層を具え、
該電位井戸は入力及び出力領域間に何の電圧も印加され
ないとき一導電型の自由電荷キャリアが空であるが高い
横方向電界がチャネル形成領域内に存在するときチャネ
ル形成領域から基板の方へ放出される一導電型のホット
電荷キャリアをトラップするに十分な深さと幅を有して
いることを特徴とする半導体装置。
【請求項２】　　前記電位井戸は約０．２ｅＶ　（電子
ボルト）のエネルギーの深さ及び約３０ｎｍ（ナノメー
トル）の幅を有すると共に前記チャネル形成領域の少な
くとも１つのチャネルから約５０ｎｍだけ離間している
ことを特徴とする請求項１記載の半導体装置。
【請求項３】　　前記電位井戸領域は隣接障壁層とヘテ
ロ接合を形成する複数個の電位井戸形成層を具え、且つ
該電位井戸領域の障壁層は隣接する電位井戸が電子的に
結合されないように十分に厚くしたことを特徴とする請
求項１又は２記載の半導体装置。
【請求項４】　　前記チャネル層はその両側でヘテロ接
合形成障壁層と隣接して一導電型の電荷キャリアに対す
る電位井戸を形成することを特徴とする請求項１，２又
は３記載の半導体装置。
【請求項５】　　前記チャネル形成領域は各々隣接障壁
層とヘテロ接合を形成する複数個のチャネル層を具え、
一導電型の電荷キャリアに対する複数個の電位井戸を形
成するようにしたことを特徴とする請求項１，２又は３
記載の半導体装置。
【請求項６】　　各チャネル層はその下側の障壁層と第
１のヘテロ接合を形成すると共にその上側の障壁層と第
２のヘテロ接合を形成して電位井戸を形成し、且つ各第
２ヘテロ接合に隣接して一導電型の不純物をドープした
第１補助障壁層を設けて第２ヘテロ接合を経てチャネル
層内に一導電型の自由電荷キャリアを供給すると共に、
チャネル層間に第１ヘテロ接合に隣接した反対導電型の
不純物をドープした第２補助障壁層を設け、該第２補助
障壁層は十分に薄く且つ低ドープにして零バイアス時に
自由電荷キャリアが完全に空乏化されるようにし、第１
ヘテロ接合を経てチャネル層内に一導電型の自由電荷キ
ャリアが供給されるのを阻止するようにしたことを特徴
とする請求項５記載の半導体装置。
【請求項７】　　各第１補助障壁層は関連する第２ヘテ
ロ接合から当該障壁層のアンドープスペーサ補助層によ
り離間されていることを特徴とする請求項６記載の半導
体装置。
【請求項８】　　前記チャネル形成領域の障壁層は、隣
接する電位井戸が互いに電子的に結合されて超格子領域
を形成するように十分薄くしたことを特徴とする請求項
５，６又は７記載の半導体装置。
【請求項９】　　少なくとも１つのチャネル層とヘテロ
接合を形成する障壁層にはチャネル層内に一導電型の自
由電荷キャリアを供給するよう不純物がドープされてい
ることを特徴とする請求項１〜５の何れかに記載の半導
体装置。
【請求項１０】　　基板と電位井戸形成領域との間にア
ンドープバッファ層を設けたことを特徴とする請求項１
〜９の何れかに記載の半導体装置。
【請求項１１】　　前記電位井戸領域の障壁層は傾斜ヘ
テロ接合界面を生ずるように傾斜させて電位井戸領域の
電位井戸を取り囲む浅い補助電位井戸を形成したことを
特徴とする請求項１〜１０の何れかに記載の半導体装置
。