JPH0666334B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0666334B2 JPH0666334B2 JP3018287A JP3018287A JPH0666334B2 JP H0666334 B2 JPH0666334 B2 JP H0666334B2 JP 3018287 A JP3018287 A JP 3018287A JP 3018287 A JP3018287 A JP 3018287A JP H0666334 B2 JPH0666334 B2 JP H0666334B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- layer
- effect transistor
- field effect
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 32
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体−金属接合を用いた電界効果トランジ
スタに関するものである。
スタに関するものである。
（従来の技術） InP基板上のInGaAs等、光素子と電子素子とは別々の基
板上につくられ、InP基板上では、InGaAs系素子、InP系
素子が作製可能であるが従来用いられているGaAsを用い
た金属半導体電界効果トランジスタ（以下MESFETと記
す）は格子不整のためInP基板上には作成できないと考
えられていた。GaAs MESFETは、GaAs基板上でのみつく
られ、異種の基板上につくられた例としては、第５図に
示すようにメッシュ（Metze）らによりアプライド・フ
ィズィクス・レター（Appl.Phy.Lett.）vol.45 pp1107-
1109(1984)にsi基板上のGaAs MESFETが報告されている
例があるがInP基板を用いた例は報告されていない。第
５図は半絶縁性si基板：51上にアモルファスGaAs：52、
ノンドープGaAs：51を設けさらにその上へｎ形GaAs動作
層：13を設けた構造に、ゲート電極：14、ソース電極：
15、ドレイン電極：16をつけた構造の従来のMESFETであ
る。
板上につくられ、InP基板上では、InGaAs系素子、InP系
素子が作製可能であるが従来用いられているGaAsを用い
た金属半導体電界効果トランジスタ（以下MESFETと記
す）は格子不整のためInP基板上には作成できないと考
えられていた。GaAs MESFETは、GaAs基板上でのみつく
られ、異種の基板上につくられた例としては、第５図に
示すようにメッシュ（Metze）らによりアプライド・フ
ィズィクス・レター（Appl.Phy.Lett.）vol.45 pp1107-
1109(1984)にsi基板上のGaAs MESFETが報告されている
例があるがInP基板を用いた例は報告されていない。第
５図は半絶縁性si基板：51上にアモルファスGaAs：52、
ノンドープGaAs：51を設けさらにその上へｎ形GaAs動作
層：13を設けた構造に、ゲート電極：14、ソース電極：
15、ドレイン電極：16をつけた構造の従来のMESFETであ
る。
（発明が解決しようとする問題点） 従来のGaAs MESFETはGaAs基板上のみでつくられInP基板
上につくられたレーザー等の光素子とは分離し、別々に
つくられるため光素子の起動用もしくは受光用の増幅素
子は使用する際には、配線によるエネルギー損失や雑音
の増大が問題となる。さらに別々の素子とした場合大き
さも大きくなり小型化に問題が生じる。一方InP基板上
に論理回路素子等を簡易につくることはむずかしい。
上につくられたレーザー等の光素子とは分離し、別々に
つくられるため光素子の起動用もしくは受光用の増幅素
子は使用する際には、配線によるエネルギー損失や雑音
の増大が問題となる。さらに別々の素子とした場合大き
さも大きくなり小型化に問題が生じる。一方InP基板上
に論理回路素子等を簡易につくることはむずかしい。
またInPとAlGaAsもしくはGaAsとは格子定数が約3.7％ほ
ど違いInP上にAlGaAsもしくはGaAsをエピ成長する上で
問題となっている。
ど違いInP上にAlGaAsもしくはGaAsをエピ成長する上で
問題となっている。
本発明の目的はInP基板上に良好な電界効果トランジス
タを提供することにある。
タを提供することにある。
（問題点を解決するための手段） 本願第１の発明によれば、 (1)InP基板上にAlInAs層とAlGaAs層とを交互に積み重ね
た多層膜を設け、該多層膜上にGaAs動作層を有し、該Ga
As動作層を制御するゲート電極および該GaAs動作層とオ
ーミック性接触するソース電極とドレイン電極を具備し
た電界効果トランジスタが得られる。
た多層膜を設け、該多層膜上にGaAs動作層を有し、該Ga
As動作層を制御するゲート電極および該GaAs動作層とオ
ーミック性接触するソース電極とドレイン電極を具備し
た電界効果トランジスタが得られる。
また、本願第２の発明によれば、 (2)InP基板上にAlInAs層とGaAs層とを交互に積み重ねた
多層膜を設け、該多層膜上にGaAs動作層を有し、該GaAs
動作層を制御するゲート電極および該GaAs層とオーミッ
ク接触するソース電極とドレイン電極を具備した電界効
果トランジスタが得られる。
多層膜を設け、該多層膜上にGaAs動作層を有し、該GaAs
動作層を制御するゲート電極および該GaAs層とオーミッ
ク接触するソース電極とドレイン電極を具備した電界効
果トランジスタが得られる。
（作用） 以下、本発明の作用を説明する第１図および第２図は本
発明によるInP基板上のGaAsを用いたMESFETを示すもの
で、(a)は構造断面図、(b)は熱平衡状態でのゲート電極
下のエネルギー帯図である。
発明によるInP基板上のGaAsを用いたMESFETを示すもの
で、(a)は構造断面図、(b)は熱平衡状態でのゲート電極
下のエネルギー帯図である。
InPとGaAsとの間には約４％の格子不整が存在する。こ
の格子不整の影響が動作層のGaAsにおよばないために、
InPと格子整合するAlInAsと、GaAsと格子整合する第１
の発明のAlGaAsもしくは第２の発明のGaAs層を薄く交互
に積み重ねた多層膜を間にはさむことにより、格子不整
によって生じる転位などを横逃げ等により緩和すること
が可能となり良質のGaAs結晶をInP基板上に作製するこ
とが可能である。
の格子不整の影響が動作層のGaAsにおよばないために、
InPと格子整合するAlInAsと、GaAsと格子整合する第１
の発明のAlGaAsもしくは第２の発明のGaAs層を薄く交互
に積み重ねた多層膜を間にはさむことにより、格子不整
によって生じる転位などを横逃げ等により緩和すること
が可能となり良質のGaAs結晶をInP基板上に作製するこ
とが可能である。
更に第１の発明では動作層GaAs：18に比べてAlInAsとAl
GaAsというバンドギャップの大きく電子親和力の小さい
半導体をバッファ層としてつけることにより基板側に対
して高いバリアハイトをもち、良好な界面特性を有する
ことが可能になる。第２の発明においては第１の発明と
異なりAlInAsとAlGaAsの多層膜を用いた場合でAlGaAsを
用いた第１の発明に比しバッファ層のバリアハイトは実
効的に低くなるもののオーミック電極の表面モホロジー
および特性の向上がなされる。これらのバッファ層上に
おいてGaAsは、第１図、第２図に示すようにゲート電
極：14及びソース電極：15、ドレイン電極：16を比較的
容易なプロセスで形成することができるので、良好なデ
ィプレッションモードのMESFETが実現できる。このよう
にして得られたGaAs MESFETは高周波、高速性に優れて
おり、同一基板上につくられたInGaAsP等の光素子と組
み合わせることが可能であり、光素子の起動用、光信号
受信の増幅用としてまたは、論理回路素子等に適用でき
る。
GaAsというバンドギャップの大きく電子親和力の小さい
半導体をバッファ層としてつけることにより基板側に対
して高いバリアハイトをもち、良好な界面特性を有する
ことが可能になる。第２の発明においては第１の発明と
異なりAlInAsとAlGaAsの多層膜を用いた場合でAlGaAsを
用いた第１の発明に比しバッファ層のバリアハイトは実
効的に低くなるもののオーミック電極の表面モホロジー
および特性の向上がなされる。これらのバッファ層上に
おいてGaAsは、第１図、第２図に示すようにゲート電
極：14及びソース電極：15、ドレイン電極：16を比較的
容易なプロセスで形成することができるので、良好なデ
ィプレッションモードのMESFETが実現できる。このよう
にして得られたGaAs MESFETは高周波、高速性に優れて
おり、同一基板上につくられたInGaAsP等の光素子と組
み合わせることが可能であり、光素子の起動用、光信号
受信の増幅用としてまたは、論理回路素子等に適用でき
る。
（実施例） 本発明の実施例を説明する。
＜実施例１＞ 本願第１の発明の実施例の１つを第１図(a)を用いて説
明する。
明する。
半絶縁性InP基板：11上にMBE法によりAl0.47In0.53As層
を40Å成長しさらにAl0.4Ga0.6As層を40Å成長しこれを
10回繰り返した多層膜：12を形成する。さらにこの上
へ、Siドープ(n＝２×1017cm-3)のGaAs動作層：13を200
0Å成長する。得られた結晶上に通常の方法によりゲー
ト電極：14及びソース電極：15、ドレイン電極：16を形
成して電界効果トランジスタを実現する。
を40Å成長しさらにAl0.4Ga0.6As層を40Å成長しこれを
10回繰り返した多層膜：12を形成する。さらにこの上
へ、Siドープ(n＝２×1017cm-3)のGaAs動作層：13を200
0Å成長する。得られた結晶上に通常の方法によりゲー
ト電極：14及びソース電極：15、ドレイン電極：16を形
成して電界効果トランジスタを実現する。
第３図に本発明による電界効果トランジスタのゲート幅
280μｍにおけるドレイン・ソース電流のゲート電圧依
存性を示す。図に見られるようにInP基板上で良好なト
ランジスタ特性を示した。
280μｍにおけるドレイン・ソース電流のゲート電圧依
存性を示す。図に見られるようにInP基板上で良好なト
ランジスタ特性を示した。
また本実施例では、膜厚をAlInAs層とAlGaAs層をともに
40Åとしたが２つの膜厚を変化させたり、繰り返しの回
数を変えることも可能である。また組成比についても変
化されることが考えられる。
40Åとしたが２つの膜厚を変化させたり、繰り返しの回
数を変えることも可能である。また組成比についても変
化されることが考えられる。
＜実施例２＞ 実施例の１つを第２図(a)を用いて説明する。
半絶縁性InP基板：11上にMBE法によりAl0.47In0.53As層
を40Å成長しさらにGaAs層を40Å成長しこれを10回繰り
返した多層膜：22を形成する。さらにこの上へSiドープ
(n＝２×1017cm-3)のGaAs動作層13を2000Å成長する。
得られた結晶上に通常の方法によりゲート電極：14及び
ソース電極15、ドレイン電極16を形成して電界効果トラ
ンジスタを実現する。
を40Å成長しさらにGaAs層を40Å成長しこれを10回繰り
返した多層膜：22を形成する。さらにこの上へSiドープ
(n＝２×1017cm-3)のGaAs動作層13を2000Å成長する。
得られた結晶上に通常の方法によりゲート電極：14及び
ソース電極15、ドレイン電極16を形成して電界効果トラ
ンジスタを実現する。
第４図に本発明による電界効果トランジスタのゲート幅
280μｍにおけるドレイン・ソース電流のゲート電圧依
存性を示す。図に見られるようにInP基板上で良好なト
ランジスタ特性を示した。
280μｍにおけるドレイン・ソース電流のゲート電圧依
存性を示す。図に見られるようにInP基板上で良好なト
ランジスタ特性を示した。
また、実施例１、実施例２とも光素子と同一基板上に作
製した結果、光素子の送信駆動用、受信増幅用として良
好に動作した。
製した結果、光素子の送信駆動用、受信増幅用として良
好に動作した。
また、本実施例では膜厚をAlInAs層とGaAs層をともに40
Åとしたが２つの膜厚を変化させたり繰り返しの回数を
変えることも可能である。また組成比についても変化さ
せることが考えられる。
Åとしたが２つの膜厚を変化させたり繰り返しの回数を
変えることも可能である。また組成比についても変化さ
せることが考えられる。
（発明の効果） 以上の説明から明らかなように、本第１の発明によれ
ば、InP基板上に高速高出力の高周波GaAs電界効果トラ
ンジスタが実現できる。光素子と電子素子との融合が可
能となり、通信、情報技術に寄与するところがきわめて
大きい。
ば、InP基板上に高速高出力の高周波GaAs電界効果トラ
ンジスタが実現できる。光素子と電子素子との融合が可
能となり、通信、情報技術に寄与するところがきわめて
大きい。
第２の発明によれば、第１の発明の前記述と同様の効果
が得られ、基板に対してバッファ層の実効的なバリアハ
イトは若干下がるもののオーミック特性の向上した電界
効果トランジスタが得られる。
が得られ、基板に対してバッファ層の実効的なバリアハ
イトは若干下がるもののオーミック特性の向上した電界
効果トランジスタが得られる。
第１図(a)、第２図(a)は本願第１および第２の発明によ
る電界効果トランジスタの構造断面図、第１図(b)、第
２図(b)は、各々第１図(a)、第２図(a)に示す電界効果
トランジスタのゲート電極下の熱平衡状態のエネルギー
帯図である。第３図及び第４図は本願第１および第２の
発明の電界効果トランジスタのソース・ドレイン電流の
ゲート電圧依存性を示したものである。第５図は従来の
Si基板を用いたGaAs電界効果トランジスタである。 図において、 11……半絶縁性InP基板 12……ノンドープ(AlInAs/AlGaAs)n多層膜 13……ｎ形GaAs動作層 14……ゲート電極 15……ソース電極 16……ドレイン電極 17……ゲート金属領域 18……nGaAs動作層領域 19……ノンドープ(AlInAs/AlGaAs)n多層膜領域 20……半絶縁性InP基板領域 22……ノンドープ(AlInAs/GaAs)n多層膜 29……ノンドープ(AlInAs/GaAs)n多層膜領域 51……半絶縁性Si基板 52……アモルファスGaAs 53……ノンドープGaAs である。
る電界効果トランジスタの構造断面図、第１図(b)、第
２図(b)は、各々第１図(a)、第２図(a)に示す電界効果
トランジスタのゲート電極下の熱平衡状態のエネルギー
帯図である。第３図及び第４図は本願第１および第２の
発明の電界効果トランジスタのソース・ドレイン電流の
ゲート電圧依存性を示したものである。第５図は従来の
Si基板を用いたGaAs電界効果トランジスタである。 図において、 11……半絶縁性InP基板 12……ノンドープ(AlInAs/AlGaAs)n多層膜 13……ｎ形GaAs動作層 14……ゲート電極 15……ソース電極 16……ドレイン電極 17……ゲート金属領域 18……nGaAs動作層領域 19……ノンドープ(AlInAs/AlGaAs)n多層膜領域 20……半絶縁性InP基板領域 22……ノンドープ(AlInAs/GaAs)n多層膜 29……ノンドープ(AlInAs/GaAs)n多層膜領域 51……半絶縁性Si基板 52……アモルファスGaAs 53……ノンドープGaAs である。
Claims (2)
- 【請求項１】InP基板上に、AlInAs層とAlGaAs層とを１
回以上交互に積み重ねた多層膜を設け、該多層膜上にGa
As動作層を有し、該GaAs動作層を制御するゲート電極お
よび、該GaAs動作層とオーム性接触するソース電極とド
レイン電極を具備したことを特徴とする電界効果トラン
ジスタ。 - 【請求項２】InP基板上にAlInAs層とGaAs層とを１回以
上交互に積み重ねた多層膜を設け、該多層膜上にGaAs動
作層を有し、該GaAs動作層を制御するゲート電極およ
び、該GaAs動作層とオーム性接触するソース電極とドレ
イン電極を具備したことを特徴とする電化効果トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018287A JPH0666334B2 (ja) | 1987-02-10 | 1987-02-10 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018287A JPH0666334B2 (ja) | 1987-02-10 | 1987-02-10 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63197379A JPS63197379A (ja) | 1988-08-16 |
| JPH0666334B2 true JPH0666334B2 (ja) | 1994-08-24 |
Family
ID=12296618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018287A Expired - Fee Related JPH0666334B2 (ja) | 1987-02-10 | 1987-02-10 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666334B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2248966A (en) * | 1990-10-19 | 1992-04-22 | Philips Electronic Associated | Field effect semiconductor devices |
| JP3616745B2 (ja) * | 1994-07-25 | 2005-02-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JPH10247727A (ja) * | 1997-03-05 | 1998-09-14 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタ |
| JP4631103B2 (ja) * | 1999-05-19 | 2011-02-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
-
1987
- 1987-02-10 JP JP3018287A patent/JPH0666334B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63197379A (ja) | 1988-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376175B1 (ko) | 격자부정합계적층결정구조및그것을사용한반도체장치 | |
| US20010023133A1 (en) | Double recessed transistor | |
| JPH1056168A (ja) | 電界効果トランジスタ | |
| JP3173080B2 (ja) | 電界効果トランジスタ | |
| CA1274900A (en) | Field-effect transistor and the same associated with an optical semiconductor device | |
| JPH0666334B2 (ja) | 電界効果トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| JP2600708B2 (ja) | ヘテロ接合ｆｅｔ | |
| JPH0810751B2 (ja) | 半導体装置 | |
| JP2730544B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JPH07193327A (ja) | 半導体レーザ装置 | |
| JP3230503B2 (ja) | トンネルトランジスタとその製造方法 | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JPH07263664A (ja) | 半導体装置およびその製造方法 | |
| JPH04326734A (ja) | 電界効果トランジスタ | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2910831B2 (ja) | 電界効果トランジスタ | |
| JPH04298050A (ja) | 歪付キャリア供給層を有するヘテロ構造素子 | |
| JP2817726B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH09270522A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |