JPH10247727A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH10247727A JPH10247727A JP9050618A JP5061897A JPH10247727A JP H10247727 A JPH10247727 A JP H10247727A JP 9050618 A JP9050618 A JP 9050618A JP 5061897 A JP5061897 A JP 5061897A JP H10247727 A JPH10247727 A JP H10247727A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- effect transistor
- inalas
- undoped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000013078 crystal Substances 0.000 claims description 53
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 25
- 239000011737 fluorine Substances 0.000 description 25
- 229910052731 fluorine Inorganic materials 0.000 description 25
- 239000012535 impurity Substances 0.000 description 21
- 238000009826 distribution Methods 0.000 description 16
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052742 iron Inorganic materials 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010893 electron trap Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 240000002329 Inga feuillei Species 0.000 description 2
- 241001538234 Nala Species 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 キンク現象が発生しない電界効果型トランジ
スタを提供する。 【解決手段】 鉄ドープの半絶縁性ＩｎＰ基板１１の上
に、アンドープＩｎ0. 52Ａｌ0.48Ａｓよりなる第１のバ
ッファ層１２、アンドープＩｎ0.52Ａｌ0.48Ａｓとアン
ドープＡｌ0.25Ｇａ0.75Ａｓとの超格子構造を有する第
２のバッファ層１３、アンドープＩｎ0.52Ａｌ0.48Ａｓ
よりなる第３のバッファ層１４、アンドープＩｎ0.53Ｇ
ａ0.47Ａｓよりなるチャネル層１５、アンドープＩｎ
0.52Ａｌ0. 48Ａｓよりなるスペーサー層１６、シリコン
のデルタドープ層１７、アンドープＩｎ0.52Ａｌ0.48Ａ
ｓよりなるショットキー層１８が順次積層されている。
ショットキー層１８の上には、リセス構造を有するキャ
ップ層１９が形成されている。キャップ層１９の上には
ソース電極２０及びドレイン電極２１が形成され、キャ
ップ層１９のリセス領域にはゲート電極２２が形成され
ている。
スタを提供する。 【解決手段】 鉄ドープの半絶縁性ＩｎＰ基板１１の上
に、アンドープＩｎ0. 52Ａｌ0.48Ａｓよりなる第１のバ
ッファ層１２、アンドープＩｎ0.52Ａｌ0.48Ａｓとアン
ドープＡｌ0.25Ｇａ0.75Ａｓとの超格子構造を有する第
２のバッファ層１３、アンドープＩｎ0.52Ａｌ0.48Ａｓ
よりなる第３のバッファ層１４、アンドープＩｎ0.53Ｇ
ａ0.47Ａｓよりなるチャネル層１５、アンドープＩｎ
0.52Ａｌ0. 48Ａｓよりなるスペーサー層１６、シリコン
のデルタドープ層１７、アンドープＩｎ0.52Ａｌ0.48Ａ
ｓよりなるショットキー層１８が順次積層されている。
ショットキー層１８の上には、リセス構造を有するキャ
ップ層１９が形成されている。キャップ層１９の上には
ソース電極２０及びドレイン電極２１が形成され、キャ
ップ層１９のリセス領域にはゲート電極２２が形成され
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果型トラン
ジスタ、特に、化合物半導体よりなる半絶縁性基板と、
該半絶縁性基板の上に形成されたバッファ層と、該バッ
ファ層の上に形成されたチャネル層とを備えた電界効果
型トランジスタに関するものである。
ジスタ、特に、化合物半導体よりなる半絶縁性基板と、
該半絶縁性基板の上に形成されたバッファ層と、該バッ
ファ層の上に形成されたチャネル層とを備えた電界効果
型トランジスタに関するものである。
【０００２】
【従来の技術】近年、社会のマルチメディア化が急速に
進んでおり、移動体通信に求められる性能も、静止画の
送受信から準動画又は動画の送受信へと移行しているの
で、大容量通信が求められている。
進んでおり、移動体通信に求められる性能も、静止画の
送受信から準動画又は動画の送受信へと移行しているの
で、大容量通信が求められている。
【０００３】ところが、現在の携帯電話やＰＨＳが使用
する０．３〜３ＧＨｚ帯はもはや周波数資源が枯渇して
いるため、この周波数帯域では、準動画や動画の送受信
に対応する大容量通信は困難である。
する０．３〜３ＧＨｚ帯はもはや周波数資源が枯渇して
いるため、この周波数帯域では、準動画や動画の送受信
に対応する大容量通信は困難である。
【０００４】このため、大容量通信の分野においては、
３０ＧＨｚ〜３００ＧＨｚと非常に広帯域なミリ波帯の
利用が考えられている。ミリ波帯を利用するには、該ミ
リ波帯の高周波領域において十分な利得と低雑音特性と
を有する能動素子が必要になる。この要求を満足するに
は、ＩｎＧａＡｓをチャネル層とするヘテロ接合型電界
効果型トランジスタにおいて、チャネル層におけるＩｎ
の組成比をできるだけ高くすることが必要である。
３０ＧＨｚ〜３００ＧＨｚと非常に広帯域なミリ波帯の
利用が考えられている。ミリ波帯を利用するには、該ミ
リ波帯の高周波領域において十分な利得と低雑音特性と
を有する能動素子が必要になる。この要求を満足するに
は、ＩｎＧａＡｓをチャネル層とするヘテロ接合型電界
効果型トランジスタにおいて、チャネル層におけるＩｎ
の組成比をできるだけ高くすることが必要である。
【０００５】そこで、ＩｎＡｌＡｓ層よりなるバッファ
層と、該バッファ層の上に形成されたＩｎＧａＡｓ層よ
りなるチャネル層とを備えたＨＥＭＴ（以下、ＩｎＡｌ
Ａｓ／ＩｎＧａＡｓ−ＨＥＭＴと略する。）が提案され
ている。このような構造を持つＨＥＭＴは、チャネル層
におけるＩｎの組成を０．５３以上に設定できるため、
優れた素子特性を有しているので、ミリ波帯用のデバイ
スとして有望である。
層と、該バッファ層の上に形成されたＩｎＧａＡｓ層よ
りなるチャネル層とを備えたＨＥＭＴ（以下、ＩｎＡｌ
Ａｓ／ＩｎＧａＡｓ−ＨＥＭＴと略する。）が提案され
ている。このような構造を持つＨＥＭＴは、チャネル層
におけるＩｎの組成を０．５３以上に設定できるため、
優れた素子特性を有しているので、ミリ波帯用のデバイ
スとして有望である。
【０００６】図７は、従来のＩｎＡｌＡｓ／ＩｎＧａＡ
ｓ−ＨＥＭＴの断面構造を示しており、Ｆｅがドープさ
れた半絶縁性ＩｎＰ基板１の上に、アンドープ型ＩｎＡ
ｌＡｓ層よりなるバッファ層２、アンドープ型ＩｎＧａ
Ａｓ層よりなるチャネル層３及びｎ型のＩｎＡｌＡｓ層
よりなるショットキー層４が順次形成されている。ショ
ットキー層４の上にはｎ型のＩｎＧａＡｓ層よりなるリ
セス構造を有するキャップ層５が形成されている。キャ
ップ層５の上にはソース電極６及びドレイン電極７がそ
れぞれ形成されていると共に、キャップ層５におけるリ
セス領域にはゲート電極８が形成されている。
ｓ−ＨＥＭＴの断面構造を示しており、Ｆｅがドープさ
れた半絶縁性ＩｎＰ基板１の上に、アンドープ型ＩｎＡ
ｌＡｓ層よりなるバッファ層２、アンドープ型ＩｎＧａ
Ａｓ層よりなるチャネル層３及びｎ型のＩｎＡｌＡｓ層
よりなるショットキー層４が順次形成されている。ショ
ットキー層４の上にはｎ型のＩｎＧａＡｓ層よりなるリ
セス構造を有するキャップ層５が形成されている。キャ
ップ層５の上にはソース電極６及びドレイン電極７がそ
れぞれ形成されていると共に、キャップ層５におけるリ
セス領域にはゲート電極８が形成されている。
【０００７】
【発明が解決しようとする課題】ところで、電界効果型
トランジスタにおいては、ドレインコンダクタンス（δ
Ｉds／δＶds）が小さいほど利得は大きくなるが、従来
のＩｎＡｌＡｓ／ＩｎＧａＡｓ−ＨＥＭＴにおいては、
２Ｖ程度とかなり低いドレイン電圧からドレインコンダ
クタンスが大きくなる「キンク現象」が顕著に現われる
ので、そのポテンシャルを十分に発揮できていない。
トランジスタにおいては、ドレインコンダクタンス（δ
Ｉds／δＶds）が小さいほど利得は大きくなるが、従来
のＩｎＡｌＡｓ／ＩｎＧａＡｓ−ＨＥＭＴにおいては、
２Ｖ程度とかなり低いドレイン電圧からドレインコンダ
クタンスが大きくなる「キンク現象」が顕著に現われる
ので、そのポテンシャルを十分に発揮できていない。
【０００８】この理由としては、バッファ層２を構成す
るＩｎＡｌＡｓ層中の結晶欠陥によって形成される電子
トラップが原因ではないかと言われている。すなわち、
ドレイン電圧が高くなると、ＩｎＡｌＡｓ層よりなるバ
ッファ層２中のトラップに束縛されている電子が励起さ
れて伝導電子として働くため、ドレイン電流が急激に増
えてキンク現象が生じるのである。
るＩｎＡｌＡｓ層中の結晶欠陥によって形成される電子
トラップが原因ではないかと言われている。すなわち、
ドレイン電圧が高くなると、ＩｎＡｌＡｓ層よりなるバ
ッファ層２中のトラップに束縛されている電子が励起さ
れて伝導電子として働くため、ドレイン電流が急激に増
えてキンク現象が生じるのである。
【０００９】そこで、キンク現象を抑制するために、バ
ッファ層２を結晶成長により形成する際に、Ｖ／ＩＩＩ
比を低くしたり又は成長温度を低くしたりして結晶性を
悪くし、これにより、より深いトラップを形成する第１
の方法、及び、バッファ層２を、ＩｎＧａＡｓ層とＩｎ
ＡｌＡｓ層とが順次積層されてなる超格子層と、該超格
子層の下側及び上側にそれぞれ位置するＩｎＡｌＡｓ層
とからなる３層構造にして、エピタキシャル界面（半絶
縁性ＩｎＰ基板１とバッファ層２との界面）からの転位
発生を抑制する第２の方法等が提案されている。
ッファ層２を結晶成長により形成する際に、Ｖ／ＩＩＩ
比を低くしたり又は成長温度を低くしたりして結晶性を
悪くし、これにより、より深いトラップを形成する第１
の方法、及び、バッファ層２を、ＩｎＧａＡｓ層とＩｎ
ＡｌＡｓ層とが順次積層されてなる超格子層と、該超格
子層の下側及び上側にそれぞれ位置するＩｎＡｌＡｓ層
とからなる３層構造にして、エピタキシャル界面（半絶
縁性ＩｎＰ基板１とバッファ層２との界面）からの転位
発生を抑制する第２の方法等が提案されている。
【００１０】ところが、第１の方法によると、チャネル
層においては、結晶性を良くするためにＶ／ＩＩＩ比を
高くしなければならないと共にチャネル層とバッファ層
との間のＶ／ＩＩＩ比の連続性を確保する必要があるの
で、チャネル層を結晶成長させる工程の効率が悪くなる
と言う新たな問題が発生する。このため、キンク現象を
抑制する方法としては、満足できる方法ではない。
層においては、結晶性を良くするためにＶ／ＩＩＩ比を
高くしなければならないと共にチャネル層とバッファ層
との間のＶ／ＩＩＩ比の連続性を確保する必要があるの
で、チャネル層を結晶成長させる工程の効率が悪くなる
と言う新たな問題が発生する。このため、キンク現象を
抑制する方法としては、満足できる方法ではない。
【００１１】また、第２の方法によると、井戸層となる
ＩｎＧａＡｓ層のエネルギーバンドが低いため、該Ｉｎ
ＧａＡｓ層に電子が多く存在している。このため、ドレ
イン電圧を印加すると、ＩｎＧａＡｓ層に電流が流れて
しまうので、キンク現象を十分に抑制することができな
いと言う問題がある。
ＩｎＧａＡｓ層のエネルギーバンドが低いため、該Ｉｎ
ＧａＡｓ層に電子が多く存在している。このため、ドレ
イン電圧を印加すると、ＩｎＧａＡｓ層に電流が流れて
しまうので、キンク現象を十分に抑制することができな
いと言う問題がある。
【００１２】前記に鑑み、本発明は、ドレイン電圧が高
くなるとドレイン電流が急激に増加するキンク現象が発
生しない電界効果型トランジスタを提供することを目的
とする。
くなるとドレイン電流が急激に増加するキンク現象が発
生しない電界効果型トランジスタを提供することを目的
とする。
【００１３】
【課題を解決するための手段】ところで、本願発明者ら
は、バッファ層を構成するＩｎＡｌＡｓ層において結晶
欠陥が生じる原因について種々検討を加えた結果、大気
中に存在するフッ素等の不純物が半絶縁性基板の表面に
付着し、付着したフッ素等の不純物がバッファ層を結晶
成長法により形成する際に、バッファ層を構成するＩｎ
ＡｌＡｓ層中に拡散するために、該ＩｎＡｌＡｓ層に結
晶欠陥が生じることを見出した。このことは、チャネル
層に隣接するバッファ層についての検討ではないが、最
近、ＩｎＡｌＡｓ層は、他のIII −Ｖ族化合物半導体層
に比べて、大気中のフッ素等の不純物が拡散し易いと報
告されている（電子情報通信学会技術研究報告ＥＤ９
５、ｐｐ３５〜４０）ことからも理解できる。
は、バッファ層を構成するＩｎＡｌＡｓ層において結晶
欠陥が生じる原因について種々検討を加えた結果、大気
中に存在するフッ素等の不純物が半絶縁性基板の表面に
付着し、付着したフッ素等の不純物がバッファ層を結晶
成長法により形成する際に、バッファ層を構成するＩｎ
ＡｌＡｓ層中に拡散するために、該ＩｎＡｌＡｓ層に結
晶欠陥が生じることを見出した。このことは、チャネル
層に隣接するバッファ層についての検討ではないが、最
近、ＩｎＡｌＡｓ層は、他のIII −Ｖ族化合物半導体層
に比べて、大気中のフッ素等の不純物が拡散し易いと報
告されている（電子情報通信学会技術研究報告ＥＤ９
５、ｐｐ３５〜４０）ことからも理解できる。
【００１４】本発明は、前記の知見に基づいてなされた
ものであって、バッファ層が、ＩｎＡｌＡｓ層よりなる
第１層と、半絶縁性基板の表面に付着したフッ素等の不
純物がＩｎＡｌＡｓ層中に侵入することを阻止する第２
層との積層体を有する構造にするものである。
ものであって、バッファ層が、ＩｎＡｌＡｓ層よりなる
第１層と、半絶縁性基板の表面に付着したフッ素等の不
純物がＩｎＡｌＡｓ層中に侵入することを阻止する第２
層との積層体を有する構造にするものである。
【００１５】本発明に係る第１の電界効果型トランジス
タは、ＩｎＰ又はＧａＡｓよりなる半絶縁性基板と、該
半絶縁性基板の上に形成されたバッファ層と、該バッフ
ァ層の上に形成されたチャネル層とを備えた電界効果型
トランジスタを対象とし、バッファ層は、ＩｎＡｌＡｓ
よりなる第１の層と、ＡｌＧａＡｓ、ＩｎＧａＰ又はＡ
ｌＧａＰの３元混晶よりなる第２の層との積層体を有し
ている。
タは、ＩｎＰ又はＧａＡｓよりなる半絶縁性基板と、該
半絶縁性基板の上に形成されたバッファ層と、該バッフ
ァ層の上に形成されたチャネル層とを備えた電界効果型
トランジスタを対象とし、バッファ層は、ＩｎＡｌＡｓ
よりなる第１の層と、ＡｌＧａＡｓ、ＩｎＧａＰ又はＡ
ｌＧａＰの３元混晶よりなる第２の層との積層体を有し
ている。
【００１６】第１の電界効果型トランジスタによると、
ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混晶
は、ＩｎＡｌＡｓの３元混晶に比べて、電気陰性度差が
小さいために、電子の偏在が少ない。このため、フッ素
等の不純物は、ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａ
Ｐの３元混晶よりなる第２の層を通過し難いので、バッ
ファ層に拡散し難い。
ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混晶
は、ＩｎＡｌＡｓの３元混晶に比べて、電気陰性度差が
小さいために、電子の偏在が少ない。このため、フッ素
等の不純物は、ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａ
Ｐの３元混晶よりなる第２の層を通過し難いので、バッ
ファ層に拡散し難い。
【００１７】本発明に係る第２の電界効果型トランジス
タは、ＩｎＰ又はＧａＡｓよりなる半絶縁性基板と、該
半絶縁性基板の上に形成されたバッファ層と、該バッフ
ァ層の上に形成されたチャネル層とを備えた電界効果型
トランジスタを対象とし、バッファ層は、ＩｎＡｌＡｓ
よりなる第１の層と、ＧａＡｓ、ＡｌＡｓ、ＧａＰ又は
ＡｌＰの２元結晶よりなる第２の層との積層体を有して
いる。
タは、ＩｎＰ又はＧａＡｓよりなる半絶縁性基板と、該
半絶縁性基板の上に形成されたバッファ層と、該バッフ
ァ層の上に形成されたチャネル層とを備えた電界効果型
トランジスタを対象とし、バッファ層は、ＩｎＡｌＡｓ
よりなる第１の層と、ＧａＡｓ、ＡｌＡｓ、ＧａＰ又は
ＡｌＰの２元結晶よりなる第２の層との積層体を有して
いる。
【００１８】第２の電界効果型トランジスタによると、
２元結晶は、混晶でないため電子の偏在がない。このた
め、フッ素等の不純物は、ＧａＡｓ、ＡｌＡｓ、ＧａＰ
又はＡｌＰの２元結晶よりなる第２の層を通過し難いの
で、バッファ層に拡散し難い。
２元結晶は、混晶でないため電子の偏在がない。このた
め、フッ素等の不純物は、ＧａＡｓ、ＡｌＡｓ、ＧａＰ
又はＡｌＰの２元結晶よりなる第２の層を通過し難いの
で、バッファ層に拡散し難い。
【００１９】本発明に係る第３の電界効果型トランジス
タは、ＩｎＰ又はＧａＡｓよりなる半絶縁性基板と、該
半絶縁性基板の上に形成されたバッファ層と、該バッフ
ァ層の上に形成されたチャネル層とを備えた電界効果型
トランジスタを対象とし、バッファ層は、ＩｎＡｌＡｓ
よりなる第１の層と、ＩｎＧａＡｌＡｓ又はＩｎＧａＡ
ｌＰの４元混晶よりなる第２の層との積層体を有してい
る。
タは、ＩｎＰ又はＧａＡｓよりなる半絶縁性基板と、該
半絶縁性基板の上に形成されたバッファ層と、該バッフ
ァ層の上に形成されたチャネル層とを備えた電界効果型
トランジスタを対象とし、バッファ層は、ＩｎＡｌＡｓ
よりなる第１の層と、ＩｎＧａＡｌＡｓ又はＩｎＧａＡ
ｌＰの４元混晶よりなる第２の層との積層体を有してい
る。
【００２０】第３の電界効果型トランジスタによると、
ＩｎＧａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶は、Ｉ
ｎＡｌＡｓに比べて、電気陰性度差が小さいために、電
子の偏在が少ない。このため、フッ素等の不純物は、Ｉ
ｎＧａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶よりなる
第２の層を通過し難いので、バッファ層に拡散し難い。
ＩｎＧａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶は、Ｉ
ｎＡｌＡｓに比べて、電気陰性度差が小さいために、電
子の偏在が少ない。このため、フッ素等の不純物は、Ｉ
ｎＧａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶よりなる
第２の層を通過し難いので、バッファ層に拡散し難い。
【００２１】第１〜第３の電界効果型トランジスタにお
いて、積層体は、前記の第１の層と前記の第２の層とが
互いに積層されてなる超格子構造を有していることが好
ましい。
いて、積層体は、前記の第１の層と前記の第２の層とが
互いに積層されてなる超格子構造を有していることが好
ましい。
【００２２】
【発明の実施の形態】以下、本発明の一実施形態に係る
電界効果型トランジスタについて図１を参照しながら説
明する。
電界効果型トランジスタについて図１を参照しながら説
明する。
【００２３】図１は本発明の一実施形態に係る電界効果
型トランジスタの断面構造を示しており、図１に示すよ
うに、鉄ドープの半絶縁性ＩｎＰ基板１１の上に、アン
ドープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ１００ｎｍ
の第１のバッファ層１２、厚さ１０ｎｍのアンドープＩ
ｎ0.52Ａｌ0.48Ａｓ層と厚さ２ｎｍのアンドープＡｌ
0.25Ｇａ0.75Ａｓとが順次１０回づつ繰り返し積層され
てなる超格子構造を持つ第２のバッファ層１３、アンド
ープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３００ｎｍの
第３のバッファ層１４、アンドープＩｎ0.53Ｇａ0.47Ａ
ｓ層よりなる厚さ１０ｎｍのチャネル層１５、アンドー
プＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３ｎｍのスペー
サー層１６、シリコン層よりなるデルタドープ層１７、
及びアンドープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３
０ｎｍのショットキー層１８が順次結晶成長により形成
されている。ショットキー層１８の上には、シリコンド
ープのｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層よりなる厚さ５０ｎ
ｍのリセス構造を持つキャップ層１９が形成されてい
る。キャップ層１９の上にはソース電極２０及びドレイ
ン電極２１がそれぞれ形成されていると共に、キャップ
層１９におけるリセス領域にはゲート電極２２が形成さ
れている。
型トランジスタの断面構造を示しており、図１に示すよ
うに、鉄ドープの半絶縁性ＩｎＰ基板１１の上に、アン
ドープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ１００ｎｍ
の第１のバッファ層１２、厚さ１０ｎｍのアンドープＩ
ｎ0.52Ａｌ0.48Ａｓ層と厚さ２ｎｍのアンドープＡｌ
0.25Ｇａ0.75Ａｓとが順次１０回づつ繰り返し積層され
てなる超格子構造を持つ第２のバッファ層１３、アンド
ープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３００ｎｍの
第３のバッファ層１４、アンドープＩｎ0.53Ｇａ0.47Ａ
ｓ層よりなる厚さ１０ｎｍのチャネル層１５、アンドー
プＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３ｎｍのスペー
サー層１６、シリコン層よりなるデルタドープ層１７、
及びアンドープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３
０ｎｍのショットキー層１８が順次結晶成長により形成
されている。ショットキー層１８の上には、シリコンド
ープのｎ型Ｉｎ0.53Ｇａ0.47Ａｓ層よりなる厚さ５０ｎ
ｍのリセス構造を持つキャップ層１９が形成されてい
る。キャップ層１９の上にはソース電極２０及びドレイ
ン電極２１がそれぞれ形成されていると共に、キャップ
層１９におけるリセス領域にはゲート電極２２が形成さ
れている。
【００２４】尚、スペーサー層１６とショットキー層１
８との間にデルタドープ層１７を介在させる理由は次の
通りである。すなわち、チャネル層１５とゲート電極２
２との距離は短い方が好ましいが、チャネル層１５にお
いて所定のキャリア濃度を得るためには、距離を短くす
る分だけドーピング量を増やさなければならない。とこ
ろが、ドーピング量を増やすと、ドレイン耐圧が低下す
ることが考えられる。そこで、ドレイン耐圧を低下させ
ることなく、チャネル層１５とゲート電極２２との距離
を短くしつつ所定のキャリア濃度を得るために、デルタ
ドープ層１７を設けるのである。
８との間にデルタドープ層１７を介在させる理由は次の
通りである。すなわち、チャネル層１５とゲート電極２
２との距離は短い方が好ましいが、チャネル層１５にお
いて所定のキャリア濃度を得るためには、距離を短くす
る分だけドーピング量を増やさなければならない。とこ
ろが、ドーピング量を増やすと、ドレイン耐圧が低下す
ることが考えられる。そこで、ドレイン耐圧を低下させ
ることなく、チャネル層１５とゲート電極２２との距離
を短くしつつ所定のキャリア濃度を得るために、デルタ
ドープ層１７を設けるのである。
【００２５】本発明の一実施形態に係る電界効果型トラ
ンジスタにおいては、前述のように、バッファ層を、Ｉ
ｎＡｌＡｓ層よりなる第１のバッファ層１２、ＩｎＡｌ
Ａｓ層とＡｌＧａＡｓとが積層されてなる第２のバッフ
ァ層１３及びＩｎＡｌＡｓ層よりなる第３のバッファ層
１４によって構成したため、つまり、超格子構造を持つ
第２のバッファ層１３の構造を、従来のＩｎＡｌＡｓと
ＩｎＧａＡｓとからなる積層体に代えて、ＩｎＡｌＡｓ
層とＡｌＧａＡｓ層とからなる積層体にしたため、半絶
縁性ＩｎＰ基板１１の表面に付着しているフッ素等の不
純物が第２のバッファ層１３に拡散し難くなるので、第
２のバッファ層１３において、結晶欠陥が発生し難くな
る。この理由については、後ほど詳しく説明する。
ンジスタにおいては、前述のように、バッファ層を、Ｉ
ｎＡｌＡｓ層よりなる第１のバッファ層１２、ＩｎＡｌ
Ａｓ層とＡｌＧａＡｓとが積層されてなる第２のバッフ
ァ層１３及びＩｎＡｌＡｓ層よりなる第３のバッファ層
１４によって構成したため、つまり、超格子構造を持つ
第２のバッファ層１３の構造を、従来のＩｎＡｌＡｓと
ＩｎＧａＡｓとからなる積層体に代えて、ＩｎＡｌＡｓ
層とＡｌＧａＡｓ層とからなる積層体にしたため、半絶
縁性ＩｎＰ基板１１の表面に付着しているフッ素等の不
純物が第２のバッファ層１３に拡散し難くなるので、第
２のバッファ層１３において、結晶欠陥が発生し難くな
る。この理由については、後ほど詳しく説明する。
【００２６】尚、前記一実施形態においては、バッファ
層は、ＩｎＡｌＡｓ層よりなる第１のバッファ層１２
と、ＩｎＡｌＡｓとＡｌＧａＡｓとの超格子構造を持つ
第２のバッファ層１３と、ＩｎＡｌＡｓ層よりなる第３
のバッファ層１４との３つの層により構成されていた
が、これに代えて、ＩｎＡｌＡｓ層よりなる下層のバッ
ファ層と、ＩｎＡｌＡｓとＡｌＧａＡｓとの超格子構造
を持つ上層のバッファ層との２つの層により構成されて
いてもよいし、ＩｎＡｌＡｓとＡｌＧａＡｓとの超格子
構造を持つ下層のバッファ層と、ＩｎＡｌＡｓ層よりな
る上層のバッファ層とからなる２つの層により構成され
ていてもよいし、ＩｎＡｌＡｓとＡｌＧａＡｓとの超格
子構造を持つ１つのバッファ層のみによって構成されて
いてもよい。また、ＩｎＡｌＡｓとＡｌＧａＡｓとの超
格子構造に代えて、ＩｎＡｌＡｓ層とＡｌＧａＡｓ層と
が各１層づつ積層された積層体であってもよい。
層は、ＩｎＡｌＡｓ層よりなる第１のバッファ層１２
と、ＩｎＡｌＡｓとＡｌＧａＡｓとの超格子構造を持つ
第２のバッファ層１３と、ＩｎＡｌＡｓ層よりなる第３
のバッファ層１４との３つの層により構成されていた
が、これに代えて、ＩｎＡｌＡｓ層よりなる下層のバッ
ファ層と、ＩｎＡｌＡｓとＡｌＧａＡｓとの超格子構造
を持つ上層のバッファ層との２つの層により構成されて
いてもよいし、ＩｎＡｌＡｓとＡｌＧａＡｓとの超格子
構造を持つ下層のバッファ層と、ＩｎＡｌＡｓ層よりな
る上層のバッファ層とからなる２つの層により構成され
ていてもよいし、ＩｎＡｌＡｓとＡｌＧａＡｓとの超格
子構造を持つ１つのバッファ層のみによって構成されて
いてもよい。また、ＩｎＡｌＡｓとＡｌＧａＡｓとの超
格子構造に代えて、ＩｎＡｌＡｓ層とＡｌＧａＡｓ層と
が各１層づつ積層された積層体であってもよい。
【００２７】また、バッファ層としては、ＩｎＡｌＡｓ
層とＡｌＧａＡｓ層との積層体を有する構造に代えて、
ＩｎＡｌＡｓよりなる第１の層と、ＩｎＧａＰ又はＡｌ
ＧａＰの３元混晶よりなる第２の層との積層体を有する
構造でもよい。この場合、積層体としては、第１の層と
第２の層とが１層づつ積層された積層構造でもよいし、
複数の第１の層と第２の層とが互いに積層されてなる超
格子構造でもよい。
層とＡｌＧａＡｓ層との積層体を有する構造に代えて、
ＩｎＡｌＡｓよりなる第１の層と、ＩｎＧａＰ又はＡｌ
ＧａＰの３元混晶よりなる第２の層との積層体を有する
構造でもよい。この場合、積層体としては、第１の層と
第２の層とが１層づつ積層された積層構造でもよいし、
複数の第１の層と第２の層とが互いに積層されてなる超
格子構造でもよい。
【００２８】以下、バッファ層が、ＩｎＡｌＡｓよりな
る第１の層と、ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａ
Ｐの３元混晶よりなる第２の層との積層体を有している
と、半絶縁性基板の表面に付着しているフッ素等の不純
物がバッファ層中に拡散し難くなる理由について説明す
る。
る第１の層と、ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａ
Ｐの３元混晶よりなる第２の層との積層体を有している
と、半絶縁性基板の表面に付着しているフッ素等の不純
物がバッファ層中に拡散し難くなる理由について説明す
る。
【００２９】第１の層を構成するＩｎＡｌＡｓの電気陰
性度差は０．６１ｅＶであるのに対して、第２の層を構
成するＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの電気
陰性度差は、それぞれ０．１８ｅＶ、０．５５ｅＶ又は
０．０９ｅＶであって、ＩｎＡｌＡｓの電気陰性度差に
比べて非常に小さい値である。電気陰性度差が小さい
と、電子の偏在が少なくなるため、フッ素等の原子が拡
散し難くなるのである。以下、この理由について説明す
る。
性度差は０．６１ｅＶであるのに対して、第２の層を構
成するＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの電気
陰性度差は、それぞれ０．１８ｅＶ、０．５５ｅＶ又は
０．０９ｅＶであって、ＩｎＡｌＡｓの電気陰性度差に
比べて非常に小さい値である。電気陰性度差が小さい
と、電子の偏在が少なくなるため、フッ素等の原子が拡
散し難くなるのである。以下、この理由について説明す
る。
【００３０】ところで、結晶は原子が相互に電子を補い
合うことによって結合し、電子を共有することにより結
合した原子が結晶の骨格を構成するが、イオン性結晶の
場合には、共有される電子は一方の原子に偏在する。原
子の大きさは原子を構成する電子雲の広がりによって決
まるため、電子が偏在した原子は実効的に半径が大きく
なる。このことは原子を分子に置き換えた場合にも当て
はまる。
合うことによって結合し、電子を共有することにより結
合した原子が結晶の骨格を構成するが、イオン性結晶の
場合には、共有される電子は一方の原子に偏在する。原
子の大きさは原子を構成する電子雲の広がりによって決
まるため、電子が偏在した原子は実効的に半径が大きく
なる。このことは原子を分子に置き換えた場合にも当て
はまる。
【００３１】前記の電子の偏在を示す指標として、電気
陰性度差が用いられ、電気陰性度差が大きい場合には、
原子同士及び分子同士の間において電子が大きく偏在す
る。図２（ａ）は、電気陰性度差が大きいＩｎＡｌＡｓ
における電子の偏在状態を示しており、実線で示すよう
に、電子の偏在が大きいために、ＩｎＡｌＡｓの混晶同
士の間の隙間が大きい。尚、図２（ａ）において、一点
鎖線は電子が偏在していない状態を示している。図２
（ｂ）は、電気陰性度差が小さいＡｌＧａＡｓにおける
電子の偏在状態を示しており、電子の偏在が小さいため
に、ＡｌＧａＡｓの混晶同士の間の隙間は小さい。
陰性度差が用いられ、電気陰性度差が大きい場合には、
原子同士及び分子同士の間において電子が大きく偏在す
る。図２（ａ）は、電気陰性度差が大きいＩｎＡｌＡｓ
における電子の偏在状態を示しており、実線で示すよう
に、電子の偏在が大きいために、ＩｎＡｌＡｓの混晶同
士の間の隙間が大きい。尚、図２（ａ）において、一点
鎖線は電子が偏在していない状態を示している。図２
（ｂ）は、電気陰性度差が小さいＡｌＧａＡｓにおける
電子の偏在状態を示しており、電子の偏在が小さいため
に、ＡｌＧａＡｓの混晶同士の間の隙間は小さい。
【００３２】電子の偏在は、原子の充填率を局所的に低
下させると考えられる。例えば、ＡｌＧａＡｓの電気陰
性度差は０．１８ｅＶで、ＩｎＡｌＡｓの電気陰性度差
は０．６１ｅＶであるから、ＡｌＧａＡｓはＩｎＡｌＡ
ｓに比べて、充填率の局所的な低下の度合いが小さいた
め、フッ素等の不純物が拡散し難いのである。
下させると考えられる。例えば、ＡｌＧａＡｓの電気陰
性度差は０．１８ｅＶで、ＩｎＡｌＡｓの電気陰性度差
は０．６１ｅＶであるから、ＡｌＧａＡｓはＩｎＡｌＡ
ｓに比べて、充填率の局所的な低下の度合いが小さいた
め、フッ素等の不純物が拡散し難いのである。
【００３３】図３は、半絶縁性ＩｎＰ基板１１と第１の
バッファ層１２との間のエピタキシャル界面に存在する
フッ素が第２のバッファ層１３を通って第３のバッファ
層１４に向かう状態を模式的に示しており、図３に示す
ように、フッ素は第２のバッファ層１３を構成するＡｌ
ＧａＡｓ層に拡散を阻止されるので、第３のバッファ層
１４には殆ど到達しない。
バッファ層１２との間のエピタキシャル界面に存在する
フッ素が第２のバッファ層１３を通って第３のバッファ
層１４に向かう状態を模式的に示しており、図３に示す
ように、フッ素は第２のバッファ層１３を構成するＡｌ
ＧａＡｓ層に拡散を阻止されるので、第３のバッファ層
１４には殆ど到達しない。
【００３４】尚、前記の実施形態においては、バッファ
層が、ＩｎＡｌＡｓよりなる第１の層と、ＡｌＧａＡ
ｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混晶よりなる第２
の層との積層体を有していたが、これに代えて、ＩｎＡ
ｌＡｓよりなる第１の層と、ＧａＡｓ、ＡｌＡｓ、Ｇａ
Ｐ又はＡｌＰの２元結晶よりなる第２の層との積層体で
もよいし、ＩｎＡｌＡｓよりなる第１の層と、ＩｎＧａ
ＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶よりなる第２の
層との積層体でもよい。
層が、ＩｎＡｌＡｓよりなる第１の層と、ＡｌＧａＡ
ｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混晶よりなる第２
の層との積層体を有していたが、これに代えて、ＩｎＡ
ｌＡｓよりなる第１の層と、ＧａＡｓ、ＡｌＡｓ、Ｇａ
Ｐ又はＡｌＰの２元結晶よりなる第２の層との積層体で
もよいし、ＩｎＡｌＡｓよりなる第１の層と、ＩｎＧａ
ＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶よりなる第２の
層との積層体でもよい。
【００３５】バッファ層が２元結晶よりなる積層体を有
している場合には、２元結晶は、混晶でないため、電子
の偏在がないので、フッ素等の不純物の拡散を抑制する
ことができる。
している場合には、２元結晶は、混晶でないため、電子
の偏在がないので、フッ素等の不純物の拡散を抑制する
ことができる。
【００３６】また、バッファ層が４元混晶の場合には、
電気陰性度差が小さい混晶であれば、電子の偏在が少な
いので、３元混晶の場合と同様の理由によってフッ素等
の不純物の拡散を抑制することができる。前記のＩｎＧ
ａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶は、電気陰性
度差が小さいので、フッ素等の不純物の拡散を抑制する
ことができる。４元混晶の場合には、バッファ層の組成
を選択することにより、ＩｎＰ基板又はＧａＡｓ基板と
格子整合させることができる。
電気陰性度差が小さい混晶であれば、電子の偏在が少な
いので、３元混晶の場合と同様の理由によってフッ素等
の不純物の拡散を抑制することができる。前記のＩｎＧ
ａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶は、電気陰性
度差が小さいので、フッ素等の不純物の拡散を抑制する
ことができる。４元混晶の場合には、バッファ層の組成
を選択することにより、ＩｎＰ基板又はＧａＡｓ基板と
格子整合させることができる。
【００３７】尚、バッファ層が、前述した３元混晶、２
元結晶又は４元混晶よりなる第２の層を有していると、
鉄ドープの半絶縁性ＩｎＰ基板１１からバッファ層に拡
散してくる鉄があっても、バッファ層が鉄の拡散を阻止
するため、鉄がチャネル層に拡散する事態を防止する効
果も期待できる。
元結晶又は４元混晶よりなる第２の層を有していると、
鉄ドープの半絶縁性ＩｎＰ基板１１からバッファ層に拡
散してくる鉄があっても、バッファ層が鉄の拡散を阻止
するため、鉄がチャネル層に拡散する事態を防止する効
果も期待できる。
【００３８】また、前記実施形態においては、基板とし
て、鉄ドープの半絶縁性ＩｎＰ基板を用いたが、これに
代えて、鉄がドーピングされていない半絶縁性ＩｎＰ基
板を用いてもよいし、半絶縁性ＧａＡｓ基板を用いても
よい。
て、鉄ドープの半絶縁性ＩｎＰ基板を用いたが、これに
代えて、鉄がドーピングされていない半絶縁性ＩｎＰ基
板を用いてもよいし、半絶縁性ＧａＡｓ基板を用いても
よい。
【００３９】以下、前記実施形態に係る電界効果型トラ
ンジスタの製造方法について、図４（ａ）〜（ｃ）、図
５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）を参照しなが
ら説明する。
ンジスタの製造方法について、図４（ａ）〜（ｃ）、図
５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）を参照しなが
ら説明する。
【００４０】まず、図４（ａ）に示すように、鉄ドープ
の半絶縁性ＩｎＰ基板１１の上に、ＭＢＥ法により、ア
ンドープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ１００ｎ
ｍの第１のバッファ層１２、厚さ１０ｎｍのアンドープ
Ｉｎ0.52Ａｌ0.48Ａｓ層と厚さ２ｎｍのアンドープＡｌ
0.25Ｇａ0.75Ａｓとが順次１０回づつ繰り返し積層され
てなる超格子構造を持つ第２のバッファ層１３、アンド
ープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３００ｎｍの
第３のバッファ層１４、アンドープＩｎ0.53Ｇａ0.47Ａ
ｓ層よりなる厚さ１０ｎｍのチャネル層１５、アンドー
プＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３ｎｍのスペー
サー層１６、シリコン層よりなるデルタドープ層１７、
アンドープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３０ｎ
ｍのショットキー層１８、及び、シリコンドープのｎ型
Ｉｎ0.53Ｇａ0.47Ａｓ層よりなる厚さ５０ｎｍのキャッ
プ層１９を順次エピタキシャル成長させた後、キャップ
層１９の上におけるトランジスタ形成領域に第１のレジ
ストパターン３０を形成する。
の半絶縁性ＩｎＰ基板１１の上に、ＭＢＥ法により、ア
ンドープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ１００ｎ
ｍの第１のバッファ層１２、厚さ１０ｎｍのアンドープ
Ｉｎ0.52Ａｌ0.48Ａｓ層と厚さ２ｎｍのアンドープＡｌ
0.25Ｇａ0.75Ａｓとが順次１０回づつ繰り返し積層され
てなる超格子構造を持つ第２のバッファ層１３、アンド
ープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３００ｎｍの
第３のバッファ層１４、アンドープＩｎ0.53Ｇａ0.47Ａ
ｓ層よりなる厚さ１０ｎｍのチャネル層１５、アンドー
プＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３ｎｍのスペー
サー層１６、シリコン層よりなるデルタドープ層１７、
アンドープＩｎ0.52Ａｌ0.48Ａｓ層よりなる厚さ３０ｎ
ｍのショットキー層１８、及び、シリコンドープのｎ型
Ｉｎ0.53Ｇａ0.47Ａｓ層よりなる厚さ５０ｎｍのキャッ
プ層１９を順次エピタキシャル成長させた後、キャップ
層１９の上におけるトランジスタ形成領域に第１のレジ
ストパターン３０を形成する。
【００４１】次に、図４（ｂ）に示すように、第１のレ
ジストパターン３０をマスクとしてエピタキシャル成長
層に対して、例えばリン酸系のエッチャントを用いてエ
ッチングを行なって、エピタキシャル成長層よりなるメ
サ構造体３１を形成した後、第１のレジストパターン３
０を除去する。
ジストパターン３０をマスクとしてエピタキシャル成長
層に対して、例えばリン酸系のエッチャントを用いてエ
ッチングを行なって、エピタキシャル成長層よりなるメ
サ構造体３１を形成した後、第１のレジストパターン３
０を除去する。
【００４２】次に、図４（ｃ）に示すように、キャップ
層１９の上に、ソース及びドレイン領域に開口部を有す
る第２のレジストパターン３２を形成した後、全面に亘
ってオーミック金属例えばＮｉ／ＡｕＧｅ／Ａｕを蒸着
して第１の金属膜３３を堆積する。
層１９の上に、ソース及びドレイン領域に開口部を有す
る第２のレジストパターン３２を形成した後、全面に亘
ってオーミック金属例えばＮｉ／ＡｕＧｅ／Ａｕを蒸着
して第１の金属膜３３を堆積する。
【００４３】次に、第２のレジストパターン３２をリフ
トオフすると、図５（ａ）に示すように、キャップ層１
９の上に第１の金属膜３３よりなるソース電極２０及び
ドレイン電極２１が形成される。
トオフすると、図５（ａ）に示すように、キャップ層１
９の上に第１の金属膜３３よりなるソース電極２０及び
ドレイン電極２１が形成される。
【００４４】次に、図５（ｂ）に示すように、キャップ
層１９の上に、ＥＢに感光するレジスト材料例えばＰＭ
ＭＡよりなる第１のレジスト膜３４を堆積した後、該第
１のレジスト膜３４の上に、同じくＥＢに感光するレジ
スト材料例えばＰ（ＭＭＡ／ＭＡＡ）（Poly(methylmet
hacrylate-co-methacrylate acid) ）よりなる第２のレ
ジスト膜３５を堆積する。
層１９の上に、ＥＢに感光するレジスト材料例えばＰＭ
ＭＡよりなる第１のレジスト膜３４を堆積した後、該第
１のレジスト膜３４の上に、同じくＥＢに感光するレジ
スト材料例えばＰ（ＭＭＡ／ＭＡＡ）（Poly(methylmet
hacrylate-co-methacrylate acid) ）よりなる第２のレ
ジスト膜３５を堆積する。
【００４５】次に、図５（ｃ）に示すように、第２のレ
ジスト膜３５に対してＥＢ露光を行なった後、現像し
て、例えば０．５μｍのスペースパターンを形成し、さ
らに、第１のレジスト膜３４に対してＥＢビームを照射
して、第１のレジスト膜３４に例えば０．１μｍのスペ
ースパターンを形成する。
ジスト膜３５に対してＥＢ露光を行なった後、現像し
て、例えば０．５μｍのスペースパターンを形成し、さ
らに、第１のレジスト膜３４に対してＥＢビームを照射
して、第１のレジスト膜３４に例えば０．１μｍのスペ
ースパターンを形成する。
【００４６】次に、キャップ層１９に対して、リン酸系
のエッチャントを用いてリセスエッチングを行なって、
図６（ａ）に示すように、キャップ層１９にリセス領域
を形成する。
のエッチャントを用いてリセスエッチングを行なって、
図６（ａ）に示すように、キャップ層１９にリセス領域
を形成する。
【００４７】次に、図６（ｂ）に示すように、第２のレ
ジスト膜３５の上に全面に亘って、ゲート金属例えばＴ
ｉ／Ｐｔ／Ａｕを蒸着して、第２の金属膜３６を形成し
た後、第１のレジスト膜３４及び第２のレジスト膜３５
をリフトオフすると、図６（ｃ）に示すように、ソース
電極２０及びドレイン電極２１が露出すると共に、キャ
ップ層１９のリセス領域に第２の金属膜３６よりなるゲ
ート電極２２が形成される。
ジスト膜３５の上に全面に亘って、ゲート金属例えばＴ
ｉ／Ｐｔ／Ａｕを蒸着して、第２の金属膜３６を形成し
た後、第１のレジスト膜３４及び第２のレジスト膜３５
をリフトオフすると、図６（ｃ）に示すように、ソース
電極２０及びドレイン電極２１が露出すると共に、キャ
ップ層１９のリセス領域に第２の金属膜３６よりなるゲ
ート電極２２が形成される。
【００４８】
【発明の効果】第１の電界効果型トランジスタによる
と、ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混
晶は、従来のバッファ層を構成するＩｎＡｌＡｓに比べ
て電子陰性度の差が小さくて電子の偏在が少ないため、
ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混晶よ
りなる第２の層がフッ素等の不純物の通過を阻止するの
で、フッ素等の不純物がバッファ層に拡散し難い。この
ため、バッファ層において結晶欠陥に伴う電子トラップ
が発生し難いので、キンク現象が生じない。
と、ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混
晶は、従来のバッファ層を構成するＩｎＡｌＡｓに比べ
て電子陰性度の差が小さくて電子の偏在が少ないため、
ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混晶よ
りなる第２の層がフッ素等の不純物の通過を阻止するの
で、フッ素等の不純物がバッファ層に拡散し難い。この
ため、バッファ層において結晶欠陥に伴う電子トラップ
が発生し難いので、キンク現象が生じない。
【００４９】本発明に係る第２の電界効果型トランジス
タによると、ＧａＡｓ、ＡｌＡｓ、ＧａＰ又はＡｌＰの
２元結晶は電子の偏在がないため、ＧａＡｓ、ＡｌＡ
ｓ、ＧａＰ又はＡｌＰの２元結晶よりなる第２の層がフ
ッ素等の不純物の通過を阻止するので、フッ素等の不純
物がバッファ層に拡散し難い。このため、バッファ層に
おいて結晶欠陥に伴う電子トラップが発生し難いので、
キンク現象が生じない。
タによると、ＧａＡｓ、ＡｌＡｓ、ＧａＰ又はＡｌＰの
２元結晶は電子の偏在がないため、ＧａＡｓ、ＡｌＡ
ｓ、ＧａＰ又はＡｌＰの２元結晶よりなる第２の層がフ
ッ素等の不純物の通過を阻止するので、フッ素等の不純
物がバッファ層に拡散し難い。このため、バッファ層に
おいて結晶欠陥に伴う電子トラップが発生し難いので、
キンク現象が生じない。
【００５０】第３の電界効果型トランジスタによると、
ＩｎＧａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶は、従
来のバッファ層を構成するＩｎＡｌＡｓに比べて電子陰
性度の差が小さくて電子の偏在が少ないため、ＩｎＧａ
ＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶よりなる第２の
層がフッ素等の不純物の通過を阻止するので、フッ素等
の不純物がバッファ層に拡散し難い。このため、バッフ
ァ層において結晶欠陥に伴う電子トラップが発生し難い
ので、キンク現象が生じない。
ＩｎＧａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶は、従
来のバッファ層を構成するＩｎＡｌＡｓに比べて電子陰
性度の差が小さくて電子の偏在が少ないため、ＩｎＧａ
ＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶よりなる第２の
層がフッ素等の不純物の通過を阻止するので、フッ素等
の不純物がバッファ層に拡散し難い。このため、バッフ
ァ層において結晶欠陥に伴う電子トラップが発生し難い
ので、キンク現象が生じない。
【００５１】第１〜第３の電界効果型トランジスタにお
いて、積層体が第１の層と第２の層とが互いに積層され
てなる超格子構造を有していると、積層体を構成する複
数の第２の層のそれぞれがフッ素等の不純物の拡散を阻
止するので、フッ素等の不純物はバッファ層に一層拡散
し難くなる。
いて、積層体が第１の層と第２の層とが互いに積層され
てなる超格子構造を有していると、積層体を構成する複
数の第２の層のそれぞれがフッ素等の不純物の拡散を阻
止するので、フッ素等の不純物はバッファ層に一層拡散
し難くなる。
【図１】本発明の一実施形態に係る電界効果型トランジ
スタの断面図である。
スタの断面図である。
【図２】（ａ）は電気陰性度差が大きいＩｎＡｌＡｓよ
りなる３元混晶における電子の偏在状態を説明する模式
図であり、（ｂ）は電気陰性度差が小さいＡｌＧａＡｓ
よりなる３元混晶における電子の偏在状態を説明する模
式図である。
りなる３元混晶における電子の偏在状態を説明する模式
図であり、（ｂ）は電気陰性度差が小さいＡｌＧａＡｓ
よりなる３元混晶における電子の偏在状態を説明する模
式図である。
【図３】前記一実施形態に係る電界効果型トランジスタ
のバッファ層において、フッ素が拡散し難いことを説明
する断面模式図である。
のバッファ層において、フッ素が拡散し難いことを説明
する断面模式図である。
【図４】（ａ）〜（ｃ）は、前記一実施形態に係る電界
効果型トランジスタの製造方法の各工程を説明する断面
図である。
効果型トランジスタの製造方法の各工程を説明する断面
図である。
【図５】（ａ）〜（ｃ）は、前記一実施形態に係る電界
効果型トランジスタの製造方法の各工程を説明する断面
図である。
効果型トランジスタの製造方法の各工程を説明する断面
図である。
【図６】（ａ）〜（ｃ）は、前記一実施形態に係る電界
効果型トランジスタの製造方法の各工程を説明する断面
図である。
効果型トランジスタの製造方法の各工程を説明する断面
図である。
【図７】従来の電界効果型トランジスタの断面図であ
る。
る。
１１ 鉄ドープ半絶縁性ＩｎＰ基板 １２ 第１のバッファ層 １３ 第２のバッファ層 １４ 第３のバッファ層 １５ チャネル層 １６ スペーサー層 １７ デルタドープ層 １８ ショットキー層 １９ キャップ層 ２０ ソース電極 ２１ ドレイン電極 ２２ ゲート電極 ３０ 第１のレジストパターン ３１ メサ構造体 ３２ 第２のレジストパターン ３３ 第１の金属膜 ３４ 第１のレジスト膜 ３５ 第２のレジスト膜 ３６ 第２の金属膜
Claims (4)
- 【請求項１】 ＩｎＰ又はＧａＡｓよりなる半絶縁性基
板と、該半絶縁性基板の上に形成されたバッファ層と、
該バッファ層の上に形成されたチャネル層とを備えた電
界効果型トランジスタであって、 前記バッファ層は、ＩｎＡｌＡｓよりなる第１の層と、
ＡｌＧａＡｓ、ＩｎＧａＰ又はＡｌＧａＰの３元混晶よ
りなる第２の層との積層体を有していることを特徴とす
る電界効果型トランジスタ。 - 【請求項２】 ＩｎＰ又はＧａＡｓよりなる半絶縁性基
板と、該半絶縁性基板の上に形成されたバッファ層と、
該バッファ層の上に形成されたチャネル層とを備えた電
界効果型トランジスタであって、 前記バッファ層は、ＩｎＡｌＡｓよりなる第１の層と、
ＧａＡｓ、ＡｌＡｓ、ＧａＰ又はＡｌＰの２元結晶より
なる第２の層との積層体を有していることを特徴とする
電界効果型トランジスタ。 - 【請求項３】 ＩｎＰ又はＧａＡｓよりなる半絶縁性基
板と、該半絶縁性基板の上に形成されたバッファ層と、
該バッファ層の上に形成されたチャネル層とを備えた電
界効果型トランジスタであって、 前記バッファ層は、ＩｎＡｌＡｓよりなる第１の層と、
ＩｎＧａＡｌＡｓ又はＩｎＧａＡｌＰの４元混晶よりな
る第２の層との積層体を有していることを特徴とする電
界効果型トランジスタ。 - 【請求項４】 前記積層体は、前記第１の層と前記第２
の層とが互いに積層されてなる超格子構造を有している
ことを特徴とする請求項１〜３のいずれか１項に記載の
電界効果型トランジスタ。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9050618A JPH10247727A (ja) | 1997-03-05 | 1997-03-05 | 電界効果型トランジスタ |
| TW087100752A TW375841B (en) | 1997-03-05 | 1998-01-21 | Field effect type transistors |
| CNB981008402A CN1155099C (zh) | 1997-03-05 | 1998-02-20 | 场效应晶体管 |
| CA002231206A CA2231206A1 (en) | 1997-03-05 | 1998-03-03 | Field effect transistor |
| EP98103825A EP0863554B1 (en) | 1997-03-05 | 1998-03-04 | Field-effect transistor |
| ES98103825T ES2184155T3 (es) | 1997-03-05 | 1998-03-04 | Transistor con efecto de campo. |
| DE69808161T DE69808161T2 (de) | 1997-03-05 | 1998-03-04 | Feldeffekttransistor |
| KR1019980007293A KR19980079943A (ko) | 1997-03-05 | 1998-03-05 | 전계 효과형 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9050618A JPH10247727A (ja) | 1997-03-05 | 1997-03-05 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247727A true JPH10247727A (ja) | 1998-09-14 |
Family
ID=12863974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9050618A Pending JPH10247727A (ja) | 1997-03-05 | 1997-03-05 | 電界効果型トランジスタ |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP0863554B1 (ja) |
| JP (1) | JPH10247727A (ja) |
| KR (1) | KR19980079943A (ja) |
| CN (1) | CN1155099C (ja) |
| CA (1) | CA2231206A1 (ja) |
| DE (1) | DE69808161T2 (ja) |
| ES (1) | ES2184155T3 (ja) |
| TW (1) | TW375841B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462361B1 (en) | 1995-12-27 | 2002-10-08 | Showa Denko K.K. | GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure |
| DE10047659B4 (de) * | 1999-09-28 | 2007-12-27 | Showa Denko K.K. | Epitaktische GaInP-Stapelstruktur und Herstellungsverfahren dafür sowie FET-Transistor unter Verwendung dieser Struktur |
| US10079324B2 (en) | 2015-07-30 | 2018-09-18 | Mitsubishi Electric Corporation | Semiconductor light-receiving device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7297977B2 (en) * | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7465972B2 (en) * | 2005-01-21 | 2008-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance CMOS device design |
| JP5495069B2 (ja) * | 2011-05-17 | 2014-05-21 | 古河電気工業株式会社 | 半導体素子及びその製造方法 |
| WO2013001676A1 (ja) * | 2011-06-30 | 2013-01-03 | パナソニック株式会社 | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
| US8941123B2 (en) * | 2013-05-30 | 2015-01-27 | International Business Machines Corporation | Local interconnects by metal-III-V alloy wiring in semi-insulating III-V substrates |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666334B2 (ja) * | 1987-02-10 | 1994-08-24 | 日本電気株式会社 | 電界効果トランジスタ |
| JPS63278277A (ja) * | 1987-05-09 | 1988-11-15 | Fujitsu Ltd | 化合物半導体装置 |
| JPH01233776A (ja) * | 1988-03-14 | 1989-09-19 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JPH01256176A (ja) * | 1988-04-05 | 1989-10-12 | Fujitsu Ltd | 化合物半導体装置 |
| JPH02150038A (ja) * | 1988-11-30 | 1990-06-08 | Sharp Corp | 変調ドープ電界効果トランジスタ |
| JPH04369842A (ja) * | 1991-06-19 | 1992-12-22 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
| JP2611735B2 (ja) * | 1993-12-22 | 1997-05-21 | 日本電気株式会社 | ヘテロ接合ｆｅｔ |
| US5856685A (en) * | 1995-02-22 | 1999-01-05 | Nec Corporation | Heterojunction field effect transistor |
-
1997
- 1997-03-05 JP JP9050618A patent/JPH10247727A/ja active Pending
-
1998
- 1998-01-21 TW TW087100752A patent/TW375841B/zh not_active IP Right Cessation
- 1998-02-20 CN CNB981008402A patent/CN1155099C/zh not_active Expired - Fee Related
- 1998-03-03 CA CA002231206A patent/CA2231206A1/en not_active Abandoned
- 1998-03-04 ES ES98103825T patent/ES2184155T3/es not_active Expired - Lifetime
- 1998-03-04 EP EP98103825A patent/EP0863554B1/en not_active Expired - Lifetime
- 1998-03-04 DE DE69808161T patent/DE69808161T2/de not_active Expired - Fee Related
- 1998-03-05 KR KR1019980007293A patent/KR19980079943A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462361B1 (en) | 1995-12-27 | 2002-10-08 | Showa Denko K.K. | GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure |
| US6841435B2 (en) | 1999-09-28 | 2005-01-11 | Showa Denko K.K. | Method for fabricating a GaInP epitaxial stacking structure |
| DE10047659B4 (de) * | 1999-09-28 | 2007-12-27 | Showa Denko K.K. | Epitaktische GaInP-Stapelstruktur und Herstellungsverfahren dafür sowie FET-Transistor unter Verwendung dieser Struktur |
| US10079324B2 (en) | 2015-07-30 | 2018-09-18 | Mitsubishi Electric Corporation | Semiconductor light-receiving device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW375841B (en) | 1999-12-01 |
| CN1155099C (zh) | 2004-06-23 |
| EP0863554B1 (en) | 2002-09-25 |
| DE69808161D1 (de) | 2002-10-31 |
| KR19980079943A (ko) | 1998-11-25 |
| CN1192587A (zh) | 1998-09-09 |
| EP0863554A3 (en) | 1998-12-30 |
| ES2184155T3 (es) | 2003-04-01 |
| DE69808161T2 (de) | 2003-01-30 |
| EP0863554A2 (en) | 1998-09-09 |
| CA2231206A1 (en) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001244456A (ja) | 化合物半導体装置およびその製造方法 | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| EP0249371B1 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| JPH10247727A (ja) | 電界効果型トランジスタ | |
| JP3174293B2 (ja) | 半導体装置 | |
| JP2004221363A (ja) | 高速電子移動度トランジスタ用エピタキシャルウェハ | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP4704614B2 (ja) | 半導体素子及びその製造方法 | |
| JP4347919B2 (ja) | 半導体装置 | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2879250B2 (ja) | 電界効果半導体装置 | |
| JP3127863B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02285682A (ja) | 半導体装置 | |
| JP2003347307A (ja) | 半導体装置 | |
| JP6720775B2 (ja) | 化合物半導体装置、及び化合物半導体装置の製造方法 | |
| JP2006114659A (ja) | 電界効果トランジスタ | |
| JP2004281702A (ja) | 半導体装置 | |
| JP3481554B2 (ja) | ヘテロ構造型電界効果トランジスタ | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH07283396A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2780325B2 (ja) | 半導体積層構造及びこれを有する半導体素子 | |
| JP2004221364A (ja) | 高速電子移動度トランジスタ用エピタキシャルウェハ | |
| JP2003234358A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020827 |