JP3481554B2 - ヘテロ構造型電界効果トランジスタ - Google Patents
ヘテロ構造型電界効果トランジスタInfo
- Publication number
- JP3481554B2 JP3481554B2 JP2000142648A JP2000142648A JP3481554B2 JP 3481554 B2 JP3481554 B2 JP 3481554B2 JP 2000142648 A JP2000142648 A JP 2000142648A JP 2000142648 A JP2000142648 A JP 2000142648A JP 3481554 B2 JP3481554 B2 JP 3481554B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conduction band
- schottky junction
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
果トランジスタに関し、詳しくは、超高速集積回路、ミ
リ波・マイクロ波集積回路等の能動素子として利用でき
る、高速、高利得および低ノイズ等すぐれた特性を有
し、かつ、長期信頼性が高いヘテロ構造型電界効果トラ
ンジスタに関する。
ランジスタ(HFET)の構造の一例を図2に示す。図
2から明らかなように、半絶縁性InP基板の上に厚さ
200nmのInA1As層からなるバッファ層6、厚
さ15nmのInGaAs層からなるチャネル層5、厚
さ3nmのInA1As層からなるスペーサ層4、不純
物としてSiが1×1019cm−3ドープされたのI
nAlAs層(厚さ5nm)からなるキャリア供給層
3、および厚さ10nmのInA1As層からなるショ
ットキー接合形成層2が、周知の有機金属気相成長法等
を用いたエピタキシャル成長によって、順次積層されて
形成されている。
上の所定部分には、WSi等の金属層が堆積されてゲー
ト電極1が形成されている。このゲート電極1の左右に
は、所定の間隔を介してオーミック電極であるソース電
極8およびドレイン電極9が形成され、チャネル層5の
キャリア電子と電気的に接続されている。
オーミック接合を形成するためには、例えば、ソース・
ドレイン電極8、9としてAuGe層を堆積し、アニー
ルを行ってショットキー接合形成層2と反応させ、オー
ミック接合を形成することが行われている。あるいは、
図2に示したように、ショットキー接合形成層2の上に
Siが高濃度(2×1019cm−3)ドープされたI
nGaAs等をn+コンタクト層7として成長させてお
き、その表面上に例えばTi/Pt/Au等の積層膜を
堆積してソース・ドレイン電極8、9としてもよい。ゲ
ート電極1を形成するために金属膜を堆積する際には、
ゲート電極1が形成される部分上に堆積された上記n+
コンタクト層7をエッチングして、ショットキー接合形
成層2の表面をあらかじめ露出させておく。このn+コ
ンタクト層7のエッチングを均一性良く行うために、高
濃度のn+コンタクト層7とショットキー接合形成層2
の間に、薄い(5nm)エッチング停止層(図示せず)
を挿入することも行われる。
の大きな物質からなる半導体層が使用される。ショット
キー接合形成層2としては、チャネル層5より伝導帯エ
ネルギーが高く、さらにキャリア濃度を大きくするため
に、上記チャネル層5とのエネルギー差が大きな材料が
選ばれる。ショットキー接合形成層2、キャリア供給層
3およびスペーサ層4としては、通常は同一の物質から
なる層が使用される。キャリア供給層3を形成する代わ
りに、ショットキー接合形成層2とスペーサ層4の間に
Siの面ドープ(デルタドープ)を行う方法も提案され
ている。また、ドナー不純物であるSiと他の不純物
(例えばフッ素)の反応を抑えるために、ショットキー
接合形成層2とは異なる材料(例えばAlGaAs)の
層を、キャリア供給層3として使用することもあるが、
この場合は、キャリア供給層3とショットキー接合形成
層2の間における伝導帯エネルギーの不連続の発生を防
止できるような物質が選択される。
Tでは、ゲート電極1に電圧を印加してチャネル層5の
2次元電子ガスの濃度を変化させることによって、ソー
ス8とドレイン9の間に流れる電流が制御され、トラン
ジスタ動作が得られる。
子は、キャリア供給層3にドープされたSi等の不純物
がドナーとなることによって供給される。キャリア濃度
の低下が起こる原因はいくつか考えられるが、ドナーの
不活性化もそのひとつである。このようなドナーの不活
性化は、熱や電界等のストレスによって拡散してきたフ
ッ素等の他の不純物がドナー原子と結合したり、あるい
は、結晶中のドナー原子が、本来の格子点とは異なる位
置に移動したりすることによって起こると考えられる。
前者に対しては、不純物の混入を防ぐ障壁を設ける等の
対策が提案されているが、後者は、キャリア供給層の材
料そのものの性質に依存する要因であるため、キャリア
供給層の材料が適切でない限り問題の解決は不可能であ
る。
は、ショットキー接合の形成層に適した材料、すなわ
ち、バンドギャップが大きく、ショットキー障壁高さの
高い材料が選ばれる。しかし、多くの化合物半導体にお
いては、ショットキー障壁高さは接合する金属の種類に
あまり依存しないことが明らかになった。この事実は、
金属との界面に高濃度に発生した半導体中の深い準位に
よって、ショットキー障壁高さが決定されることを意味
している。このような深い準位は、結晶中の原子が本来
の格子点とは異なる位置に移動する等によって格子欠陥
が発生し、結晶の周期性が乱されることによって生じ
る。ある材料に高濃度の深い準位が存在するときに、フ
ェルミ準位が固定されるエネルギーをフェルミ準位安定
化エネルギーという。格子欠陥が少ない材料中では、フ
ェルミ準位は、ドープされた不純物濃度に依存し、キャ
リア濃度nとフェルミ準位Efの関係は、下記式(1)
で表される。
ルツマン定数、Tは絶対温度である。例えば、高濃度の
ドナーがドープされて濃度nが大きい場合は、フェルミ
準位Efは伝導帯近くに存在する。ドナー濃度nが小さ
いほどフェルミ準位Efはバンドギャップの中央に向け
て下がっていく。
ァイルEcとフェルミ準位Efを図3に示す。図3
(a)に示したように、キャリア供給層3においては、
ドナーが高濃度にドープされているため、フェルミ準位
Efと伝導帯エネルギーEcの差は小さく、フェルミ準
位は伝導帯に近いところに存在する。しかし、熱や通電
等のストレスによって上記キャリア供給層3に深い準位
が高濃度に形成されると、図3(b)に示したように、
上記キャリア供給層3におけるフェルミ準位Efと伝導
帯エネルギーEcの間の差は大きくなり、フェルミ準位
Efはフェルミ準位安定化エネルギーに近づく。この変
化のため、フェルミ準位安定化エネルギーが初期のフェ
ルミ準位より低い場合は、キャリア濃度が減少する。
が伝導帯から離れたエネルギー位置にあるほど、深い準
位形成にともなうキャリア濃度の減少が大きくなる。そ
れとは逆に、フェルミ準位安定化エネルギーが伝導帯に
近い材料は、格子欠陥発生にともなうキャリア濃度の減
少が少ない。
う観点からは、フェルミ準位安定化エネルギーが伝導帯
に近い材料が好ましく、フェルミ準位安定化エネルギー
が伝導帯から離れている材料の場合は、深い準位が形成
されにくい材料がキャリア供給層に適している。なお、
図3において、記号Evは値電子帯を示す。
ゲートリーク電流の抑制という観点からショットキー障
壁が高い材料が適している。このショットキー障壁は、
多くの化合物半導体では、界面付近に生じる深い準位に
よってフェルミ準位が固定されることによって決まる。
この点について、フェルミ準位安定化エネルギーとショ
ットキー障壁は、多くの化合物半導体について伝導帯か
らのエネルギー間隔がほぼ等しい位置にあることが報告
されている。したがって、フェルミ準位安定化エネルギ
ーが伝導帯から離れている材料ほど、ショットキー接合
形成層には適しており、フェルミ準位安定化エネルギー
が伝導帯に近い材料が好ましかったキャリア供給層とは
全く逆である。
ンジスタでは、一般にショットキー障壁形成層とキャリ
ア供給層が区別されず、両者は同じ材料で構成されてい
た。このような材料としては、電界効果トランジスタと
しての動作上最も重要であるゲート特性を確保するた
め、良好なショットキー障壁を形成できる材料が優先的
に選択された。そのため、良好なショットキー障壁を形
成できる材料であれば、キャリア供給層として用いると
ドーピング濃度が劣化する恐れがあっても、この材料が
使用された。その結果、このような従来技術によって作
製されたヘテロ構造型電界効果トランジスタにおいて
は、ショットキー障壁形成層中のドーパントが、深い準
位の形成によって不活性化され、それによって、長時間
の通電や高温保管中におけるデバイス特性の劣化が起こ
ることが多く、大きな問題になっていた。
効果トランジスタの有する上記問題を解決し、長時間の
通電や高温保管中におけるデバイス特性の劣化が起こる
恐れが極めて少ない、信頼性の高いヘテロ構造型電界効
果トランジスタを提供することである。
を有するショットキー障壁形成層とキャリア供給層を有
し、ゲート特性と長期安定性がいずれもすぐれたヘテロ
構造型電界効果トランジスタを提供することである。
の本発明のヘテロ構造型電界効果トランジスタは、基板
の表面上に形成されたチャネル層およびバリア層と、当
該バリア層上の所定部分に形成されたゲート電極、ソー
ス電極およびドレイン電極を少なくとも有するヘテロ構
造型電界効果トランジスタであって、上記バリア層は高
抵抗のショットキー接合形成層と高濃度の不純物がドー
プされたキャリア供給層を含み、フェルミ準位は上記ゲ
ート電極と上記ショットキー接合供給層の界面において
伝導帯と価電子帯の中間若しくは当該中間より価電子帯
に近いエネルギー位置にあり、上記ショットキー接合形
成層およびキャリア供給層は上記チャネル層よりも伝導
帯エネルギーが高く、上記キャリア供給層は不純物がド
ープされていないときのフェルミ準位と伝導帯のエネル
ギー差が、フェルミ準位と上記ショットキー接合形成層
の伝導帯のエネルギー差よりも小さい材料の層からなる
ことを特徴とする。
ー接合形成層とキャリア供給層は互いに異なる材料によ
って構成されており、キャリア供給層は高濃度ドープに
よって低抵抗化され、ショットキー接合形成層は高抵抗
に保たれている。ショットキー接合形成層およびキャリ
ア供給層は、チャネル層よりも伝導帯エネルギーが高い
材料によって構成されている。さらに、キャリア供給層
は、アンドープで高抵抗であるときのフェルミ準位と伝
導帯の間のエネルギー差が、ショットキー接合形成層の
フェルミ準位と伝導帯の間のエネルギー差より小さい材
料から構成されている。
帯のエネルギーとフェルミ準位とのエネルギー差が、シ
ョットキー接合形成層における伝導帯とフェルミ準位の
エネルギー差より小さい材料によって、キャリア供給層
を形成したことが本発明の最大の特徴である。伝導帯エ
ネルギーとフェルミ準位との差が小さい層ほどn型にな
りやすく、高抵抗化にはなりにくい。本発明において
は、このようなn型になりよすく高抵抗化にはなりにく
い層によってキャリア発生層が構成され、一方、高い抵
抗が要求されるショットキー接合層は、高抵抗になりや
すい材料から構成されている。
ー接合形成層を、本来その目的に適した特性を有する互
いに異なる材料でそれぞれ構成することによって、ゲー
ト特性とFETとしての長期安定性を両立させることが
でき、両者を同じ材料から形成した上記従来のHFET
よりはるかにすぐれた特性を得ることができる。
nAs層、若しくはGaAsとInAsの混晶の層を用
いることができる。これらの層には不純物がドープされ
てn型層とされる。
lAsとInAsの混晶層を用いることができる。この
混晶層としてはノンドープ層が最も好ましい。しかし、
低抵抗を損なわない範囲内で、低濃度の不純物がドープ
された層を使用することも可能である。
ドープされたInP層、不純物がド−プされたA1Pと
InPの混晶層若しくは不純物がドープされたGaPと
InPの混晶層を用いることができる。
用される。さらに、上記チャネル層とキャリア供給層の
間には、例えばInAlAs層からなるスペーサ層を介
在ことができ、上記チャネル層は、例えば半絶縁性In
基板上に形成された例えばInAlAs層からなるバッ
ファ層の上に形成できることはいうまでもない。
示したように、本実施例においては、半絶縁性InP基
板上に厚さ200nmのInA1As膜からなるのバッ
ファ層6、厚さ15nmのInGaAs膜からなるのチ
ャネル層5、厚さ3nmのInA1As膜からなるのス
ペーサ層4、不純物としてSiをl×1019cm−3
ドープした厚さ5nmのInP膜からなるキャリア供給
層3および厚さ10nmのノンドープInA1As膜か
らなるショットキー接合形成層2が、周知の有機金属気
相成長法等によって順次エピタキシャル成長させれてい
る。
表面上の所定部分には、WSi等の金属膜の堆積および
選択エッチングによって所定の形状を有するゲート電極
1が形成されている。このゲート電極1の左右の上記シ
ョットキー接合形成層2の上に、Siが高濃度(2×1
019cm−3)にドープされたInGaAs層をコン
タクト層7として成長しておき、その上にTi/Pt/
Au積層膜を堆積して、オーミック電極であるソース電
極8およびドレイン電極9を、所定の間隔で形成した。
これらソース電極8およびドレイン電極9は、チャネル
層5のキャリア電子と電気的に接続されている。なお、
ゲート電極1の形成に先立って、ゲート電極形成部分上
のコンタクト層7をエッチングして、ショットキー接合
形成層2の表面をあらかじめ露出させ、その上にゲート
電極1を形成した。
て、上記ショットキー接合形成層2として用いたInA
1Asとは異なり、InPを用いた。これらの材料の伝
導帯、価電子帯とフェルミ準位安定化エネルギーの関係
を図4に示した。InAlAsはIn組成が0.52の
とき、フェルミ準位安定化エネルギーの位置は伝導帯か
ら約0.7eV下がったところにあり、この材料に金属
を接合させると、金属・半導体界面に約0.7Vのショ
ットキー障壁が形成される。この障壁の大きさはInP
基板上に成長できる材料の中では大きい方であり、In
A1AsはHFETのゲートのショットキー接合形成層
として適した材料であるといえる。
てキャリア供給層として使用した場合、何らかの原因に
よって高濃度の深い準位が形成されると、ドーパントが
不活性化されてキャリア電子が有効に発生しなくなる。
そのため、長期の通電や熱ストレス等によってこの深い
準位が増加すると、デバイス特性が劣化する恐れがあ
り、InA1Asはキャリア供給層としては不適当であ
る。
使用したInPは、バンドギャップ(禁制帯幅)はIn
0.52A1O.48Asと同程度であるが、フェルミ
準位安定化エネルギーの位置は、図4から明らかなよう
に、In0.52A1O.4 8Asの場合より伝導帯に
近い位置にあり、フェルミ準位安定化エネルギーの位置
は伝導帯から約0.4eV下がったところにある。その
ため、高いショットキー障壁を作りにくく、ショットキ
ー接合形成層には不向きではあるが、フェルミ準位のピ
ンニング位置が伝導帯に近いため、深い準位がドーパン
トの活性化に与える影響が少なく、キャリア供給層には
適している。
用いた本実施例において、キャリア供給層3における伝
導帯エネルギ−10とフェルミエネルギー12の差が、
ショットキー接合形成層2と同じInAlAs層をキャ
リア供給層3として用いた上記従来のHFETの場合よ
り小さいことは、図1および図2のバンド図からも明ら
かである。
としてショットキー障壁の高さが十分高いInAlAs
層を使用し、キャリア供給層3として深い準位がドーパ
ントの活性に与える影響が少ないInP層を使用してい
るので、各種特性がすぐれ、しかも長期安定性も良好で
な信頼性の高いヘテロ構造型電界効果トランジスタが得
られた。
は同じであるが、キャリア供給層3としてA1Pまたは
GaPを約10%混合したn型InP膜を用い、ショッ
トキー接合供給層2としては、ノンドープのIn
O.52A1O.48As層を用いた。
層3としてInP層を用いると、伝導帯のエネルギー
が、ショットキー接合形成層2であるInO.52A1
O.4 8As層より約0.25eV低くなる。そのた
め、キャリア供給層3中のドーピング濃度が高く、ショ
ットキー接合形成層2が薄い場合には、ゲートのリーク
電流発生の原因となる可能性がある。
またはGaPを混合して、InAlPまたはInGaP
とされているので、InPの場合よりも禁制帯幅(バン
ドギャップ)が大きくなり、ショットキー接合形成層2
との間の伝導帯不連続量をInP単独の場合である0.
25eVよりも低減することができた。キャリア供給層
3中のドーパントの安定性の点では、InPのみをキャ
リア供給層3として用いた第1の実施例に比べてやや劣
るが、従来のヘテロ接合型電界効果トランジスタよりは
優れており、上記伝導帯不連続量低減の効果を考慮すれ
ば、十分満足できることが確認された。
高速、高利得および低ノイズ等、すぐれた特性を持ち、
さらに長期信頼性が極めて良好なヘテロ接合型電界効果
トランジスタを実現することができる。
タの断面構造と、そのゲート直下における伝導帯および
価電子帯のバンド構造を示す図。
の断面構造と、そのゲート直下における伝導帯および価
電子帯のバンド構造を示す図。
造の位置関係によって説明するための図。
帯、価電子帯、およびフェルミ準位安定化エネルギーの
位置関係を示す図。
ャリア供給層、4…スペーサ層、5…チャネル層、6…
バッファ層および基板、7…n+コンタクト層、8…ソ
ース電極、9…ドレイン電極、10…伝導帯エネルギ
ー、11…価電子帯エネルギー、12…フェルミエネル
ギー。
Claims (6)
- 【請求項1】基板の表面上に形成されたチャネル層およ
びバリア層と、当該バリア層上の所定部分に形成された
ゲート電極、ソース電極およびドレイン電極を少なくと
も有するヘテロ構造型電界効果トランジスタであって、
上記バリア層は高抵抗のショットキー接合形成層と高濃
度の不純物がドープされたキャリア供給層を含み、フェ
ルミ準位は上記ゲート電極と上記ショットキー接合形成
層の界面において伝導帯と価電子帯の中間若しくは当該
中間より価電子帯に近いエネルギー位置にあり、上記シ
ョットキー接合形成層およびキャリア供給層は上記チャ
ネル層よりも伝導帯エネルギーが高く、上記キャリア供
給層は、上記ショットキー接合形成層の材料とは異なる
材料であって、かつ不純物がドープされていないときの
フェルミ準位と伝導帯のエネルギー差が、フェルミ準位
と上記ショットキー接合形成層の伝導帯のエネルギー差
よりも小さい材料であるInP、または不純物がドープ
されていないときのフェルミ準位と伝導帯のエネルギー
差が、フェルミ準位と上記ショットキー接合形成層の伝
導帯のエネルギー差よりも小さくなるように組成制御さ
れたAlPとInPの混晶の層からなることを特徴とす
るヘテロ構造型電界効果トランジスタ。 - 【請求項2】上記チャネル層は、GaAs層、InAs
層、若しくはGaAsとInAsの混晶の層からなるこ
とを特徴とする請求項1に記載のヘテロ構造型電界効果
トランジスタ。 - 【請求項3】上記ショットキー接合形成層は、AlAs
とInAsの混晶層からなることを特徴とする請求項1
若しくは2に記載のヘテロ構造型電界効果トランジス
タ。 - 【請求項4】上記混晶層はノンドープ若しくは低濃度の
不純物がドープされた層であることを特徴とする請求項
3に記載のヘテロ構造型電界効果トランジスタ。 - 【請求項5】上記不純物はn型不純物であることを特徴
とする請求項1若しくは4に記載のヘテロ構造型電界効
果トランジスタ。 - 【請求項6】上記キャリア供給層の伝導帯エネルギー
が、上記ショットキー接合形成層および上記キャリア供
給層の下面に接して形成されたスペーサ層の伝導帯エネ
ルギーより低いことを特徴とする請求項1に記載のヘテ
ロ構造型電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000142648A JP3481554B2 (ja) | 2000-05-16 | 2000-05-16 | ヘテロ構造型電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000142648A JP3481554B2 (ja) | 2000-05-16 | 2000-05-16 | ヘテロ構造型電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001326346A JP2001326346A (ja) | 2001-11-22 |
JP3481554B2 true JP3481554B2 (ja) | 2003-12-22 |
Family
ID=18649576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000142648A Expired - Lifetime JP3481554B2 (ja) | 2000-05-16 | 2000-05-16 | ヘテロ構造型電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3481554B2 (ja) |
-
2000
- 2000-05-16 JP JP2000142648A patent/JP3481554B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001326346A (ja) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0445475B1 (en) | Heterojunction bipolar transistor | |
US7557389B2 (en) | Field-effect transistor | |
JPH07335867A (ja) | 電界効果トランジスタ | |
US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
JP2001244456A (ja) | 化合物半導体装置およびその製造方法 | |
JP3458349B2 (ja) | 半導体装置 | |
US5949096A (en) | Field effect transistor with stabilized threshold voltage | |
US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
US8441037B2 (en) | Semiconductor device having a thin film stacked structure | |
JP2758803B2 (ja) | 電界効果トランジスタ | |
US7126171B2 (en) | Bipolar transistor | |
US6291842B1 (en) | Field effect transistor | |
JP3481554B2 (ja) | ヘテロ構造型電界効果トランジスタ | |
JP2005251820A (ja) | ヘテロ接合型電界効果トランジスタ | |
JP3310514B2 (ja) | 半導体装置 | |
JP3707766B2 (ja) | 電界効果型半導体装置 | |
US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
Bolognesi et al. | InAs/AlSb heterostructure field-effect transistors using a Si-doped InAs/AlSb short-period superlattice modulation doping barrier | |
JP2013187345A (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
JP3255973B2 (ja) | 半導体装置 | |
JP4347919B2 (ja) | 半導体装置 | |
EP0690511A1 (en) | Compound semiconductor device and its manufacturing method | |
JP3711949B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3481554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |