JP3458349B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3458349B2
JP3458349B2 JP28340397A JP28340397A JP3458349B2 JP 3458349 B2 JP3458349 B2 JP 3458349B2 JP 28340397 A JP28340397 A JP 28340397A JP 28340397 A JP28340397 A JP 28340397A JP 3458349 B2 JP3458349 B2 JP 3458349B2
Authority
JP
Japan
Prior art keywords
layer
electron supply
doped
semiconductor device
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28340397A
Other languages
English (en)
Other versions
JPH10209436A (ja
Inventor
輝昭 小原
浩一 星野
隆志 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Denso Corp
Original Assignee
Denso Corp
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Japan Science and Technology Corp filed Critical Denso Corp
Priority to JP28340397A priority Critical patent/JP3458349B2/ja
Priority to US08/974,731 priority patent/US6100542A/en
Publication of JPH10209436A publication Critical patent/JPH10209436A/ja
Application granted granted Critical
Publication of JP3458349B2 publication Critical patent/JP3458349B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半絶縁性基板上に
チャネル層および電子供給層を形成して二次元電子ガス
を利用して動作させることにより、高速動作、高出力、
かつ低雑音動作が可能となるように構成した半導体装置
に関するものである。
【０００２】
【従来の技術】この種の半導体装置、つまり半絶縁性基
板上にチャネル層および電子供給層を形成して、いわゆ
る二次元電子ガスとよばれるキャリアを利用して動作さ
せるようにした半導体装置としては、例えば、ＨＥＭＴ
（high electron mobility transistor ）と称される電
界効果トランジスタの一種である高電子移動度トランジ
スタがある。
【０００３】これは、例えば、図２３に示すような構造
を有する半導体の基板を用いて製作されるもので、この
基板は、ＩｎＰ（インジウムリン）基板に対してＩｎＡ
ｌＡｓ（インジウムアルミニウム砒素）層およびＩｎＧ
ａＡｓ（インジウムガリウム砒素）層を形成してなる基
板の構造を有している。
【０００４】図２３に示すように、半絶縁性のＩｎＰ基
板１上には、三元混晶の化合物であるＩｎ０．５２Ａｌ
０．４８Ａｓバッファ層２が膜厚１００ｎｍで形成され
ている。このバッファ層２は上部層からの電流がＩｎＰ
基板１へ流れるのを防止する役割を果たすものである。
このバッファ層２上に、膜厚が２０ｎｍのノンドープＩ
ｎＸＧａ１−ＸＡｓ（０．５３≦Ｘ≦１）チャネル層３
を形成する。このチャネル層３は、動作時に励起される
二次元電子ガスが走行する領域に対応しているものであ
る。
【０００５】次に、このチャネル層３上に、膜厚が５ｎ
ｍのノンドープＩｎ０．５２Ａｌ０ ．４８Ａｓスペーサ
層４を形成し、続いて膜厚が１０ｎｍで不純物濃度が１
×１０１９ｃｍ−３程度となるようにＳｉがドープされ
たｎ型Ｉｎ０．５２Ａｌ０． ４８Ａｓドープ層５を形成
する。このドープ層５はチャネル層３に二次元電子ガス
を誘起させるため、チャネル層３のＩｎＸＧａ１−ＸＡ
ｓ（０．５３≦Ｘ≦１）よりも電子親和力が小さくなる
ように、ｎ型不純物を含有するＩｎ０．５２Ａｌ
０．４８Ａｓで構成されているものである。
【０００６】そして、上述したドープ層５上には、膜厚
が１０ｎｍのノンドープＩｎ０．５ ２Ａｌ０．４８Ａｓ
ゲートコンタクト層６が形成されている。このゲートコ
ンタクト層６はゲート電極との間でショットキー接触を
とるための層である。さらに、このゲートコンタクト層
６上に、膜厚が２０ｎｍで不純物濃度が１×１０１９ｃ
ｍ−３程度となるようにＳｉがドープされたｎ型ＩｎＸ
Ｇａ１−ＸＡｓ（０．５３≦Ｘ≦１）キャップ層７を形
成する。このキャップ層７は、ソース電極およびドレイ
ン電極に対して良好なオーミックコンタクトを得るため
に不純物が高濃度でドープされている層である。
【０００７】
【発明が解決しようとする課題】上記したような半導体
の基板構造を用いてＨＥＭＴを作製した場合に、ドープ
層５にｎ型のＩｎ０．５２Ａｌ０．４８Ａｓを用いてい
ることに起因して、次のような不具合の発生が予想され
ている。すなわち、ドープ層５としてのＩｎ０． ５２Ａ
ｌ０．４８Ａｓ層の組成では、製造工程や加工後に受け
る熱処理により特性が変動してしまうことが報告されて
おり、熱的に不安定な材料であることが認められている
からである。（報告文献：N.Hayafuji，Y.Yamamoto，N.
Yoshida ，T.Sonoda，S.Takamiya，and S.Mitsui”Ther
mal stability of AlInAs/GaInAs/InP heterostructure
s ”Appl.Phys.Lett.66(7)863,1995）。
【０００８】この報告によれば、ドープ層にｎ型Ｉｎ
０．５２Ａｌ０．４８Ａｓを用いた従来の基板構造で
は、製造工程や加工後における比較的低温の熱処理でも
ｎ型Ｉｎ０．５２Ａｌ０．４８Ａｓ層中にフッ素が拡散
し、これによって、ドープ層５からチャネル層３への電
子放出能力が急激に劣化してシートキャリア濃度を劣化
させてしまうという現象が確認されており、その結果と
してＨＥＭＴの電気的特性の低下を招くことになってい
る。
【０００９】通常、ＨＥＭＴの製造工程では、半導体基
板の結晶成長後に、レジストのベーク処理工程や、Ｓｉ
Ｎパッシベーション膜の形成工程等を経るため、半導体
素子にとっては、それらの工程の加熱処理により熱的な
影響を受ける機会を多く含んでいる。したがって、上述
したようにドープ層５となるＩｎ０．５２Ａｌ０．４ ８
Ａｓが熱的に不安定な材料であることから、このドープ
層５を採用することが電気的特性の劣化を招くことにな
っているのである。
【００１０】そこで、従来のＨＥＭＴ製造工程では、こ
のような構造を採用しても特性の劣化が発生しないよう
にするためには、加熱を必要とする製造工程でも、Ｉｎ
０． ５２Ａｌ０．４８Ａｓドープ層のドープ濃度が設計
値からずれない程度の低温領域で行う必要がある。とこ
ろが、このため確実な熱処理工程が行えなくなる場合が
生じ、これに起因して電気的特性の優れた本来の特性を
有するＨＥＭＴの作製が困難になってしまうという問題
点があった。
【００１１】加えて、一般的に行われるように、完成し
た素子を高温雰囲気中に一定時間保持した後に電気的特
性の測定を行うことにより素子の信頼性を測定する試験
があるが、従来のＨＥＭＴの構成を採用した素子におい
ては、このような信頼性試験を行った場合においても、
高温雰囲気中に保持することによってその熱的な悪影響
を受けて特性の劣化が生ずるという不具合があり、半導
体素子としての安定した電気的特性を望めないものであ
った。
【００１２】そこで、このような不具合を回避すべく、
従来では次のようなものが提案されていた。すなわち、
キャリア濃度劣化を防止するための従来例として、特開
平７−１８３４９３で提案されている構成を図２４に示
す。この場合には、上述のｎ型Ｉｎ０．５２Ａｌ
０．４８Ａｓ層５に代えて、ドープ層として、膜厚を１
ｎｍ程度の極薄に設定したｎ型ＩｎＸＧａ１−ＸＡｓ層
８を採用する構成としたものである。
【００１３】ＩｎＸＧａ１−ＸＡｓドープ層８は、前述
したＩｎ０．５２Ａｌ０．４８Ａｓドープ層５に比べ熱
的に安定であるため、ＨＥＭＴとしての熱安定性が向上
し、電気的特性において高い信頼性が得られるＨＥＭＴ
が実現できるというものである。しかしこの構成におい
ては、ドープ層８を構成するＩｎＸＧａ１−ＸＡｓの膜
厚を厚くすることにより初期的な電気的特性の向上を図
ろうとする場合に、ＩｎＸＧａ１−ＸＡｓのバンドギャ
ップエネルギが小さいことに起因してゲートコンタクト
層のショットキー障壁厚さが薄くなることになるため、
これによってゲートの逆方向耐圧が悪化することが予測
され、厚く形成することができない事情がある。したが
って、極薄のｎ型ＩｎＸＧａ１−ＸＡｓドープ層８を採
用せざるを得ないのでＨＥＭＴの初期特性が低下してし
まうというものであった。
【００１４】次に、第４３回応用物理学関係連合講演会
講演予稿集２８ａ−Ｍ−７，１９９６（日本電気株式会
社）で提案されている構成を図２５に示す。この構成で
は、ｎ型Ｉｎ０．５２Ａｌ０．４８Ａｓドープ層９とノ
ンドープＩｎ０．５２Ａｌ０ ．４８Ａｓゲートコンタク
ト層１０との間に、ノンドープＩｎＡｓ１１ａとノンド
ープＡｌＡｓ１１ｂとからなる超格子を４分子層×７周
期挿入した超格子層１１を備えたものとしている。そし
て、この超格子層１１を設けることで、基板上部側から
の不純物浸透を防ぐことで、不純物浸透に起因している
と想定されるドープ濃度の劣化を防止できるとしてい
る。
【００１５】しかしこの構成では、ドープ層９とゲート
コンタクト層１０との間に新しい超格子層１１を別途に
挿入するため、結果としてチャネル層３とこの上に形成
するゲート電極との距離が大きくなり、ＨＥＭＴの電気
的特性として重要な要素となる利得値が原理的に小さく
なってしまうという不具合が発生する。
【００１６】本発明は、上記事情に鑑みてなされたもの
で、その目的は、ドープ層として、熱的に安定な構成と
すると共にバンドギャップエネルギが実効的に小さくな
らない構造を採用して、熱安定性が高くしかもＨＥＭＴ
を製作したときには良好な初期特性を得ることができる
ようにした半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】請求項１の発明によれ
ば、電子供給層として高濃度のｎ型不純物がドープされ
た異なる組成を有するＩｎＸＡｌ１−ＸＡｓ層およびＩ
ｎＹＡｌ１−ＹＡｓ層を交互に積層した超格子層として
形成しているので、従来構成のＩｎ０．５２Ａｌ
０．４８Ａｓ層を単独で用いる構成とは異なり、熱的に
安定した電子供給層を構成することができるようにな
り、製造工程においても熱処理の温度で制約を大きく受
けることなく製作することができ、また、これによって
電気的特性の優れたＨＥＭＴを構成することができるよ
うになる。そして、ノンドープのＩｎ Ｚ Ａｌ １−Ｚ Ａｓ
（０≦Ｚ≦０．５２）をスペーサ層として設けるので、
チャネル層と電子供給層が接する状態に形成される場合
に比べて、それらの界面付近における電子の集中の防止
およびチャネル層に加わる歪みの低減を図ることができ
るようになる。 さらに、チャンネル層を、スペーサ層よ
りも電子親和力が大きくなるように設定されたノンドー
プのＩｎ Ｔ Ｇａ １−Ｔ Ａｓ（０．５３≦Ｔ≦１）であっ
て、スペーサ層側に位置するように設けられた膜厚４ｎ
ｍのＩｎ ０．５３ Ｇａ ０．４７ Ａｓ層およびこれと接す
るように設けられた膜厚１６ｎｍのＩｎ ０．８ Ｇａ
０．２ Ａｓ層から構成しているので、電子供給層から電
子が供給されて二次元電子ガスとして高移動度の電子を
走行させることにより高速動作を行わせる構成とするこ
とができる。
【００１８】請求項２の発明によれば、電子供給層の組
成を示すＸおよびＹの値を、一方が０．５２以上で且つ
他方が０．５２以下となるように設定したので、ＩｎＸ
Ａｌ１−ＸＡｓ層およびＩｎＹＡｌ１−ＹＡｓ層のそれ
ぞれの格子定数は、Ｉｎ０． ５２Ａｌ０．４８Ａｓの格
子定数に対してその値を中心とした大小関係となるの
で、等価的に得られる電子供給層の格子定数もＩｎ
０．５２Ａｌ０．４８Ａｓの格子定数に対して大きく離
れた値とならないので、従来構成の基板や下地を用いる
場合でも格子定数のずれに起因した転位の発生を抑制し
た構成とすることができるようになる。
【００１９】請求項３の発明によれば、電子供給層を構
成するＩｎＸＡｌ１−ＸＡｓ層およびＩｎＹＡｌ１−Ｙ
Ａｓ層のそれぞれを臨界膜厚以下の膜厚で積層するの
で、格子定数が異なる構成ながら転位の発生を極力抑制
したものとすることができ、電気的特性の向上を図るこ
とができるようになる。
【００２０】請求項４の発明によれば、電子供給層とし
て形成する超格子の層を、ＩｎＸＡｌ１−ＸＡｓ層およ
びＩｎＹＡｌ１−ＹＡｓ層の組成を示すＸ，Ｙの値が１
および０をとる組成つまりＩｎＡｓ層とＡｌＡｓ層とか
らなる超格子層として形成するので、ＩｎＡｌＡｓの三
元混晶系で最も熱的に安定した層構成とすることがで
き、等価的に得られる電子供給層の格子定数についても
Ｉｎ０．５２Ａｌ０．４ ８Ａｓ層の格子定数とほぼ同程
度のものとすることができ、整合性の良い構成とするこ
とができる。
【００２１】請求項５の発明によれば、電子供給層を構
成するＩｎＡｓ層およびＡｌＡｓ層をそれぞれ臨界膜厚
以下の膜厚で積層しているので、格子定数の違いによる
転位の発生を極力抑制することができ、電気的特性の向
上を図ることができる。
【００２２】請求項６の発明によれば、電子供給層を構
成するＩｎＡｓ層およびＡｌＡｓ層をそれぞれ臨界膜厚
の範囲内である２分子層に相当する膜厚で２０周期程度
積層することにより形成しているので、電気的特性の向
上を図ることができる。
【００２３】請求項７の発明あるいは請求項８の発明に
よれば、電子供給層の組成を示すＸおよびＹの値を、一
方が０．８で且つ他方が０．２となるように設定し、Ｉ
ｎ０ ．８Ａｌ０．２Ａｓ層およびＩｎ０．２Ａｌ０．８
Ａｓ層としたので、上述のＩｎＡｓ層およびＡｌＡｓ層
からなる電子供給層に比べて、熱的な安定性は多少低下
するが臨界膜厚が厚くなるので、結晶成長をする際の余
裕度が大きくなり、安定した製造工程とすることができ
るようになる。
【００２４】請求項９の発明によれば、電子供給層とし
て構成されるＩｎＸＡｌ１−ＸＡｓ層およびＩｎＹＡｌ
１−ＹＡｓ層による超格子層のうちのＡｌの組成比がＩ
ｎよりも多くなるＡｌリッチな層においては、Ａｌの組
成比が大きくなるにしたがって不純物のドーピングによ
る実質的な電子供給能力が低下するので、有効に作用す
るＩｎリッチな層側にのみｎ型の不純物をドーピングす
る構成としながら同等の特性を得ることができるように
なる。
【００２５】請求項１０の発明によれば、電子供給層中
にｎ型不純物を局所的に蓄積させたδドープ層を設ける
構成とすることにより、全体としてのドーピング効率を
向上させることができ、これによって初期的な電気的特
性の向上を図ることができるようになる。
【００２６】
【００２７】
【００２８】請求項１２の発明によれば、電子供給層を
半導体基板とチャネル層との間に配置するので、いわゆ
る逆ＨＥＭＴの構成を得ることができ、使用用途に対応
して柔軟な構成のＨＥＭＴを作成することができるよう
になる。
【００２９】請求項１３の発明によれば、電子供給層と
チャネル層との間に電子供給層として高濃度のｎ型不純
物がドープされたＩｎ０．５２Ａｌ０．４８Ａｓ層を備
えるので、熱的な特性を安定な状態に保持しながら電子
供給層の電子供給の効率を低下させることがなくなる。
【００３０】請求項１４の発明によれば、半絶縁性基板
としてＩｎＰ基板を用いているので、このＩｎＰの格子
定数である５．８６８８オングストロームが、ＩｎＡｌ
Ａｓ系の化合物の格子定数であるＩｎＡｓの６．０５８
４オングストロームからＡｌＡｓの５．６６１１オング
ストロームの範囲のほぼ中央値となるので、ＩｎＡｌＡ
ｓ系を用いた化合物の組成を変化させながら転位の発生
を抑制した結晶成長を行うことができるようになる。
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【発明の実施の形態】
（第１の実施例）以下、本実施例をＨＥＭＴに適用した
場合の第１の実施例について図１ないし図５を参照して
説明する。図１において、半絶縁性のＩｎＰ基板２１上
には、膜厚１００ｎｍのノンドープＩｎ０．５２Ａｌ
０．４８Ａｓバッファ層２２が形成されている。このバ
ッファ層２２の上には、膜厚１６ｎｍのノンドープＩｎ
０． ８Ｇａ０．２Ａｓ第１チャネル層２３ａが形成さ
れ、この上に膜厚４ｎｍのノンドープＩｎ０．５３Ｇａ
０．４８Ａｓ第２チャネル層（電子分布制御層）２３ｂ
が形成されている。この第２チャネル層２３ｂの上に
は、膜厚５ｎｍのノンドープＩｎ０．５２Ａｌ０．４８
Ａｓスペーサ層２４が形成されている。
【００４７】スペーサ層２４上には、膜厚が０．６ｎｍ
（６オングストローム；２分子層）で不純物濃度が１×
１０１９ｃｍ−３となるようにＳｉドープされたｎ型Ｉ
ｎＡｓ層２５ａと、膜厚が０．５７ｎｍ（５．７オング
ストローム；２分子層）で不純物濃度が２×１０１８ｃ
ｍ−３となるようにＳｉドープされたｎ型ＡｌＡｓ層２
５ｂを、交互に２０周期繰り返して形成してなるｎ型Ｉ
ｎＡｓ／ｎ型ＡｌＡｓ超格子（superlattice）ドープ層
２５が形成されている。
【００４８】超格子ドープ層２５の上には、膜厚１０ｎ
ｍのノンドープＩｎ０．５２Ａｌ０ ．４８Ａｓゲートコ
ンタクト層２６が形成されている。このゲートコンタク
ト層２６上には、膜厚が２０ｎｍで不純物濃度が１×１
０１９ｃｍ−３となるようにＳｉドープされたｎ型Ｉｎ
０．５３Ｇａ０．４８Ａｓキャップ層２７が形成されて
いる。このように形成された半導体基板を用いてＨＥＭ
Ｔ２８を作製すべく加工工程が実施される。
【００４９】図２は、ＨＥＭＴ２８作製後の構成を模式
的な断面図で示すものである。キャップ層２７上にはオ
ーミックコンタクトをとったオーミック電極としてソー
ス電極２９ａ及びドレイン電極２９ｂが形成されてい
る。ゲート電極３０は、キャップ層２７を選択エッチン
グにより除去したリセス領域２７ａに露出しているゲー
トコンタクト層２６にショットキー接触となるように形
成される。
【００５０】本実施においては、従来構成において電子
供給層としてのｎ型Ｉｎ０．５２Ａｌ０．４８Ａｓ５を
採用しているのに対し、ｎ型ＩｎＡｓ２５ａ／ｎ型Ａｌ
Ａｓ２５ｂを２０周期繰り返し積層してなる超格子層２
５を用いた点が異なるところであり、このような構成を
採用したことにより、次のような特性上での差がもたら
される。
【００５１】まず、上記構成の半導体基板構造の熱安定
性について説明する。図３は、発明者らが行った実験の
結果を示すもので、従来例および両実施例にドープ層５
あるいは２５として用いられるｎ型のＩｎＡｓ，Ｉｎ
０．６１Ａｌ０．３９Ａｓ，Ｉｎ０．５２Ａｌ０．４８
Ａｓ，Ｉｎ０．１９Ａｌ０．８１ＡｓおよびＡｌＡｓ単
層の熱処理前後でのドープ濃度の変化を比の値で示して
いる。このときの熱処理条件としては、窒素（Ｎ２）雰
囲気中で３６０℃，２分というものである。
【００５２】この結果からわかるように、従来例で用い
られるＩｎ０．５２Ａｌ０．４８Ａｓは熱処理前後でキ
ャリア濃度が大きく劣化しているが、ＩｎＡｓ，Ｉｎ
０．６ １Ａｌ０．３９Ａｓ，Ｉｎ０．５２Ａｌ０．４８
Ａｓ，Ｉｎ０．１９Ａｌ０．８ １ＡｓおよびＡｌＡｓは
キャリア濃度劣化が小さく、中でもＩｎＡｓおよびＡｌ
Ａｓは劣化量が特に小さいことがわかる。
【００５３】一方、図４は、ＩｎＸＡｌ１−ＸＡｓ組成
Ｘに対しどれだけの膜厚を転位無しに成長可能であるか
を示したもので、ＭａｔｔｈｅｗｓおよびＰｅｏｐｌｅ
の計算式に基づいた計算結果である。この結果からわか
るように、ＩｎＰの格子定数は５．８６８８オングスト
ロームであるのに対し、ＩｎＡｓは６．０５８４オング
ストローム、ＡｌＡｓは５．６６１１オングストローム
とＩｎＰとは±４％程度異なる値を有する。この関係
は、図５に示すように、格子定数とバンドギャップエネ
ルギとの関係がＩｎＰを中心としてＩｎＡｓおよびＡｌ
Ａｓがほぼ等しい値だけ離れていることからもわかる。
【００５４】そのため基板のＩｎＰに格子整合している
層の上にＩｎＸＡｌ１−ＸＡｓを積層する際、ＩｎＰの
格子定数から大きくはずれる組成となるＩｎリッチのＩ
ｎＸＡｌ１−ＸＡｓ層、およびＡｌリッチのＩｎＸＡｌ
１−ＸＡｓ層を成膜すると、格子定数の大きさの違いが
あることから、転位の無い良質の層を得ようとするとわ
ずかな膜厚しか成膜できないことがわかる。
【００５５】また、結晶成長技術も格子不整合が大きく
なるにつれ成長実施可能条件領域が狭くなり難しくな
る。この点から、本実施例では、熱安定性の点で最も安
定性の高いｎ型ＩｎＡｓ／ｎ型ＡｌＡｓ超格子ドープ層
２５を用いるため、ＩｎＡｓおよびＡｌＡｓ両層の膜厚
を各々２分子層（ＩｎＡｓ；０．６０ｎｍ，ＡｌＡｓ；
０．５７ｎｍ）に規定して２０周期の超格子層２５を採
用しているものであり、これにより熱安定性の高い半導
体の基板構造を得ることができる。
【００５６】（第２の実施例）図６は、本発明の第２の
実施例による半導体基板の構造を示す模式的な断面図で
ある。図６において、半絶縁性のＩｎＰ基板３１上に
は、膜厚１００ｎｍのノンドープＩｎ０．５２Ａｌ
０．４８Ａｓバッファ層３２が形成されている。バッフ
ァ層３２上には膜厚１６ｎｍのノンドープＩｎ０．８Ｇ
ａ０．２Ａｓ第１チャネル層３３ａが形成され、その上
には、膜厚４ｎｍのノンドープＩｎ０．５３Ｇａ
０．４７Ａｓ第２チャネル層（電子分布制御層）３３ｂ
が形成されている。
【００５７】この第２チャネル層３３ｂの上には、膜厚
５ｎｍのノンドープＩｎ０．５２Ａｌ０．４８Ａｓスペ
ーサ層３４が形成されている。そして、この上には、膜
厚が２ｎｍで不純物濃度が１×１０１９ｃｍ−３となる
ようにＳｉドープされたｎ型Ｉｎ０．８Ａｌ０．２Ａｓ
層３５ａと、膜厚が２ｎｍで不純物濃度が３×１０１ ８
ｃｍ−３となるようにＳｉドープされたｎ型Ｉｎ０．２
Ａｌ０．８Ａｓ層３５ｂとを、交互に５周期繰り返して
形成したｎ型Ｉｎ０．８Ａｌ０．２Ａｓ／ｎ型Ｉｎ
０．２Ａｌ０．８Ａｓ超格子ドープ層３５が形成されて
いる。
【００５８】超格子ドープ層３５上には、膜厚１０ｎｍ
のノンドープＩｎ０．５２Ａｌ０． ４８Ａｓゲートコン
タクト層３６が形成され、この上には膜厚が２０ｎｍで
不純物濃度が１×１０１９ｃｍ−３となるようにＳｉド
ープされたｎ型Ｉｎ０．５３Ｇａ０．４８Ａｓキャップ
層３７が形成されている。そして、このように構成され
た半導体基板を用いて第１の実施例と同様にしてＨＥＭ
Ｔが作成される。
【００５９】このように構成された第２の実施例におけ
るＨＥＭＴの半導体装置用基板では、第１の実施例では
電子供給層として２０周期のｎ型ＩｎＡｓ２５ａ／ｎ型
ＡｌＡｓ２５ｂによる超格子ドープ層２５を用いていた
のに対し、各周期２ｎｍのｎ型Ｉｎ０．８Ａｌ０．２Ａ
ｓ／ｎ型Ｉｎ０．２Ａｌ０．８Ａｓ超格子ドープ層３５
を用いたところが異なっている。
【００６０】そして、これによって、ＩｎＡｓ，ＡｌＡ
ｓに比べ、Ｉｎ０．８Ａｌ０．２Ａｓ，Ｉｎ０．２Ａｌ
０．８Ａｓの基板のＩｎＰとの格子不整合が小さくなる
ことに起因して、膜厚を厚くすることができるようにな
るので、結晶成長可能条件に余裕ができ、この結果、半
導体装置用基板の製作においてその成膜工程での歩留ま
りを向上させることができる。したがって、本実施例を
用いることにより、半導体装置用基板の熱安定性を高く
することができ、且つ半導体装置用基板の成膜工程での
歩留まりを高くすることができる。
【００６１】また、第１の実施例や第２の実施例では、
ＩｎＸＡｌ１−ＸＡｓのＸの値を変更して交互に積層し
ているが、交互に積層された電子供給層のＩｎとＡｌと
の組成比が対称となっている（第１の実施例ではＩｎＡ
ｓとＡｌＡｓ、第２の実施例ではＩｎ０．８Ａｌ０．２
ＡｓとＩｎ０．２Ａｌ０．８Ａｓ）。これは、積層され
た膜全体として、基板であるＩｎＰと格子整合させるべ
くＩｎＰと格子定数がほぼ同じであるＩｎ０．５２Ａｌ
０．４８Ａｓに積層された膜全体として組成比を近付け
るようにするためになされたものである。以下の実施例
においても同様のことが言える。
【００６２】また、第１の実施例では電子供給層の積層
構造がＩｎＡｓとＡｌＡｓとの積層すなわちＩｎ１Ａｌ
０ＡｓとＩｎ０Ａｌ１Ａｓの積層構造であり、第２の実
施例では電子供給層の積層構造がＩｎ０．８Ａｌ０．２
ＡｓとＩｎ０．２Ａｌ０．８Ａｓとの積層構造となって
いたが、ＩｎＡｌＡｓにおけるＩｎとＡｌとの組成比は
図１６に示す熱処理の影響を考慮すると、第１の実施例
と第２の実施例との組成比の間であれば問題ないものと
考えられる。
【００６３】（第３の実施例）図７は、本発明の第３の
実施例による半導体構造を示す断面図である。図７にお
いて、半絶縁性ＩｎＰ基板４１上には、膜厚１００ｎｍ
のノンドープＩｎ０． ５２Ａｌ０．４８Ａｓバッファ層
４２が形成されている。バッファ層４２上には、膜厚１
６ｎｍのノンドープＩｎ０．８Ｇａ０．２Ａｓ第１チャ
ネル層４３ａが形成され、この上に、さらに膜厚４ｎｍ
のノンドープＩｎ０．５３Ｇａ０．４７Ａｓ第２チャネ
ル層（電子分布制御層）４３ｂが形成されている。
【００６４】第２チャネル層４３ｂ上には、膜厚５ｎｍ
のノンドープＩｎ０．５２Ａｌ０． ４８Ａｓスペーサ層
４４が形成されている。このスペーサ層４４上には、膜
厚が２ｎｍで不純物濃度が１×１０１９ｃｍ−３となる
ようにＳｉドープされたｎ型Ｉｎ０．８Ａｌ０．２Ａｓ
層４５ａと、膜厚が２ｎｍでノンドープのＩｎ０．２Ａ
ｌ０．８Ａｓ層４５ｂとを、交互に５周期繰り返して形
成したｎ型Ｉｎ０．８Ａｌ０．２Ａｓ／ノンドープＩｎ
０．２Ａｌ０．８Ａｓ超格子ドープ層４５が形成されて
いる。
【００６５】このドープ層４５上には、膜厚１０ｎｍの
ノンドープＩｎ０．５２Ａｌ０．４ ８Ａｓゲートコンタ
クト層４６が形成され、その上に、さらに、膜厚が２０
ｎｍで不純物濃度が１×１０１９ｃｍ−３となるように
Ｓｉドープされたｎ型Ｉｎ０ ．５３Ｇａ０．４８Ａｓキ
ャップ層４７が形成されている。このようにして形成さ
れた半導体装置用基板を用いて、第１の実施例と同様に
してＨＥＭＴが作製される。
【００６６】このように構成された第３の実施例におけ
るＨＥＭＴの半導体装置用基板では、第２の実施例では
電子供給層として５周期のｎ型Ｉｎ０．８Ａｌ０．２Ａ
ｓ／ｎ型Ｉｎ０．２Ａｌ０．８Ａｓ超格子ドープ層３５
を用いていたのに対し、各周期２ｎｍのｎ型Ｉｎ０．８
Ａｌ０．２Ａｓ／ノンドープＩｎ０．２Ａｌ０．８Ａｓ
超格子ドープ層４５を用いたところが異なっている。
【００６７】そして、このような構成によっても、第２
の実施例と略同様の作用効果を得ることができるように
なり、したがって、本実施例を用いることにより、半導
体装置用基板の熱安定性を高くすることができ、且つ半
導体装置用基板の成膜工程での歩留まりを高くすること
ができる。
【００６８】（第４の実施例）図８および図９は、本発
明の第４の実施例による半導体構造を示す断面図であ
る。図８において、半絶縁性ＩｎＰ基板５１上には、膜
厚１００ｎｍのノンドープＩｎ０．５２Ａｌ０．４８Ａ
ｓバッファ層５２が形成されている。このバッファ層５
２上には、膜厚１６ｎｍのノンドープＩｎ０．８Ｇａ
０．２Ａｓ第１チャネル層５３ａが形成され、その上部
に膜厚４ｎｍのノンドープＩｎ０．５３Ｇａ０．４８Ａ
ｓ第２チャネル層（電子分布制御層）５３ｂが形成され
ている。
【００６９】この第２チャネル層５３ｂの上には、膜厚
５ｎｍのノンドープＩｎ０．５２Ａｌ０．４８Ａｓスペ
ーサ層５４が形成されている。スペーサ層５４上には、
膜厚が２ｎｍで不純物濃度が１×１０１９ｃｍ−３程度
となるようにＳｉドープされたｎ型Ｉｎ０．８Ａｌ
０．２Ａｓ層５５ａと、膜厚が２ｎｍでノンドープのＩ
ｎ０．２Ａｌ０．８Ａｓ層５５ｂを、交互に５周期繰り
返して形成したｎ型Ｉｎ０ ．８Ａｌ０．２Ａｓ／ノンド
ープＩｎ０．２Ａｌ０．８Ａｓ超格子ドープ層５５が形
成されている。そして、ｎ型Ｉｎ０．８Ａｌ０．２Ａｓ
層５５ａ中には、ｎ型不純物であるＳｉをδドープ（例
えば１原子層の厚さ）したδドープ層５５ｃが設けられ
ている（図９参照）。
【００７０】ドープ層５５上には、膜厚１０ｎｍのノン
ドープＩｎ０．５２Ａｌ０．４８Ａｓゲートコンタクト
層５６が形成され、この上には、膜厚が２０ｎｍで不純
物濃度が１×１０１９ｃｍ−３程度となるようにＳｉド
ープされたｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ
層５７が形成されている。このように構成された半導体
装置用基板を用いてＨＥＭＴが作製される。
【００７１】この第４の実施例においては、第３の実施
例で電子供給層として５周期のｎ型Ｉｎ０．８Ａｌ
０．２Ａｓ／ノンドープＩｎ０．２Ａｌ０．８Ａｓ超格
子ドープ層４５を用いていたのに対し、ｎ型Ｉｎ０．８
Ａｌ０．２Ａｓ中にｎ型不純物のδドープ層５５ｃを有
するｎ型Ｉｎ０．８Ａｌ０．２Ａｓ／ノンドープＩｎ
０． ２Ａｌ０．８Ａｓ超格子ドープ層５５を用いたこと
にある。そして、このような構成とした第４の実施例に
よれば、δドープによりドープ効率を向上させることに
より容易に高い初期特性が得られかつ基板の熱安定性が
高い構造を得ることができる。
【００７２】（第５の実施例）図１０および図１１は、
本発明の第５の実施例による半導体構造を示す断面図で
ある。図１０において、半絶縁性ＩｎＰ基板６１上に
は、膜厚１００ｎｍのノンドープＩｎ０．５２Ａｌ
０．４８Ａｓバッファ層６２が形成されている。このバ
ッファ層６２上には、膜厚が２ｎｍで不純物濃度が１×
１０１９ｃｍ−３程度となるようにＳｉドープされたｎ
型Ｉｎ０．８Ａｌ０．２Ａｓ層６３ａと、膜厚が２ｎｍ
で同様に不純物がドープされたｎ型Ｉｎ０．２Ａｌ
０．８Ａｓ層６３ｂを、交互に５周期繰り返して形成し
たｎ型Ｉｎ０．８Ａｌ０．２Ａｓ／ｎ型Ｉｎ０．２Ａｌ
０．８Ａｓ超格子ドープ層６３が形成されている。
【００７３】超格子ドープ層６３上には、膜厚５ｎｍの
ノンドープＩｎ０．５２Ａｌ０．４ ８Ａｓスペーサ層６
４が形成されている。このスペーサ層６４上には、膜厚
４ｎｍのノンドープＩｎ０．５３Ｇａ０．４７Ａｓ第２
チャネル層（電子分布制御層）６５ｂが形成され、さら
にその上には、膜厚１６ｎｍのノンドープＩｎ０．８Ｇ
ａ０．２Ａｓ第１チャネル層６５ａが形成されている。
第１チャネル層６５ａ上には、膜厚１０ｎｍのノンドー
プＩｎ０．５２Ａｌ０．４８Ａｓゲートコンタクト層６
６が形成されている。
【００７４】ゲートコンタクト層６６上には、膜厚が２
０ｎｍで不純物濃度が１×１０１９ｃｍ−３程度となる
ようにＳｉドープされたｎ型Ｉｎ０．５３Ｇａ０．４８
Ａｓキャップ層６７が形成されている。このように形成
された半導体基板を用いてＨＥＭＴ６８が作製される。
【００７５】ＨＥＭＴ６８の作製後の模式図を図１１に
示す。キャップ層６７上には、オーミック電極としての
ソース電極６９ａ、ドレイン電極６９ｂが形成されてお
り、ゲート電極７０は、キャップ層６７を選択エッチン
グにより除去したリセス領域６７ａに露出されたゲート
コンタクト層６６にショットキー接触するように形成さ
れる。
【００７６】本実施例のこれまでの実施例との相違点
は、チャネル層６５とドープ層６３とを逆転させた位置
関係に配置した、「逆ＨＥＭＴ」と呼ばれる構造をとっ
ていることである。この構造でも、本発明の超格子ドー
プ層６３を用いることにより熱安定性の高い半導体構造
を得ることができる。
【００７７】（第６の実施例）図１２は本発明の第６の
実施例を示すもので、第１の実施例と異なるところは、
スペーサ層２４と超格子層ドープ層２５との間にｎ型不
純物を高濃度でドープしたＩｎ０．５２Ａｌ０．４８Ａ
ｓ層８１を電子供給層の一部として設けたところであ
る。
【００７８】このような第６の実施例によれば、ｎ型不
純物をドープしたｎ型Ｉｎ０．５２Ａｌ０．４８Ａｓ層
８１を設ける構成とした場合でも、超格子ドープ層２５
を設けているので、熱処理時にこれがバリアとなって電
子供給能力が低下するのを防止することができ、しか
も、超格子ドープ層２５もｎ型不純物をドープした構成
としているので、電極と電子供給層との離間する距離が
長くなるのを防止することができ、初期的な特性を良好
なものとすることができる。
【００７９】（第７の実施例）図１３は本発明の第７の
実施例による半導体装置の構造を示す模式的な断面図で
ある。半絶縁性のＩｎＰ基板９１上に、順次次の各層が
積層形成されている。第１層目には膜厚１００ｎｍのノ
ンドープＩｎ０．５２Ａｌ０．４８Ａｓバッファ層９２
が形成され、第２層目には膜厚２０ｎｍのノンドープＩ
ｎ０．５３Ｇａ０．４７Ａｓチャネル層９３が形成さ
れ、第３層目には膜厚５ｎｍのノンドープＩｎ０．５２
Ａｌ０．４８Ａｓスペーサ層９４が形成され、第４層目
には膜厚１．５ｎｍのノンドープＩｎ０．５２Ａｌ
０．４８Ａｓ層および膜厚１．５ｎｍのＳｉドープＩｎ
０．３Ｇａ０．７Ａｓ層を交互に７周期積層した超格子
からなる電子供給層９５を形成し、第５層目に膜厚１０
ｎｍのノンドープＩｎ０．５２Ａｌ０．４８Ａｓゲート
コンタクト層９６を形成し、第６層目に膜厚２０ｎｍの
ＳｉドープＩｎ０．５３Ｇａ０．４７Ａｓキャップ層９
７が形成されている。
【００８０】そして、上述の構成において、Ｓｉドープ
Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層９７の一部は
エッチングによって除去され、露出したノンドープＩｎ
０． ５２Ａｌ０．４８Ａｓゲートコンタクト層９６上に
ショットキー接触状態にゲート電極９８が形成されてい
る。また、ＳｉドープＩｎ０．５３Ｇａ０．４７Ａｓキ
ャップ層９７上には、ソース，ドレイン電極となるオー
ミック電極９９が形成されている。このソース，ドレイ
ン電極となるオーミック電極９９は、ＨＥＭＴに電流を
流し込むためのものであり、ゲート電極９８はチャネル
層９３の電子量を制御することで流れる電流を制御する
ためのものである。
【００８１】次に、本実施例に特徴的な構成である電子
供給層９５について説明する。電子供給層９５を構成し
ているノンドープＩｎ０．５２Ａｌ０．４８Ａｓ層がＩ
ｎＰ基板９１や他の層と格子定数が等しいのに対し、Ｓ
ｉドープＩｎ０．３Ｇａ０． ７Ａｓ層は異なる格子定数
となっている。このことは、ＳｉドープＩｎ０．３Ｇａ
０．７Ａｓ層の膜厚が臨界膜厚を超えると結晶欠陥が発
生して結晶品質が劣化することを意味しており、ＨＥＭ
Ｔの性能低下を招くことになる。そこで、ＨＥＭＴの性
能低下を防止するためにはＳｉドープＩｎ０．３Ｇａ
０．７Ａｓ層の膜厚を臨界膜厚より小さくする必要があ
る。
【００８２】図１４はＩｎＰ基板，Ｉｎ０．５２Ａｌ
０．４８ＡｓおよびＩｎ０．５３Ｇａ０．４７Ａｓの格
子定数である５．８６９オングストロームに対する格子
定数のずれ量に対する臨界膜厚の関係を示すもので、Pe
opleの式（J.Crystal.Growth，vol27,p118(1974)）に基
づいて求めた結果である。この結果によれば、例えば、
格子定数のずれ量がマイナス側に０．１オングストロー
ムである場合には、臨界膜厚は約３０ｎｍとなる。
【００８３】そこで、この実施例における電子供給層９
５のずれ量を求めてみると次のようになる。Ｉｎ
０．５２Ａｌ０．４８Ａｓ層の格子定数は、上述のとお
り、５．８６９オングストロームであり、ＳｉドープＩ
ｎ０．３Ｇａ０．７Ａｓ層の格子定数は５．７７５オン
グストロームである。また、膜厚はいずれも１．５ｎｍ
と同じであるから、これらから平均的な格子定数を求め
ると、５．８８２オングストロームとなる。これによ
り、ＩｎＰの格子定数に対するずれ量は、０．０４７オ
ングストロームとなるから、図１４から臨界膜厚を求め
ると、約１５０ｎｍであることがわかる。
【００８４】この実施例においては、電子供給層９５の
超格子を７周期で構成しているので、超格子層の全体の
膜厚は２１ｎｍであるから、この膜厚は臨界膜厚の範囲
内にあることがわかる。したがって、電子供給層９５は
他の層に対して格子不整合に起因した結晶欠陥の発生は
防止される。
【００８５】図１５は、ＩｎＸＧａ１−ＸＡｓ層および
ＩｎＸＡｌ１−ＸＡｓ層の各組成比を示すＸ値を変化さ
せた場合のバンドギャップエネルギの値を計算した結果
を示すものである。この結果から、本実施例における電
子供給層９５を構成するＩｎ０．５２Ａｌ０．４８Ａｓ
層およびＩｎ０．３Ｇａ０．７Ａｓ層の各バンドギャッ
プエネルギは１．５３ｅＶおよび０．９８ｅＶであるこ
とがわかる。これにより、電子供給層９５の等価的なバ
ンドギャップエネルギは１．２６ｅＶと計算されるの
で、チャネル層９３のバンドギャップエネルギ０．７１
ｅＶに対して十分高い値を得ることができ、電子供給層
としての機能を十分に果たすことが確認できる。（な
お、図１５中、Ｅｏ，ＥｇＬ，ＥｇＸは、ＡｌＡｓが間
接遷移であることに起因するバンドギャップの状態を表
し、Ｉｎの組成比Ｘの値に従い、図１５に示すように変
化する。） また、電子供給層９５をｎ型の層として形成するため
に、超格子層を構成するＩｎ０．３Ｇａ０．７Ａｓ層側
にのみｎ型の不純物としてＳｉをドープしているので、
フッ素の侵入によるキャリア濃度の低下を引き起こすこ
とがなくなり、熱的に安定した電子供給層９５を形成す
ることができる。この場合、Ｉｎ０．３Ｇａ０．７Ａｓ
層にＳｉをドープする方法としては、例えば、結晶成長
中にＩｎ０ ．３Ｇａ０．７Ａｓ層の結晶成長を一旦停止
した状態で原子層上にＳｉをドーピングするδドープ
（あるいはプレーナドープ）と呼ばれる方法があり、こ
れによって１ｎｍ程度の極めて薄い層に効率的にドーピ
ングすることができる。
【００８６】また、上述のように、超格子層を構成する
Ｉｎ０．３Ｇａ０．７Ａｓ層側にのみｎ型の不純物とし
てＳｉをドープするのは、次の理由に基づくものであ
る。すなわち、図１６には、結晶成長後の状態（熱処理
前）のキャリア濃度に対して熱処理を行なった後（熱処
理後）のキャリア濃度の比の値について、各種の化合物
半導体および三元混晶について測定された結果を円環状
のグラフにまとめて示している。
【００８７】この図から分かるように、Ｉｎ０．５２Ａ
ｌ０．４８Ａｓ層においては不純物をドープしても熱処
理後に大幅に低下してしまうが、図中矢印Ａで示すよう
に、Ｉｎ０．３Ｇａ０．７Ａｓ層においてはほとんど低
下することがない。これによって、電子供給層９５の超
格子層を構成するＩｎ０．５２Ａｌ０．４８Ａｓ層およ
びＩｎ０．３Ｇａ０．７Ａｓ層のうち、熱処理によるキ
ャリア濃度の低下の悪影響を受けないＩｎ０．３Ｇａ
０．７Ａｓ層にのみｎ型不純物としてのＳｉをドーピン
グすることで全体としてｎ型の電子供給層９５を形成す
ることができるのである。
【００８８】このような第７の実施例によれば、電子供
給層９５を、膜厚１．５ｎｍのノンドープＩｎ０．５２
Ａｌ０．４８Ａｓ層と膜厚１．５ｎｍのＳｉドープＩｎ
０． ３Ｇａ０．７Ａｓ層を交互に７周期積層した超格子
層から構成しているので、熱処理を実施してもフッ素の
侵入によるキャリア濃度の低下を防止できると共に、格
子定数のずれに起因した結晶欠陥の発生を防止すること
ができ、これによってＨＥＭＴとしての電気的特性の向
上を図ることができるようになる。
【００８９】（第８の実施例）図１７は本発明の第８の
実施例を示すもので、第７の実施例と異なるところは、
電子供給層９５に代えて、電子供給層１００を設けたと
ころで、以下、この電子供給層１００について説明す
る。すなわち、この実施例においては、第７の実施例に
おける構成中において、第４層目に電子供給層１００と
して、膜厚２．０ｎｍのノンドープＩｎ０．５２Ａｌ
０．４８Ａｓ層および膜厚１．０ｎｍのＳｉドープＩｎ
０．５３Ｇａ０．４７Ａｓ層を交互に７周期積層して形
成した超格子層を設けている。
【００９０】この場合、電子供給層１００を構成する各
層の格子定数はＩｎＰ基板９１と同じ格子定数となるの
で、この構造では格子整合の点を考慮する必要はなく、
したがって、格子不整合に起因した結晶欠陥の発生は抑
制される。一方、各層のバンドギャップエネルギは、第
７の実施例において説明した図１５に示すように、Ｉｎ
０．５２Ａｌ０．４８Ａｓ層については１．５３ｅＶで
あり、Ｉｎ０．５３Ｇａ０．４７Ａｓ層については０．
７１ｅＶである。これから、各層の膜厚を考慮して等価
的なバンドギャップエネルギを計算すると１．２６ｅＶ
となり、第７の実施例と同等のバンドギャップエネルギ
を得ることができる。
【００９１】上述の場合に、電子供給層１００の各層の
厚さは、次のようにして設定されている。すなわち、Ｉ
ｎ０．５２Ａｌ０．４８Ａｓ層およびＩｎ０．５３Ｇａ
０． ４７Ａｓ層を同じ膜厚で形成した場合には、等価的
なバンドギャップエネルギの値が１．１２ｅＶとなるの
で、第７の実施例に比べて小さくなり、電子供給能力が
低下する。そこで、バンドギャップエネルギの大きいＩ
ｎ０．５２Ａｌ０．４ ８Ａｓ層側を厚く設定することに
より上述のように等価的なバンドギャップエネルギの低
下防止を図っているものである。
【００９２】また、電子供給層１００をｎ型の層として
形成するために、超格子層を構成するＩｎ０．５３Ｇａ
０．４７Ａｓ層にのみｎ型の不純物としてＳｉをドープ
しているので、フッ素の侵入によるキャリア濃度の低下
を引き起こすことがなくなり（図１６中、矢印Ｂ参
照）、熱的に安定した電子供給層１００を形成すること
ができる。このような本実施例によっても第７の実施例
と同様の効果を得ることができるようになる。
【００９３】（第９の実施例）図１８および図１９は本
発明の第９の実施例を示すもので、第７の実施例と異な
るところは、電子供給層９５に代えて、電子供給層１０
１を設けたところで、以下、この電子供給層１０１につ
いて説明する。すなわち、この実施例においては、図１
８に示すように、第７の実施例における構成中におい
て、第４層目に電子供給層１０１として、膜厚１．５ｎ
ｍのノンドープＩｎ０．５２Ａｌ０．４８Ａｓ層および
膜厚１．５ｎｍのＳｉドープＡｌ０．１５Ｇａ０．８５
Ａｓ層を交互に７周期積層して形成した超格子層を設け
ている。
【００９４】この場合、電子供給層１０１を構成する各
層のうち、Ａｌ０．１５Ｇａ０．８ ５Ａｓ層について
は、その格子定数がＩｎＰ基板９１やＩｎ０．５２Ａｌ
０．４ ８Ａｓ層の格子定数とは異なるため、第７の実施
例における場合と同様にして格子定数の不整合に起因し
た結晶欠陥の発生を抑制するために、臨界膜厚を考慮し
た膜厚に設定されている。
【００９５】すなわち、Ｉｎ０．５２Ａｌ０．４８Ａｓ
層の格子定数が５．８６９オングストロームであり、Ａ
ｌ０．１５Ｇａ０．８５Ａｓ層の格子定数は５．６５４
オングストロームであるから、これらを積層してなる電
子供給層１０１としての等価的な格子定数は、５．７６
１オングストロームとなる。ここで、電子供給層１０１
の格子定数とＩｎＰ基板９１やＩｎ０．５２Ａｌ
０．５８Ａｓ層の格子定数とのずれ量は−０．１０８オ
ングストロームであるから、第７の実施例において説明
した図１４を参照すると、臨界膜厚は約２５ｎｍである
ことがわかる。ここで、電子供給層１０１の膜厚は、前
述したように各層の膜厚が１．５ｎｍで７周期積層され
ているから、２１ｎｍである。したがって、臨界膜厚以
下の膜厚であるから、格子不整合に起因した結晶欠陥の
発生は抑制される。
【００９６】一方、電子供給層１０１の各層のバンドギ
ャップエネルギは、Ａｌ０．１５Ｇａ０．８５Ａｓ層に
ついては、図１９に示すように、１．６０ｅＶであり、
また、Ｉｎ０．５２Ａｌ０．４８Ａｓ層については、前
述した図１５に示すように、１．５３ｅＶである。これ
から、各層の膜厚を考慮して等価的なバンドギャップエ
ネルギを計算すると１．５７ｅＶとなり、第７の実施例
に比べて高いバンドギャップエネルギとなり、電子供給
能力を得ることができるようになる。
【００９７】また、電子供給層１０１をｎ型の層として
形成するために、超格子層を構成するＡｌ０．１５Ｇａ
０．８５Ａｓ層にのみｎ型の不純物としてＳｉをドープ
している。この場合、ＡｌＸＧａ１−ＸＡｓは、組成比
を示すＸ値つまりＡｌの組成比を示す値が０．２以上に
なると、ドープしているＳｉによるＤＸセンターと呼ば
れる深い準位を発生するため、キャリア供給能力が低下
することが知られるが、本実施例においてはこのような
ＤＸセンターの発生による不具合を回避するためにＸ値
を０．１５に設定しているので、不純物のドーピングを
効率的に行なうことができる。
【００９８】さらに、電子供給層１０１を構成するＡｌ
０．１５Ｇａ０．８５Ａｓ層においては、第７の実施例
において説明した図１６に示すように、熱処理の前後で
キャリア濃度の低下がほとんど起こらない。つまり、熱
処理によりフッ素の侵入が起こってキャリア濃度が低下
することは抑制されている。このような本実施例によっ
ても第７の実施例と同様の効果を得ることができるよう
になる。
【００９９】（第１０の実施例）図２０は本発明の第１
０の実施例を示すもので、第７の実施例と異なるところ
は、電子供給層９５に代えて、電子供給層１０２を設け
たところで、以下、この電子供給層１０２について説明
する。すなわち、この実施例においては、図２０に示す
ように、第７の実施例における構成中において、第４層
目に電子供給層１０２として、膜厚１．０ｎｍのＳｉド
ープＩｎ０．８Ａｌ０．２Ａｓ層および膜厚２．０ｎｍ
のノンドープＡｌ０．３Ｇａ０．７Ａｓ層を交互に７周
期積層して形成した超格子層を設けている。
【０１００】この場合、電子供給層１０２を構成するＩ
ｎ０．８Ａｌ０．２Ａｓ層およびＡｌ０．３Ｇａ０．７
Ａｓ層のそれぞれについては、ＩｎＰ基板９１や他の層
とは格子定数が異なるので、第７の実施例における場合
と同様にして格子定数の不整合に起因した結晶欠陥の発
生を抑制するために、臨界膜厚を考慮した膜厚に設定さ
れている。
【０１０１】すなわち、Ｉｎ０．８Ａｌ０．２Ａｓ層の
格子定数が５．９７９オングストロームであり、Ａｌ
０．３Ｇａ０．７Ａｓ層の格子定数は５．６５６オング
ストロームであるから、これらを積層してなる電子供給
層１０２としての等価的な格子定数は、５．７６４オン
グストロームとなる。ここで、電子供給層１０２の格子
定数とＩｎＰ基板９１やＩｎ０．５２Ａｌ０．５８Ａｓ
層の格子定数とのずれ量は−０．１０５オングストロー
ムであるから、第７の実施例において説明した図４を参
照すると、臨界膜厚は約２５ｎｍであることがわかる。
ここで、電子供給層１０２の膜厚は、前述したように各
層が７周期積層されているから、２１ｎｍである。した
がって、臨界膜厚以下の膜厚であるから、格子不整合に
起因した結晶欠陥の発生は抑制される。
【０１０２】一方、電子供給層１０２の各層のバンドギ
ャップエネルギは、Ａｌ０．３Ｇａ０．７Ａｓ層につい
ては、第９の実施例で説明した図１９に示すように、
１．８０ｅＶであり、また、Ｉｎ０．８Ａｌ０．２Ａｓ
層については、前述した図１５に示すように、０．８３
ｅＶである。これから、各層の膜厚を考慮して等価的な
バンドギャップエネルギを計算すると１．４７ｅＶとな
り、第７の実施例に比べて高いバンドギャップエネルギ
となり、電子供給能力を得ることができるようになる。
【０１０３】また、電子供給層１０２をｎ型の層として
形成するために、超格子層を構成するＩｎ０．８Ａｌ
０．２Ａｓ層にのみｎ型の不純物としてＳｉをドープし
ている。この場合、ＩｎＸＡｌ１−ＸＡｓは、熱処理の
実施によりフッ素の侵入でキャリア濃度の変動が生ずる
材料であるが、前述の第７の実施例で説明した図１５に
示すように、Ｘ値つまりＩｎの組成比が０．２以下ある
いは０．８以上であればキャリア濃度の低下を極力抑制
できる特性を持っているので、実際上の悪影響を受ける
ことはない。このような本実施例によっても第７の実施
例と同様の効果を得ることができるようになる。
【０１０４】（第１１の実施例）図２１は本発明の第１
１の実施例を示すもので、第７の実施例と異なるところ
は、電子供給層９５に代えて、電子供給層１０３を設け
たところで、以下、この電子供給層１０３について説明
する。すなわち、この実施例においては、図２１に示す
ように、第７の実施例における構成中において、第４層
目に電子供給層１０３として、膜厚１．０ｎｍのＳｉド
ープＩｎ０．８Ｇａ０．２Ａｓ層および膜厚２．０ｎｍ
のノンドープＡｌ０．５Ｇａ０．５Ａｓ層を交互に７周
期積層して形成した超格子層を設けている。
【０１０５】この場合、電子供給層１０３を構成するＩ
ｎ０．８Ｇａ０．２Ａｓ層およびＡｌ０．５Ｇａ０．５
Ａｓ層のそれぞれについては、ＩｎＰ基板７１や他の層
とは格子定数が異なるので、第７の実施例における場合
と同様にして格子定数の不整合に起因した結晶欠陥の発
生を抑制するために、臨界膜厚を考慮した膜厚に設定さ
れている。
【０１０６】すなわち、Ｉｎ０．８Ｇａ０．２Ａｓ層の
格子定数が５．９７７オングストロームであり、Ａｌ
０．５Ｇａ０．５Ａｓ層の格子定数は５．６５７オング
ストロームであるから、これらを積層してなる電子供給
層１０３としての等価的な格子定数は、５．７６４オン
グストロームとなる。ここで、電子供給層１０３の格子
定数とＩｎＰ基板９１やＩｎ０．５２Ｇａ０．５８Ａｓ
層の格子定数とのずれ量は−０．１０５オングストロー
ムであるから、第７の実施例において説明した図４を参
照すると、臨界膜厚は約２５ｎｍであることがわかる。
ここで、電子供給層１０３の膜厚は、前述したように各
層が７周期積層されているから、２１ｎｍである。した
がって、臨界膜厚以下の膜厚であるから、格子不整合に
起因した結晶欠陥の発生は抑制される。
【０１０７】一方、電子供給層１０３の各層のバンドギ
ャップエネルギは、Ａｌ０．５Ｇａ０．５Ａｓ層につい
ては、第９の実施例で説明した図１９に示すように、
１．９７ｅＶであり、また、Ｉｎ０．８Ｇａ０．２Ａｓ
層については、前述した図１５に示すように、０．４７
ｅＶである。これから、各層の膜厚を考慮して等価的な
バンドギャップエネルギを計算すると１．４７ｅＶとな
り、第７の実施例に比べて高いバンドギャップエネルギ
となり、電子供給能力を得ることができるようになる。
【０１０８】また、電子供給層１０３をｎ型の層として
形成するために、超格子層を構成するＩｎ０．８Ｇａ
０．２Ａｓ層にのみｎ型の不純物としてＳｉをドープし
ているので、フッ素の侵入によるキャリア濃度の低下を
引き起こすことがなくなり（図１６中、矢印Ｅ参照）、
熱的に安定した電子供給層１０３を形成することができ
る。このような本実施例によっても第７の実施例と同様
の効果を得ることができるようになる。
【０１０９】（第１２の実施例）図２２は本発明の第１
２の実施例を示すもので、第７の実施例と異なるところ
は、電子供給層９５に代えて、電子供給層１０４を設け
たところで、以下、この電子供給層１０４について説明
する。なお、この実施例においては、電子供給層１０４
として、元素周期律表でいうところの III族の元素であ
るＩｎ，Ｇａ，ＡｌとＶ族の元素であるＡｓとを混合し
て用いる４元混晶化合物半導体により構成しているとこ
ろである。
【０１１０】すなわち、この実施例においては、図２２
に示すように、第７の実施例における構成中において、
第４層目に電子供給層１０４として、膜厚１．０ｎｍの
ＳｉドープＩｎ０．３（Ａｌ０．８Ｇａ０．２）０．７
Ａｓ層および膜厚２．０ｎｍのノンドープＩｎ
０．７（Ａｌ０．２Ｇａ０．８）０．３Ａｓ層を交互に
７周期積層して形成した超格子層を設けている。
【０１１１】この場合、電子供給層１０４を構成するＩ
ｎ０．３（Ａｌ０．８Ｇａ０．２）０．７Ａｓ層および
Ｉｎ０．７（Ａｌ０．２Ｇａ０．８）０．３Ａｓ層のそ
れぞれについては、ＩｎＰ基板９１や他の層とは格子定
数が異なるので、第７の実施例における場合と同様にし
て格子定数の不整合に起因した結晶欠陥の発生を抑制す
るために、臨界膜厚を考慮した膜厚に設定されている。
【０１１２】すなわち、Ｉｎ０．３（Ａｌ０．８Ｇａ
０．２）０．７Ａｓ層の格子定数が５．９３７オングス
トロームであり、Ｉｎ０．７（Ａｌ０．２Ｇａ０．８）
０．３Ａｓ層の格子定数は５．７８０オングストローム
であるから、これらを積層してなる電子供給層１０４と
しての等価的な格子定数は、５．８３２オングストロー
ムとなる。ここで、電子供給層１０４の格子定数とＩｎ
Ｐ基板９１やＩｎ０．５ ２Ａｌ０．５８Ａｓ層の格子定
数とのずれ量は−０．０３７オングストロームであるか
ら、第７の実施例において説明した図４を参照すると、
臨界膜厚は約３００ｎｍであることがわかる。ここで、
電子供給層１０４の膜厚は、前述したように各層が７周
期積層されているから、２１ｎｍである。したがって、
臨界膜厚以下の膜厚であるから、格子不整合に起因した
結晶欠陥の発生は抑制される。
【０１１３】一方、電子供給層１０４の各層のバンドギ
ャップエネルギは、Ｉｎ０．３（Ａｌ０．８Ｇ
ａ０．２）０．７Ａｓ層については０．６６ｅｖであ
り、Ｉｎ０．７（Ａｌ０．２Ｇａ０．８）０．３Ａｓ層
については１．６７ｅＶである。これから、各層の膜厚
を考慮して等価的なバンドギャップエネルギを計算する
と１．３３ｅＶとなり、第７の実施例に比べて高いバン
ドギャップエネルギとなり、電子供給能力を得ることが
できるようになる。
【０１１４】また、電子供給層１０４をｎ型の層として
形成するために、超格子層を構成するＩｎ０．７（Ａｌ
０．２Ｇａ０．８）０．３Ａｓ層に行なっている。
【０１１５】この場合、Ｉｎ０．７（Ａｌ０．２Ｇａ
０．８）０．３Ａｓ層は要素としてＩｎＸＡｌ１−ＸＡ
ｓを含んでいるので、熱処理の実施によりフッ素の侵入
でキャリア濃度の変動が生じ得る材料であるが、Ｉｎ原
子に対するＡｌ原子の存在比率は１０％以下であるか
ら、キャリア濃度の低下を極力抑制できる特性を持って
いるので、実際上の悪影響を受けることはない。このよ
うな本実施例によっても第７の実施例と同様の効果を得
ることができるようになる。
【０１１６】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形また拡張できる。第６の実
施例はｎ型不純物をドープしたＩｎ０．５２Ａｌ
０．４８Ａｓ層８１を第１の実施例に適用した場合につ
いて説明したが、第２ないし第５の実施例にも適用した
構成を採用することができる。
【０１１７】第７の実施例においては、電子供給層９５
として、Ｉｎ０．５２Ａｌ０．４８Ａｓ層およびＩｎ
０．３Ｇａ０．７Ａｓ層からなる超格子層として構成し
たが、各層の組成比はこれに限定されることなく、上述
したように、各層の組成から決まる格子定数およびバン
ドギャップエネルギを考慮して臨界膜厚の範囲内となる
ように膜厚を設定することができる。また、Ｉｎ
０．５２Ａｌ０．４８Ａｓ層およびＩｎ０．３Ｇａ
０．７Ａｓ層を交互に７周期積層した超格子層から構成
しているが、これに限らず、各膜厚や積層周期について
も適宜に設定することができる。
【０１１８】また、第８ないし第１２の実施例において
も電子供給層１００〜１０４において上述同様の考え方
に基づいて各層の膜厚の設定および積層周期の設定を適
宜に変更して行なうことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体装置用基板
の模式的断面図
【図２】半導体装置用基板を用いて作製したＨＥＭＴの
模式的断面図
【図３】組成Ｘに対する熱処理前後でのＩｎＸＡｌ
１−ＸＡｓ（０≦Ｘ≦１）のドープ濃度変化
【図４】ＩｎＰ基板上に転位を発生させることなく成長
可能なＩｎＸＡｌ１−ＸＡｓ（０≦Ｘ≦１）の臨界膜厚
【図５】二元化合物の格子定数とバンドギャップの関係
を示す図
【図６】本発明の第２の実施例を示す図１相当図
【図７】本発明の第３の実施例を示す図１相当図
【図８】本発明の第４の実施例を示す図１相当図
【図９】ドープ層の詳細な模式的断面
【図１０】本発明の第５の実施例を示す図１相当図
【図１１】図２相当図
【図１２】本発明の第６の実施例を示す図１相当図
【図１３】本発明の第７の実施例を示す図２相当図
【図１４】Ｉｎ０．５２Ａｌ０．４８Ａｓの格子定数か
らのずれ量に対する臨界膜厚の関係を示す図
【図１５】ＩｎＸＡｌ１−ＸＡｓおよびＩｎＸＧａ
１−ＸＡｓの組成比Ｘに対するバンドギャップエネルギ
の関係を示す図
【図１６】ＩｎＡｓ，ＧａＡｓ，ＡｌＡｓおよびそれら
の三元混晶の層に不純物をドープしたときの熱処理の前
後でのキャリア濃度の変化の比を示す図
【図１７】本発明の第８の実施例を示す図１３相当図
【図１８】本発明の第９の実施例を示す図１３相当図
【図１９】ＡｌＸＧａ１−ＸＡｓについての図１５相当
図
【図２０】本発明の第１０の実施例を示す図１３相当図
【図２１】本発明の第１１の実施例を示す図１３相当図
【図２２】本発明の第１２の実施例を示す図１３相当図
【図２３】従来例を示す図１相当図
【図２４】異なる従来例を示す図１相当図
【図２５】異なる従来例を示す図１相当図
【符号の説明】
２１，３１，４１，５１，６１は半絶縁性ＩｎＰ基板
（半絶縁性基板）、２２，３２，４２，５２，６２はノ
ンドープＩｎ０．５２Ａｌ０．４８Ａｓバッファ層、２
３ａ，３３ａ，４３ａ，５３ａ，６５ａはノンドープＩ
ｎ０．８Ｇａ０． ２Ａｓ第1 チャネル層、２３ｂ，３３
ｂ，４３ｂ，５３ｂ，６５ｂはノンドープＩｎ０．５３
Ｇａ０．４７Ａｓ第２チャネル層、２４，３４，４４，
５４，６４はノンドープＩｎ０．５２Ａｌ０．４８Ａｓ
スペーサ層、２５はｎ型ＩｎＡｓ／ＡｌＡｓ超格子ドー
プ層（電子供給層）、２５ａはｎ型ＩｎＡｓ層、２５ｂ
はｎ型ＡｌＡｓ層、２６，３６，４６，５６，６６はノ
ンドープＩｎ０．５２Ａｌ０ ．４８Ａｓゲートコンタク
ト層、２７，３７，４７，５７，６７はｎ型Ｉｎ０．
５３Ｇａ０．４７Ａｓキャップ層、２９ａ，６９ａはソ
ース電極、２９ｂ，６９ｂはドレイン電極、３０，７０
はゲート電極、２７ａ，６７ａはリセス領域、２８，６
８はＨＥＭＴ、３５はｎ型Ｉｎ０．８Ａｌ０．２Ａｓ／
ｎ型Ｉｎ０．２Ａｌ０．８Ａｓ超格子ドープ層（電子供
給層）、３５ａはｎ型Ｉｎ０．８Ａｌ０． ２Ａｓ層、３
５ｂはｎ型Ｉｎ０．２Ａｌ０．８Ａｓ層、４５はｎ型Ｉ
ｎ０．８Ａｌ０．２Ａｓ／ノンドープＩｎ０．２Ａｌ
０．８Ａｓ超格子ドープ層（電子供給層）、４５ａはｎ
型Ｉｎ０．８Ａｌ０．２Ａｓ層、４５ｂはノンドープの
Ｉｎ０ ．２Ａｌ０．８Ａｓ層、５５はｎ型Ｉｎ０．８Ａ
ｌ０．２Ａｓ／ノンドープＩｎ０．２Ａｌ０．８Ａｓ超
格子ドープ層、（電子供給層）５５ａはｎ型Ｉｎ０．８
Ａｌ０．２Ａｓ層、５５ｂはノンドープのＩｎ０．２Ａ
ｌ０．８Ａｓ層、５５ｃはＳｉのδドープ層、６３はｎ
型Ｉｎ０．８Ａｌ０．２Ａｓ／ｎ型Ｉｎ０．２Ａｌ
０．８Ａｓ超格子ドープ層、６３ａはｎ型Ｉｎ０．８Ａ
ｌ０．２Ａｓ層、６３ｂはｎ型Ｉｎ０．２Ａｌ０．８Ａ
ｓ層、８１はｎ型Ｉｎ０．５２Ａｌ０．４８Ａｓ層（電
子供給層）、９１はＩｎＰ基板、９２はノンドープＩｎ
０．５２Ａｌ０ ．４８Ａｓバッファ層、９３はノンドー
プＩｎ０．５３Ｇａ０．４７Ａｓチャネル層、９４はノ
ンドープＩｎ０．５２Ａｌ０．４８Ａｓスペーサ層、９
５，１００，１０１，１０２，１０３，１０４は電子供
給層である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田口 隆志 愛知県刈谷市昭和町１丁目１番地 株式 会社デンソー内 (56)参考文献 特開 平４−343438（ＪＰ，Ａ) 特開 平６−232178（ＪＰ，Ａ) 特開 昭61−158183（ＪＰ，Ａ) 特開 平２−112239（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/778 H01L 29/812 H01L 29/06

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 半絶縁性基板上にチャネル層および電子
    供給層を形成して二次元電子ガスを利用して動作させる
    ようにした半導体装置において、前記チャネル層および電子供給層の間に位置してノンド
    ープのＩｎ Ｚ Ａｌ １−Ｚ Ａｓ（０≦Ｚ≦０．５２）をス
    ペーサ層として設け、 前記電子供給層は、高濃度のｎ型不純物がドープされた
    異なる組成を有するＩｎＸＡｌ１−ＸＡｓ層およびＩｎ
    ＹＡｌ１−ＹＡｓ層（ＸおよびＹは、０≦Ｘ≦１，０≦
    Ｙ≦１で且つＸ≠Ｙ）を交互に積層した超格子層として
    形成され、 前記チャネル層は、前記スペーサ層よりも電子親和力が
    大きくなるように設定されたノンドープのＩｎ Ｔ Ｇａ
    １−Ｔ Ａｓ（０．５３≦Ｔ≦１）であって、前記スペー
    サ層側に位置するように設けられた膜厚４ｎｍのＩｎ
    ０．５３ Ｇａ ０．４７ Ａｓ層およびこれと接するように
    設けられた膜厚１６ｎｍのＩｎ ０．８ Ｇａ ０．２ Ａｓ層
    から構成されている ことを特徴とする半導体装置。
  2. 【請求項２】 前記電子供給層の組成を示すＸおよびＹ
    の値は、 一方が０．５２以上で且つ他方が０．５２以下（［０．
    ５２≦Ｘで且つＹ≦０．５２］、あるいは、［Ｘ≦０．
    ５２で且つ０．５２≦Ｙ］のいずれか）となるように設
    定されていることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記電子供給層を構成するＩｎＸＡｌ
    １−ＸＡｓ層およびＩｎＹＡｌ１−ＹＡｓ層のそれぞれ
    は、格子不整合による転位が発生しない範囲である臨界
    膜厚以下の膜厚に形成されていることを特徴とする請求
    項１または２に記載の半導体装置。
  4. 【請求項４】 前記電子供給層の組成を示すＸおよびＹ
    の値は、 一方が１で他方が０（［Ｘ＝１且つＹ＝０］、あるいは
    ［Ｘ＝０且つＹ＝１］のいずれか）となるように設定さ
    れていることを特徴とする請求項１ないし３のいずれか
    に記載の半導体装置。
  5. 【請求項５】 前記電子供給層を構成するＩｎＡｓ層お
    よびＡｌＡｓ層はそれぞれ格子不整合による転位が発生
    しない臨界膜厚以下の膜厚で積層されていることを特徴
    とする請求項４記載の半導体装置。
  6. 【請求項６】 前記電子供給層を構成するＩｎＡｓ層お
    よびＡｌＡｓ層はそれぞれ２分子層に相当する膜厚で２
    ０周期程度積層することにより形成されていることを特
    徴とする請求項４または５記載の半導体装置。
  7. 【請求項７】 前記電子供給層の組成を示すＸおよびＹ
    の値は、 一方が０．８で且つ他方が０．２（［Ｘ＝０．８且つＹ
    ＝０．２］、あるいは［Ｘ＝０．２且つＹ＝０．８］の
    いずれか）となるように設定されていることを特徴とす
    る請求項１ないし３のいずれかに記載の半導体装置。
  8. 【請求項８】 前記電子供給層を構成するＩｎ０．８Ａ
    ｌ０．２Ａｓ層およびＩｎ０．２Ａｌ０．８Ａｓ層の超
    格子層は、 膜厚寸法がそれぞれ２ｎｍ程度に設定されると共に５周
    期程度積層することにより形成されていることを特徴と
    する請求項７記載の半導体装置。
  9. 【請求項９】 前記電子供給層は、この層を構成する前
    記ＩｎＸＡｌ１−ＸＡｓ層およびＩｎＹＡｌ１−ＹＡｓ
    層のうちの組成比を示すＸ，Ｙの値が大きく設定されて
    いる側の層にのみ高濃度のｎ型不純物が導入されている
    ことを特徴とする請求項１ないし８のいずれかに記載の
    半導体装置。
  10. 【請求項１０】 前記電子供給層は、 内部にｎ型不純物を局所的に蓄積させたδ（デルタ）ド
    ープ層を含んだ状態に形成されていることを特徴とする
    請求項１ないし９のいずれかに記載の半導体装置。
  11. 【請求項１１】 前記スペーサ層は、 膜厚が５ｎｍでノンドープのＩｎ ０．５２ Ａｌ ０．４８
    Ａｓ層として形成されている ことを特徴とする請求項１
    ないし１０のいずれかに記載の半導体装置。
  12. 【請求項１２】 前記電子供給層は、 前記半導体基板と前記チャネル層との間に配置されてい
    ることを特徴とする請求項１ないし１１のいずれかに 記
    載の半導体装置。
  13. 【請求項１３】 前記電子供給層とチャネル層との間
    に、電子供給層として機能する高濃度のｎ型不純物がド
    ープされたＩｎ ０．５２ Ａｌ ０．４８ Ａｓ層を設ける構
    成としたことを特徴とする請求項１ないし１２のいずれ
    かに記載の半導体装置。
  14. 【請求項１４】 前記半絶縁性基板は、 半絶縁性のＩｎＰ基板であることを特徴とする請求項１
    ないし１３のいずれかに 記載の半導体装置。
JP28340397A 1996-11-19 1997-10-16 半導体装置 Expired - Fee Related JP3458349B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28340397A JP3458349B2 (ja) 1996-11-19 1997-10-16 半導体装置
US08/974,731 US6100542A (en) 1996-11-19 1997-11-19 InP-based HEMT with superlattice carrier supply layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30849496 1996-11-19
JP8-308494 1996-11-19
JP28340397A JP3458349B2 (ja) 1996-11-19 1997-10-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH10209436A JPH10209436A (ja) 1998-08-07
JP3458349B2 true JP3458349B2 (ja) 2003-10-20

Family

ID=26555027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28340397A Expired - Fee Related JP3458349B2 (ja) 1996-11-19 1997-10-16 半導体装置

Country Status (2)

Country Link
US (1) US6100542A (ja)
JP (1) JP3458349B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3159198B2 (ja) * 1999-02-19 2001-04-23 住友電気工業株式会社 電界効果トランジスタ
JP3429700B2 (ja) * 1999-03-19 2003-07-22 富士通カンタムデバイス株式会社 高電子移動度トランジスタ
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
US6653213B2 (en) * 2000-12-21 2003-11-25 Bookham Technology, Plc Structure and method for doping of III-V compounds
JP4899077B2 (ja) * 2001-02-22 2012-03-21 富士通株式会社 Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US6569763B1 (en) 2002-04-09 2003-05-27 Northrop Grumman Corporation Method to separate a metal film from an insulating film in a semiconductor device using adhesive tape
US20050279991A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Semiconductor device including a superlattice having at least one group of substantially undoped layers
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
FR2875337A1 (fr) * 2004-09-13 2006-03-17 Picogiga Internat Soc Par Acti Structures hemt piezoelectriques a desordre d'alliage nul
WO2006083383A2 (en) * 2004-12-01 2006-08-10 Bae Systems Information And Electronic Systems Integration, Inc. Low temperature grown insulated gate phemt device
US9634183B2 (en) * 2009-12-04 2017-04-25 Sensor Electronic Technology, Inc. Semiconductor material doping
US10497829B2 (en) 2009-12-04 2019-12-03 Sensor Electronic Technology, Inc. Semiconductor material doping
FR2965973B1 (fr) * 2010-10-11 2012-12-07 Centre Nat Rech Scient Heterostructure semi-conductrice et transistor de type hemt, en particulier pour applications cryogéniques a bas bruit et a basse fréquence
CN109950150B (zh) * 2019-03-07 2020-08-14 苏州汉骅半导体有限公司 半导体结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3480631D1 (de) * 1983-06-24 1990-01-04 Nec Corp Halbleiterstruktur mit uebergitter hoher traegerdichte.
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JPS61198784A (ja) * 1985-02-28 1986-09-03 Fujitsu Ltd 電界効果型半導体装置
JPS6211279A (ja) * 1985-07-08 1987-01-20 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2914049B2 (ja) * 1992-10-27 1999-06-28 株式会社デンソー ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JPH07183493A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体装置
JPH07283493A (ja) * 1994-04-14 1995-10-27 Nippon Chemicon Corp フラックス残渣付着防止機能付き回路基板

Also Published As

Publication number Publication date
JPH10209436A (ja) 1998-08-07
US6100542A (en) 2000-08-08

Similar Documents

Publication Publication Date Title
JP3458349B2 (ja) 半導体装置
JPH07335867A (ja) 電界効果トランジスタ
US5596211A (en) Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas
JP2718406B2 (ja) 電界効果トランジスタ
JP2004200433A (ja) 半導体装置
JPH07183494A (ja) ヘテロ接合ｆｅｔ
EP2416353A1 (en) Semiconductor device
JP3447438B2 (ja) 電界効果トランジスタ
JP4169553B2 (ja) 共鳴トンネル素子およびこれを用いた半導体集積回路
JP2005251820A (ja) ヘテロ接合型電界効果トランジスタ
JP3094500B2 (ja) 電界効果トランジスタ
JPH098285A (ja) ヘテロ接合半導体デバイス
JP2012248563A (ja) 電界効果型トランジスタ
JP2557373B2 (ja) 化合物半導体装置
JPH05335346A (ja) 半導体装置及びその製造方法
JP2500457B2 (ja) ヘテロ接合電界効果トランジスタ
JPH09181087A (ja) 半導体装置およびその製造方法
JP2730511B2 (ja) ヘテロ接合電界効果トランジスタ
JPH10154807A (ja) 半導体装置
JPH0964062A (ja) 電界効果トランジスタ及びその製造方法
JP3423812B2 (ja) Ｈｅｍｔ素子およびその製造方法
JP3156252B2 (ja) 電界効果トランジスタ
JPH06244217A (ja) ヘテロ接合半導体装置
JP3774000B2 (ja) 半導体装置
JPH07283396A (ja) ヘテロ接合電界効果トランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees