JPH07283396A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH07283396A JPH07283396A JP9380694A JP9380694A JPH07283396A JP H07283396 A JPH07283396 A JP H07283396A JP 9380694 A JP9380694 A JP 9380694A JP 9380694 A JP9380694 A JP 9380694A JP H07283396 A JPH07283396 A JP H07283396A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- schottky contact
- contact layer
- heterojunction field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 製造プロセスにおける熱的な不安定性が低減
し、相互コンダクタンスの低下を防ぐことができるヘテ
ロ接合電界効果トランジスタを提供する。 【構成】 ＩｎＰ基板１０上に、３−５族化合物半導体
からなるチャンネル層１２、電子供給層１４、ショット
キーコンタクト層２０を順次積層してなり、前記ショッ
トキーコンタクト層２０上にゲート電極１７を有するヘ
テロ接合電界効果トランジスタにおいて、前記ショット
キーコンタクト層２０を、Ｉｎy （ＡｌxＧａ1-X ）
1-y Ａｓ（０．２＜ｘ＜０．４）で構成する。
し、相互コンダクタンスの低下を防ぐことができるヘテ
ロ接合電界効果トランジスタを提供する。 【構成】 ＩｎＰ基板１０上に、３−５族化合物半導体
からなるチャンネル層１２、電子供給層１４、ショット
キーコンタクト層２０を順次積層してなり、前記ショッ
トキーコンタクト層２０上にゲート電極１７を有するヘ
テロ接合電界効果トランジスタにおいて、前記ショット
キーコンタクト層２０を、Ｉｎy （ＡｌxＧａ1-X ）
1-y Ａｓ（０．２＜ｘ＜０．４）で構成する。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体からなる
ヘテロ接合電界効果トランジスタに関する。
ヘテロ接合電界効果トランジスタに関する。
【０００２】
【従来の技術】ＧａＡｓ、ＩｎＰなどの化合物半導体
は、Ｓｉに比べて電子の移動度が大きく、高速性に優れ
ている。また、３元、４元の混晶では、組成比を変える
ことによって、格子定数を変化させ、他種の半導体と格
子整合を取り、ヘテロ接合を形成することができる。こ
のような特徴を利用して、ヘテロ接合バイポーラトラン
ジスタやヘテロ接合電界効果トランジスタ等の超高速電
子デバイスが実現されている。ヘテロ接合電界効果トラ
ンジスタは、ｎ−ＡｌＧａＡｓ／ＧａＡｓ選択ドープ
（ＧａＡｓ層を高純度に保ち、ｎ−ＡｌＧａＡｓ層には
できるだけ高濃度に不純物をドーピングする）ヘテロ接
合を利用することによって、電子供給領域（ｎ−ＡｌＧ
ａＡｓ層）と電子走行領域（アンドープＧａＡｓ層）を
分離し、電子がドナー不純物で散乱されるのを減少させ
て電子移動度を増大させ、高速性を向上させた電界効果
トランジスタであり、超高速、低雑音デバイスとして実
用化されている。
は、Ｓｉに比べて電子の移動度が大きく、高速性に優れ
ている。また、３元、４元の混晶では、組成比を変える
ことによって、格子定数を変化させ、他種の半導体と格
子整合を取り、ヘテロ接合を形成することができる。こ
のような特徴を利用して、ヘテロ接合バイポーラトラン
ジスタやヘテロ接合電界効果トランジスタ等の超高速電
子デバイスが実現されている。ヘテロ接合電界効果トラ
ンジスタは、ｎ−ＡｌＧａＡｓ／ＧａＡｓ選択ドープ
（ＧａＡｓ層を高純度に保ち、ｎ−ＡｌＧａＡｓ層には
できるだけ高濃度に不純物をドーピングする）ヘテロ接
合を利用することによって、電子供給領域（ｎ−ＡｌＧ
ａＡｓ層）と電子走行領域（アンドープＧａＡｓ層）を
分離し、電子がドナー不純物で散乱されるのを減少させ
て電子移動度を増大させ、高速性を向上させた電界効果
トランジスタであり、超高速、低雑音デバイスとして実
用化されている。
【０００３】近年では、さらに高速、低雑音の素子の開
発を目指して、ＩｎＰ基板に格子整合するＩｎ0.52Ａｌ
0.48Ａｓ／Ｉｎ0.53Ｇａ0.47Ａｓヘテロ接合を用いたヘ
テロ接合電界効果トランジスタの研究開発も進められて
いる。この素子は、Ｉｎ0.53Ｇａ0.47ＡｓがＧａＡｓに
比べて電子移動度、飽和電子速度が大きく、高速性に優
れているので、マイクロ波、ミリ波などに応用されるこ
とが期待されている。
発を目指して、ＩｎＰ基板に格子整合するＩｎ0.52Ａｌ
0.48Ａｓ／Ｉｎ0.53Ｇａ0.47Ａｓヘテロ接合を用いたヘ
テロ接合電界効果トランジスタの研究開発も進められて
いる。この素子は、Ｉｎ0.53Ｇａ0.47ＡｓがＧａＡｓに
比べて電子移動度、飽和電子速度が大きく、高速性に優
れているので、マイクロ波、ミリ波などに応用されるこ
とが期待されている。
【０００４】図３は、Ｉｎ0.52Ａｌ0.48Ａｓ／Ｉｎ0.53
Ｇａ0.47Ａｓヘテロ接合を用いたヘテロ接合電界効果ト
ランジスタの断面図である。この素子は、図３に示すよ
うに、ＩｎＰ基板１０上にＩｎ0.52Ａｌ0.48Ａｓバッフ
ァ層１１、Ｉｎ0.53Ｇａ0.47Ａｓチャンネル層１２、Ｉ
ｎ0.52Ａｌ0.48Ａｓスペーサ層１３、ｎ−Ｉｎ0.52Ａｌ
0.48Ａｓ電子供給層１４、アンドープＩｎ0.52Ａｌ0.48
Ａｓショットキーコンタクト層１５、ｎ−Ｉｎ0.53Ｇａ
0.47Ａｓキャップ層１６の順に成膜して形成される。成
膜後の製作プロセスは、素子間分離のためのメサエッチ
ングによるアイソレーション、ソース電極１８およびド
レイン電極１９のためのオーミック電極金属（ＡｕＧｅ
Ｎｉ／Ａｕ）の蒸着、合金化、ゲート電極用パターニン
グ、ショットキーコンタクト層１５までのリセスエッチ
ング、ゲート電極１７のためのショットキー電極金属
（Ｔｉ／Ｐｔ／Ａｕ）の蒸着の順で行われる。この系の
場合、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層１４の電子
がＩｎ0.53Ｇａ0.47Ａｓチャンネル層１２に移動して２
次元電子ガスが生成する。Ｉｎ0.52Ａｌ0.48Ａｓスペー
サ層１３は、２次元電子ガスが電子供給層１４のドナー
のクーロン散乱を受けにくくなるように挿入されてい
る。アンドープＩｎ0.52Ａｌ0.48Ａｓショットキーコン
タクト層１５は、ゲートでのリーク電流を低減するため
に設けられている。
Ｇａ0.47Ａｓヘテロ接合を用いたヘテロ接合電界効果ト
ランジスタの断面図である。この素子は、図３に示すよ
うに、ＩｎＰ基板１０上にＩｎ0.52Ａｌ0.48Ａｓバッフ
ァ層１１、Ｉｎ0.53Ｇａ0.47Ａｓチャンネル層１２、Ｉ
ｎ0.52Ａｌ0.48Ａｓスペーサ層１３、ｎ−Ｉｎ0.52Ａｌ
0.48Ａｓ電子供給層１４、アンドープＩｎ0.52Ａｌ0.48
Ａｓショットキーコンタクト層１５、ｎ−Ｉｎ0.53Ｇａ
0.47Ａｓキャップ層１６の順に成膜して形成される。成
膜後の製作プロセスは、素子間分離のためのメサエッチ
ングによるアイソレーション、ソース電極１８およびド
レイン電極１９のためのオーミック電極金属（ＡｕＧｅ
Ｎｉ／Ａｕ）の蒸着、合金化、ゲート電極用パターニン
グ、ショットキーコンタクト層１５までのリセスエッチ
ング、ゲート電極１７のためのショットキー電極金属
（Ｔｉ／Ｐｔ／Ａｕ）の蒸着の順で行われる。この系の
場合、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層１４の電子
がＩｎ0.53Ｇａ0.47Ａｓチャンネル層１２に移動して２
次元電子ガスが生成する。Ｉｎ0.52Ａｌ0.48Ａｓスペー
サ層１３は、２次元電子ガスが電子供給層１４のドナー
のクーロン散乱を受けにくくなるように挿入されてい
る。アンドープＩｎ0.52Ａｌ0.48Ａｓショットキーコン
タクト層１５は、ゲートでのリーク電流を低減するため
に設けられている。
【０００５】
【発明が解決しようとする課題】上述のＩｎ0.52Ａｌ
0.48Ａｓ／Ｉｎ0.53Ｇａ0.47Ａｓ系のヘテロ接合電界効
果トランジスタでは、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ電子供
給層１４の上部がアンドープＩｎ0.52Ａｌ0.48Ａｓショ
ットキーコンタクト層１５になっており、その上にゲー
ト電極１７が形成されている。ところで、ｎ−Ｉｎ0.52
Ａｌ0.48Ａｓ電子供給層１４中のＡｌは、製作プロセス
の熱処理中に酸化されやすく、また、侵入した酸素によ
り形成されるディープトラップによって電子密度が減少
して、ソース・ドレイン間の電流、および素子の相互コ
ンダクタンスが減少する等、熱的に不安定であるという
問題があった。
0.48Ａｓ／Ｉｎ0.53Ｇａ0.47Ａｓ系のヘテロ接合電界効
果トランジスタでは、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ電子供
給層１４の上部がアンドープＩｎ0.52Ａｌ0.48Ａｓショ
ットキーコンタクト層１５になっており、その上にゲー
ト電極１７が形成されている。ところで、ｎ−Ｉｎ0.52
Ａｌ0.48Ａｓ電子供給層１４中のＡｌは、製作プロセス
の熱処理中に酸化されやすく、また、侵入した酸素によ
り形成されるディープトラップによって電子密度が減少
して、ソース・ドレイン間の電流、および素子の相互コ
ンダクタンスが減少する等、熱的に不安定であるという
問題があった。
【０００６】
【課題を解決するための手段】本発明は上記問題点を解
決したヘテロ接合電界効果トランジスタを提供するもの
で、ＩｎＰ基板上に、３−５族化合物半導体からなるチ
ャンネル層、ＩｎＡｌＡｓからなる電子供給層、ショッ
トキーコンタクト層を順次積層してなり、前記ショット
キーコンタクト層上にゲート電極を有するヘテロ接合電
界効果トランジスタにおいて、前記ショットキーコンタ
クト層は、Ｉｎy （Ａｌx Ｇａ1-X ）1-y Ａｓ（０．２
＜ｘ＜０．４）からなることを特徴とするものである。
決したヘテロ接合電界効果トランジスタを提供するもの
で、ＩｎＰ基板上に、３−５族化合物半導体からなるチ
ャンネル層、ＩｎＡｌＡｓからなる電子供給層、ショッ
トキーコンタクト層を順次積層してなり、前記ショット
キーコンタクト層上にゲート電極を有するヘテロ接合電
界効果トランジスタにおいて、前記ショットキーコンタ
クト層は、Ｉｎy （Ａｌx Ｇａ1-X ）1-y Ａｓ（０．２
＜ｘ＜０．４）からなることを特徴とするものである。
【０００７】
【作用】上述のように、ショットキーコンタクト層をＩ
ｎy （Ａｌx Ｇａ1-X ）1-y Ａｓ（０．２＜ｘ＜０．
４）で構成すると、次のような利点がある。即ち、ショ
ットキーコンタクト層中のＡｌの組成比が従来のＩｎ
0.52Ａｌ0.48Ａｓよりも低下するので、製作プロセス中
にゲート近傍のＡｌの酸化が電子供給層に及ぼす悪影響
を小さくすることができ、素子の相互コンダクタンスの
減少を防くことができる。なお、ここで、ショットキー
コンタクト層の組成をＩｎy （Ａｌx Ｇａ1-X ）1-y Ａ
ｓ（０．２＜ｘ＜０．４）とした理由は、ｘが０．４以
上になると、Ａｌの酸化の影響が大きくなり、熱的に不
安定になるからである。なお、ｘを０．２より大きくし
た理由は、ｘが０．２以下になると、バンドギャップが
小さくなり、ゲートのショットキイーバリアが低くなっ
て、ゲートでのリーク電流が大きくなるからである。
ｎy （Ａｌx Ｇａ1-X ）1-y Ａｓ（０．２＜ｘ＜０．
４）で構成すると、次のような利点がある。即ち、ショ
ットキーコンタクト層中のＡｌの組成比が従来のＩｎ
0.52Ａｌ0.48Ａｓよりも低下するので、製作プロセス中
にゲート近傍のＡｌの酸化が電子供給層に及ぼす悪影響
を小さくすることができ、素子の相互コンダクタンスの
減少を防くことができる。なお、ここで、ショットキー
コンタクト層の組成をＩｎy （Ａｌx Ｇａ1-X ）1-y Ａ
ｓ（０．２＜ｘ＜０．４）とした理由は、ｘが０．４以
上になると、Ａｌの酸化の影響が大きくなり、熱的に不
安定になるからである。なお、ｘを０．２より大きくし
た理由は、ｘが０．２以下になると、バンドギャップが
小さくなり、ゲートのショットキイーバリアが低くなっ
て、ゲートでのリーク電流が大きくなるからである。
【０００８】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は、本発明にかかるヘテロ接合
電界効果トランジスタの一実施例の断面図である。図１
において、ＩｎＰ基板１０上にＩｎ0.52Ａｌ0.48Ａｓバ
ッファ層１１、Ｉｎ0.53Ｇａ0.47Ａｓチャンネル層１
２、Ｉｎ0.52Ａｌ0.48Ａｓスペーサ層１３、ｎ−Ｉｎ
0.52Ａｌ0.48Ａｓ電子供給層１４を順次積層したところ
までは、従来技術で説明した図４のものと同一である。
電子供給層１４の上には、Ｉｎy （Ａｌx Ｇａ1-X ）
1-y Ａｓショットキーコンタト層２０が設けられてい
る。ショットキーコンタト層２０上に、ｎ−Ｉｎ0.53Ｇ
ａ0.47Ａｓキャップ層１６を積層し、ＡｕＧｅＮｉ／Ａ
ｕからなるソース電極１８およびドレイン電極１９、お
よびＴｉ／Ｐｔ／Ａｕからなるゲート電極１７を形成す
ることも、従来と同様である。Ｉｎy （Ａｌx Ｇ
ａ1-X ）1-y Ａｓショットキーコンタト層２０の組成
は、０．２＜ｘ＜０．４とし、リーク電流が十分に小さ
くなるようなバンドギャップを設定する。なお、Ｉｎ
0.52Ａｌ0.48Ａｓバッファ層１１は、高抵抗でリーク電
流が十分に小さければ、ＩｎＰを用いてもよい。
を詳細に説明する。図１は、本発明にかかるヘテロ接合
電界効果トランジスタの一実施例の断面図である。図１
において、ＩｎＰ基板１０上にＩｎ0.52Ａｌ0.48Ａｓバ
ッファ層１１、Ｉｎ0.53Ｇａ0.47Ａｓチャンネル層１
２、Ｉｎ0.52Ａｌ0.48Ａｓスペーサ層１３、ｎ−Ｉｎ
0.52Ａｌ0.48Ａｓ電子供給層１４を順次積層したところ
までは、従来技術で説明した図４のものと同一である。
電子供給層１４の上には、Ｉｎy （Ａｌx Ｇａ1-X ）
1-y Ａｓショットキーコンタト層２０が設けられてい
る。ショットキーコンタト層２０上に、ｎ−Ｉｎ0.53Ｇ
ａ0.47Ａｓキャップ層１６を積層し、ＡｕＧｅＮｉ／Ａ
ｕからなるソース電極１８およびドレイン電極１９、お
よびＴｉ／Ｐｔ／Ａｕからなるゲート電極１７を形成す
ることも、従来と同様である。Ｉｎy （Ａｌx Ｇ
ａ1-X ）1-y Ａｓショットキーコンタト層２０の組成
は、０．２＜ｘ＜０．４とし、リーク電流が十分に小さ
くなるようなバンドギャップを設定する。なお、Ｉｎ
0.52Ａｌ0.48Ａｓバッファ層１１は、高抵抗でリーク電
流が十分に小さければ、ＩｎＰを用いてもよい。
【０００９】図２は、他の実施例の断面図である。本実
施例は、前記実施例におけるＩｎy （Ａｌx Ｇａ1-X ）
1-y Ａｓショットキーコンタト層２０と電子供給層１４
の間にＩｎ0.52Ａｌ0.48Ａｓショットキーコンタクト層
３０を挿入したものである。本実施例では、ショットキ
ーコンタクト層３０のバンドギャップがショットキーコ
ンタト層２０よりも大きいので、ゲートにおけるリーク
電流が前記実施例よりも減少する。なお、本発明は上記
実施例に限定されるものではない。例えば、チャンネル
層をＩｎＰに格子整合するＩｎ0.53Ｇａ0.47Ａｓで構成
するかわりに、Ｉｎ組成を大きくして、Ｉｎ0.53+xＧａ
0.47-xＡｓ（ｘ＞０）で構成すると、電子供給層／チャ
ンネル層（ＩｎＡｌＡｓ／ＩｎＧａＡｓ）のバンド不連
続性が大きくなり、チャンネル層の電子輸送特性が向上
することから、高速性、低雑音性が実現できる。ただし
この場合、チャンネル層はＩｎＰ基板より格子定数が大
きくなり、ＩｎＰ基板と格子不整合になるので、チャン
ネル層の厚さは限界膜厚を越えないようにする。
施例は、前記実施例におけるＩｎy （Ａｌx Ｇａ1-X ）
1-y Ａｓショットキーコンタト層２０と電子供給層１４
の間にＩｎ0.52Ａｌ0.48Ａｓショットキーコンタクト層
３０を挿入したものである。本実施例では、ショットキ
ーコンタクト層３０のバンドギャップがショットキーコ
ンタト層２０よりも大きいので、ゲートにおけるリーク
電流が前記実施例よりも減少する。なお、本発明は上記
実施例に限定されるものではない。例えば、チャンネル
層をＩｎＰに格子整合するＩｎ0.53Ｇａ0.47Ａｓで構成
するかわりに、Ｉｎ組成を大きくして、Ｉｎ0.53+xＧａ
0.47-xＡｓ（ｘ＞０）で構成すると、電子供給層／チャ
ンネル層（ＩｎＡｌＡｓ／ＩｎＧａＡｓ）のバンド不連
続性が大きくなり、チャンネル層の電子輸送特性が向上
することから、高速性、低雑音性が実現できる。ただし
この場合、チャンネル層はＩｎＰ基板より格子定数が大
きくなり、ＩｎＰ基板と格子不整合になるので、チャン
ネル層の厚さは限界膜厚を越えないようにする。
【００１０】
【発明の効果】以上説明したように本発明によれば、Ｉ
ｎＰ基板上に、３−５族化合物半導体からなるチャンネ
ル層、ＩｎＡｌＡｓからなる電子供給層、ショットキー
コンタクト層を順次積層してなり、前記ショットキーコ
ンタクト層上にゲート電極を有するヘテロ接合電界効果
トランジスタにおいて、前記ショットキーコンタクト層
は、Ｉｎy （Ａｌx Ｇａ1-X ）1-y Ａｓ（０．２＜ｘ＜
０．４）からなるため、製造プロセスにおける熱的な不
安定性が低減するという優れた効果がある。
ｎＰ基板上に、３−５族化合物半導体からなるチャンネ
ル層、ＩｎＡｌＡｓからなる電子供給層、ショットキー
コンタクト層を順次積層してなり、前記ショットキーコ
ンタクト層上にゲート電極を有するヘテロ接合電界効果
トランジスタにおいて、前記ショットキーコンタクト層
は、Ｉｎy （Ａｌx Ｇａ1-X ）1-y Ａｓ（０．２＜ｘ＜
０．４）からなるため、製造プロセスにおける熱的な不
安定性が低減するという優れた効果がある。
【図１】本発明に係るヘテロ接合電界効果トランジスタ
の一実施例の断面図である。
の一実施例の断面図である。
【図２】本発明に係る他の実施例の断面図である。
【図３】従来のヘテロ接合電界効果トランジスタの断面
図である。
図である。
１０ 基板 １１ バッファ層 １２ チャンネル層 １３ スペーサ層 １４ 電子供給層 １５、２０、３０ ショットキーコンタクト層 １６ キャップ層 １７ ゲート電極 １８ ソース電極 １９ ドレイン電極
Claims (1)
- 【請求項１】 ＩｎＰ基板上に、３−５族化合物半導体
からなるチャンネル層、ＩｎＡｌＡｓからなる電子供給
層、ショットキーコンタクト層を順次積層してなり、前
記ショットキーコンタクト層上にゲート電極を有するヘ
テロ接合電界効果トランジスタにおいて、前記ショット
キーコンタクト層は、Ｉｎy （ＡｌxＧａ1-X ）1-y Ａ
ｓ（０．２＜ｘ＜０．４）からなることを特徴とするヘ
テロ接合電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9380694A JPH07283396A (ja) | 1994-04-06 | 1994-04-06 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9380694A JPH07283396A (ja) | 1994-04-06 | 1994-04-06 | ヘテロ接合電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283396A true JPH07283396A (ja) | 1995-10-27 |
Family
ID=14092654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9380694A Pending JPH07283396A (ja) | 1994-04-06 | 1994-04-06 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283396A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101082A (ja) * | 1988-10-04 | 1990-04-12 | Fujisawa Pharmaceut Co Ltd | 新規セフェム化合物 |
| JPH0992819A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 電界効果トランジスタ |
-
1994
- 1994-04-06 JP JP9380694A patent/JPH07283396A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101082A (ja) * | 1988-10-04 | 1990-04-12 | Fujisawa Pharmaceut Co Ltd | 新規セフェム化合物 |
| JPH0992819A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581452B2 (ja) | 電界効果トランジスタ | |
| JPH06132318A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| JP3458349B2 (ja) | 半導体装置 | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JPH07283396A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JP3127863B2 (ja) | 半導体装置及びその製造方法 | |
| JP3633587B2 (ja) | 半導体装置の製造方法 | |
| JPH09181087A (ja) | 半導体装置およびその製造方法 | |
| JPH1197669A (ja) | 半導体装置 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2687937B2 (ja) | 電界効果トランジスタ | |
| JPH05315365A (ja) | 電界効果トランジスタ | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH06163598A (ja) | 高電子移動度トランジスタ | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JPH0521471A (ja) | 電界効果トランジスタ | |
| JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 |