JPH06132318A - ヘテロ接合電界効果トランジスタおよびその製造方法 - Google Patents
ヘテロ接合電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH06132318A JPH06132318A JP3250349A JP25034991A JPH06132318A JP H06132318 A JPH06132318 A JP H06132318A JP 3250349 A JP3250349 A JP 3250349A JP 25034991 A JP25034991 A JP 25034991A JP H06132318 A JPH06132318 A JP H06132318A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- region
- channel region
- bandgap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 239000000463 material Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims description 46
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 11
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 52
- 239000002356 single layer Substances 0.000 description 30
- 239000002800 charge carrier Substances 0.000 description 19
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000005428 wave function Effects 0.000 description 8
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 5
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000003877 atomic layer epitaxy Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 装置構造および製造プロセスを複雑にするこ
となくＨＦＥＴ構造の性能を改善する。 【構成】 ソース領域（１８）、ドレイン領域（１９）
を有するヘテロ接合電界効果トランジスタ（ＨＦＥＴ）
において、ソースおよびドレイン領域（１８，１９）に
結合されかつ量子ウェルであるチャネル領域（１３）を
設け、かつ該チャネル領域にモノアトミック層（１６
ａ）を形成し、該モノアトミック層（１６ａ）はチャネ
ル領域（１３）と異なるバンドギャップ・エネルギを有
する材料で構成する。
となくＨＦＥＴ構造の性能を改善する。 【構成】 ソース領域（１８）、ドレイン領域（１９）
を有するヘテロ接合電界効果トランジスタ（ＨＦＥＴ）
において、ソースおよびドレイン領域（１８，１９）に
結合されかつ量子ウェルであるチャネル領域（１３）を
設け、かつ該チャネル領域にモノアトミック層（１６
ａ）を形成し、該モノアトミック層（１６ａ）はチャネ
ル領域（１３）と異なるバンドギャップ・エネルギを有
する材料で構成する。
Description
【０００１】
【産業上の利用分野】本発明は、一般的には、ヘテロ接
合電界効果トランジスタに関し、かつより特定的には、
量子ウェル（ｑｕａｎｔｕｍ ｗｅｌｌ）チャネルにお
いて制御されたエネルギレベルを有するヘテロ接合電界
効果トランジスタに関する。
合電界効果トランジスタに関し、かつより特定的には、
量子ウェル（ｑｕａｎｔｕｍ ｗｅｌｌ）チャネルにお
いて制御されたエネルギレベルを有するヘテロ接合電界
効果トランジスタに関する。
【０００２】
【従来の技術】電界効果トランジスタはゲート電極によ
りチャネル領域を通る電流を制御することにより動作す
る。電流制御を維持するために、チャネル領域内に電荷
キャリアを閉じ込めておく必要がある。金属酸化物半導
体ＦＥＴ（ＭＯＳＦＥＴ）技術においては、電流の閉じ
込め（ｃｕｒｒｅｎｔ ｃｏｎｆｉｎｅｍｅｎｔ）はチ
ャネル領域をゲート電極から絶縁酸化物領域により分離
することにより行なう。しかしながら、ヘテロ接合ＦＥ
Ｔ（ＨＦＥＴ）技術においては、絶縁領域が使用されず
かつキャリアの閉じ込めはゲート電極とチャネル領域と
の間のヘテロ接合バリヤ層により行なわれる。言い代え
れば、チャネルはバリヤ層より狭いバンドギャップを有
する材料を用いた量子ウェルにより形成される。同様の
ヘテロバリヤがチャネル領域の下に用いられ電荷キャリ
アがその上にチャネル領域が形成される基板またはバッ
ファ層に迷いこむことを防止する。ＨＦＥＴ装置におい
ては、電荷キャリアをチャネル領域内に閉じ込める能力
は非常に重要なものでありかつ直接ピンチオフ電圧およ
びゲートリーケージのような装置パラメータに影響を与
える。
りチャネル領域を通る電流を制御することにより動作す
る。電流制御を維持するために、チャネル領域内に電荷
キャリアを閉じ込めておく必要がある。金属酸化物半導
体ＦＥＴ（ＭＯＳＦＥＴ）技術においては、電流の閉じ
込め（ｃｕｒｒｅｎｔ ｃｏｎｆｉｎｅｍｅｎｔ）はチ
ャネル領域をゲート電極から絶縁酸化物領域により分離
することにより行なう。しかしながら、ヘテロ接合ＦＥ
Ｔ（ＨＦＥＴ）技術においては、絶縁領域が使用されず
かつキャリアの閉じ込めはゲート電極とチャネル領域と
の間のヘテロ接合バリヤ層により行なわれる。言い代え
れば、チャネルはバリヤ層より狭いバンドギャップを有
する材料を用いた量子ウェルにより形成される。同様の
ヘテロバリヤがチャネル領域の下に用いられ電荷キャリ
アがその上にチャネル領域が形成される基板またはバッ
ファ層に迷いこむことを防止する。ＨＦＥＴ装置におい
ては、電荷キャリアをチャネル領域内に閉じ込める能力
は非常に重要なものでありかつ直接ピンチオフ電圧およ
びゲートリーケージのような装置パラメータに影響を与
える。
【０００３】チャネル領域の電荷キャリアによって電流
を伝達するためには、Ｐチャネル装置に対してはホール
およびＮチャネル装置に対しては電子がチャネル領域に
供給されなければならない。チャネル領域におけるより
高い電荷キャリアの濃度はＨＦＥＴ装置におけるより高
いトランスコンダクタンスおよびより低いチャネル抵抗
を生ずる結果となる。ＨＦＥＴは通常バリヤ層にキャリ
ア供給層と呼ばれる薄い、強くドーピングした層を配置
することにより変調ドープされ（ｍｏｄｕｌａｔｉｏｎ
ｄｏｐｅｄ）、それにより余分の電荷キャリアがキャ
リア供給層からバリヤ層を通り量子ウェルのチャネル領
域に通過する（ｔｕｎｎｅｌ）ようにする。この場合、
電荷キャリアは量子ウェルに捕捉される。キャリア供給
層とより小さなバンドギャップのチャネル層との間のバ
ンドギャップの不連続性を増大することは量子ウェルを
深くし、かつ結果として該ウェルにおいてより浅い量子
化エネルギレベルを生ずる。より浅い量子化エネルギレ
ベルはより高いシートキャリア濃度を保持することがで
きかつチャネルにおけるより良好なキャリア閉じ込めを
維持しそして装置の特性を改善する。
を伝達するためには、Ｐチャネル装置に対してはホール
およびＮチャネル装置に対しては電子がチャネル領域に
供給されなければならない。チャネル領域におけるより
高い電荷キャリアの濃度はＨＦＥＴ装置におけるより高
いトランスコンダクタンスおよびより低いチャネル抵抗
を生ずる結果となる。ＨＦＥＴは通常バリヤ層にキャリ
ア供給層と呼ばれる薄い、強くドーピングした層を配置
することにより変調ドープされ（ｍｏｄｕｌａｔｉｏｎ
ｄｏｐｅｄ）、それにより余分の電荷キャリアがキャ
リア供給層からバリヤ層を通り量子ウェルのチャネル領
域に通過する（ｔｕｎｎｅｌ）ようにする。この場合、
電荷キャリアは量子ウェルに捕捉される。キャリア供給
層とより小さなバンドギャップのチャネル層との間のバ
ンドギャップの不連続性を増大することは量子ウェルを
深くし、かつ結果として該ウェルにおいてより浅い量子
化エネルギレベルを生ずる。より浅い量子化エネルギレ
ベルはより高いシートキャリア濃度を保持することがで
きかつチャネルにおけるより良好なキャリア閉じ込めを
維持しそして装置の特性を改善する。
【０００４】過去においては、ＨＦＥＴ装置はガリウム
ひ素（ＧａＡｓ）およびアルミニウム・ガリウムひ素
（ＡｌＧａＡｓ）材料を用いて作られてきた。ＧａＡｓ
およびＡｌＧａＡｓは緊密に格子が整合しており、これ
は複合装置が形成されることを許容する。ＨＦＥＴは半
絶縁体基板上に形成されたＧａＡｓバッファ層を用いて
作られ、該バッファ層の上にはＧａＡｓチャネルが形成
される。Ａｌ０．３Ｇａ０．７ＡｓがＧａＡｓチャネル
をゲート電極から分離するバリヤ層のために使用され
る。このような材料の組合わせは約０．２ｅＶのバンド
ギャップの不連続性を生ずる結果となる。これらの材料
により機能する装置は形成されたが、比較的低いバンド
ギャップの不連続性はキャリアをチャネル領域に十分閉
じ込めなかった。
ひ素（ＧａＡｓ）およびアルミニウム・ガリウムひ素
（ＡｌＧａＡｓ）材料を用いて作られてきた。ＧａＡｓ
およびＡｌＧａＡｓは緊密に格子が整合しており、これ
は複合装置が形成されることを許容する。ＨＦＥＴは半
絶縁体基板上に形成されたＧａＡｓバッファ層を用いて
作られ、該バッファ層の上にはＧａＡｓチャネルが形成
される。Ａｌ０．３Ｇａ０．７ＡｓがＧａＡｓチャネル
をゲート電極から分離するバリヤ層のために使用され
る。このような材料の組合わせは約０．２ｅＶのバンド
ギャップの不連続性を生ずる結果となる。これらの材料
により機能する装置は形成されたが、比較的低いバンド
ギャップの不連続性はキャリアをチャネル領域に十分閉
じ込めなかった。
【０００５】最近、ＨＦＥＴのチャネル材料としてガリ
ウムひ素に置き代えるために緊張層（ｓｔｒａｉｎｅｄ
ｌａｙｅｒ）の狭いバンドギャップのインジウム・ガ
リウムひ素（ＩｎＧａＡｓ）の使用に対する非常に大き
な関心が表明されている。インジウムひ素（ＩｎＡｓ）
のモルフラクションとともにＩｎＧａＡｓ緊張層の許容
できる最大の厚さはＧａＡｓ基板とＩｎＧａＡｓチャネ
ル層との間の格子の不適合に依存する。最も良い装置の
結果はＩｎＡｓの２５％のモルフラクション内で得ら
れ、たった０．２ｅＶのＡｌ０．３Ｇａ０．７Ａｓ／Ｇ
ａＡｓのバンドギャップの不連続性と比較して、Ａｌ
０．３Ｇａ０．７Ａｓ／Ｉｎ０．２５Ｇａ０．７Ａｓに
対しほぼ０．３３ｅＶのバンドギャップの不連続性が与
えられる。ＩｎＧａＡｓチャネル領域の厚さおよびイン
ジウムひ素のモルフラクションは結晶学的な見地から制
限されるから、これらの材料システムを用いたこれ以上
の改善は期待されていない。
ウムひ素に置き代えるために緊張層（ｓｔｒａｉｎｅｄ
ｌａｙｅｒ）の狭いバンドギャップのインジウム・ガ
リウムひ素（ＩｎＧａＡｓ）の使用に対する非常に大き
な関心が表明されている。インジウムひ素（ＩｎＡｓ）
のモルフラクションとともにＩｎＧａＡｓ緊張層の許容
できる最大の厚さはＧａＡｓ基板とＩｎＧａＡｓチャネ
ル層との間の格子の不適合に依存する。最も良い装置の
結果はＩｎＡｓの２５％のモルフラクション内で得ら
れ、たった０．２ｅＶのＡｌ０．３Ｇａ０．７Ａｓ／Ｇ
ａＡｓのバンドギャップの不連続性と比較して、Ａｌ
０．３Ｇａ０．７Ａｓ／Ｉｎ０．２５Ｇａ０．７Ａｓに
対しほぼ０．３３ｅＶのバンドギャップの不連続性が与
えられる。ＩｎＧａＡｓチャネル領域の厚さおよびイン
ジウムひ素のモルフラクションは結晶学的な見地から制
限されるから、これらの材料システムを用いたこれ以上
の改善は期待されていない。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、改善されたピンチオフ電圧を有するヘテロ接合電界
効果トランジスタを提供することにある。
は、改善されたピンチオフ電圧を有するヘテロ接合電界
効果トランジスタを提供することにある。
【０００７】本発明の他の目的は、より少ないゲートリ
ーケージを有するＨＦＥＴ装置を提供することにある。
ーケージを有するＨＦＥＴ装置を提供することにある。
【０００８】本発明のさらに他の目的は、チャネル領域
の量子ウェル内のエネルギレベルを変更するためにチャ
ネル領域内に形成されたモノアトミック・バリヤおよび
ウェル層を有するＨＦＥＴ構造を提供することにある。
の量子ウェル内のエネルギレベルを変更するためにチャ
ネル領域内に形成されたモノアトミック・バリヤおよび
ウェル層を有するＨＦＥＴ構造を提供することにある。
【０００９】本発明のさらに他の目的は、チャネル領域
における改善されたキャリア濃度を備えたＨＦＥＴ装置
を提供することにある。
における改善されたキャリア濃度を備えたＨＦＥＴ装置
を提供することにある。
【００１０】本発明のさらに他の目的は、前記チャネル
領域内での改善された電荷キャリア閉じ込めを有するＨ
ＦＥＴ装置を提供することにある。
領域内での改善された電荷キャリア閉じ込めを有するＨ
ＦＥＴ装置を提供することにある。
【００１１】
【課題を解決するための手段および作用】本発明のこれ
らおよび他の目的および利点はソース、ドレイン、およ
びチャネルを有するヘテロ接合電界効果トランジスタ
（ＨＦＥＴ）によって達成され、前記チャネルは量子ウ
ェルおよび少なくとも１つのモノアトミック・ウェルま
たはバリヤ層を具備する。モノアトミック・ウェル層ま
たはバリヤ層はチャネル領域とは異なるバンドギャップ
を有し、かつチャネル領域における電子波動関数および
伝導帯エネルギを変更する働きを成す。好ましくは、イ
ンジウムひ素のモノレイヤーがＩｎＧａＡｓチャネル領
域に形成されたウェル層のために使用されかつ第１の量
子化エネルギレベルＥ０をチャネル領域の量子ウェルの
底（ボトム）に近く移動させるよう機能し、それにより
実効バンドオフセット電位を増大することにより電子濃
度を増大する。アルミニウムひ素もまたバリヤのモノレ
イヤーとしてＩｎＧａＡｓチャネルにおいて使用でき
る。ＩｎＡｓモノレイヤーの位置を変えることにより、
チャネルにおける電子の閉じ込めが改善できる。
らおよび他の目的および利点はソース、ドレイン、およ
びチャネルを有するヘテロ接合電界効果トランジスタ
（ＨＦＥＴ）によって達成され、前記チャネルは量子ウ
ェルおよび少なくとも１つのモノアトミック・ウェルま
たはバリヤ層を具備する。モノアトミック・ウェル層ま
たはバリヤ層はチャネル領域とは異なるバンドギャップ
を有し、かつチャネル領域における電子波動関数および
伝導帯エネルギを変更する働きを成す。好ましくは、イ
ンジウムひ素のモノレイヤーがＩｎＧａＡｓチャネル領
域に形成されたウェル層のために使用されかつ第１の量
子化エネルギレベルＥ０をチャネル領域の量子ウェルの
底（ボトム）に近く移動させるよう機能し、それにより
実効バンドオフセット電位を増大することにより電子濃
度を増大する。アルミニウムひ素もまたバリヤのモノレ
イヤーとしてＩｎＧａＡｓチャネルにおいて使用でき
る。ＩｎＡｓモノレイヤーの位置を変えることにより、
チャネルにおける電子の閉じ込めが改善できる。
【００１２】
【実施例】図１は、本発明に係わるヘテロ接合電界効果
トランジスタ（ＨＦＥＴ）構造の非常に単純化した図で
ある。本発明の変更されたチャネル領域を示している
が、図１に示される装置構造は実際のＨＦＥＴ装置に存
在し得る多くの構造および特徴を含んでいない。実際の
および製造可能なＨＦＥＴ装置を生み出す図１に示され
た構造に対するこれらの変更および付加は半導体技術上
よく知られておりかつ本発明の範囲内に含まれるものと
考える。
トランジスタ（ＨＦＥＴ）構造の非常に単純化した図で
ある。本発明の変更されたチャネル領域を示している
が、図１に示される装置構造は実際のＨＦＥＴ装置に存
在し得る多くの構造および特徴を含んでいない。実際の
および製造可能なＨＦＥＴ装置を生み出す図１に示され
た構造に対するこれらの変更および付加は半導体技術上
よく知られておりかつ本発明の範囲内に含まれるものと
考える。
【００１３】ガリウムひ素をベースとした化合物を用い
て形成されたＮチャネルのＦＥＴに関し説明するが、図
１の構造は本発明の方法を用いてＰチャネルとして形成
することができ、かつシリコンおよびゲルマニウムのよ
うな、ガリウムひ素以外の材料をヘテロ構造の電界効果
トランジスタを形成するために使用できることが理解さ
れるべきである。本発明を他の材料形式に適用する場合
に最も重要なことはある特定のアプリケーションに対し
最適化され得る特定の材料の選択またはドーピング濃度
であるよりはむしろ、ＨＦＥＴ装置内の種々の層および
領域の間のバンドギャップ関係を維持することである。
て形成されたＮチャネルのＦＥＴに関し説明するが、図
１の構造は本発明の方法を用いてＰチャネルとして形成
することができ、かつシリコンおよびゲルマニウムのよ
うな、ガリウムひ素以外の材料をヘテロ構造の電界効果
トランジスタを形成するために使用できることが理解さ
れるべきである。本発明を他の材料形式に適用する場合
に最も重要なことはある特定のアプリケーションに対し
最適化され得る特定の材料の選択またはドーピング濃度
であるよりはむしろ、ＨＦＥＴ装置内の種々の層および
領域の間のバンドギャップ関係を維持することである。
【００１４】以後用いられているように、用語「モノレ
イヤー」または「モノアトミック・レイヤー」は原子１
つ分の厚さである層を意味する。モノアトミック・レイ
ヤーは、本発明の構造に使用される他の層と同様に、金
属酸化物化学蒸着（ＭＯＣＶＤ）、分子ビーム・エピタ
キシ（ＭＢＥ）またはアトミック・レイヤー・エピタキ
シ（ＡＬＥ）、あるいはその他同様のもののような伝統
的なエピタキシャル被着技術を用いて形成できる。
イヤー」または「モノアトミック・レイヤー」は原子１
つ分の厚さである層を意味する。モノアトミック・レイ
ヤーは、本発明の構造に使用される他の層と同様に、金
属酸化物化学蒸着（ＭＯＣＶＤ）、分子ビーム・エピタ
キシ（ＭＢＥ）またはアトミック・レイヤー・エピタキ
シ（ＡＬＥ）、あるいはその他同様のもののような伝統
的なエピタキシャル被着技術を用いて形成できる。
【００１５】図１のＨＦＥＴ構造は半絶縁体基板（ｓｅ
ｍｉ−ｉｎｓｕｌａｔｉｎｇ ｓｕｂｓｔｒａｔｅ）１
１上に形成され、該半絶縁体基板１１上にはバッファ層
１２が形成される。バッファ層１２は通常ガリウムひ素
（ＧａＡｓ）または燐化インジウム（ＩｎＰ）のような
材料を備える。ＧａＡｓまたはインジウム・ガリウムひ
素（ＩｎＧａＡｓ）である、チャネル領域１３がバッフ
ァ層１２を覆って形成される。好ましくは、チャネル領
域１３はＩｎ０．２５Ｇａ０．７Ａｓからなる。ＧａＡ
ｓは産業上広く使用されているが、ＩｎＧａＡｓチャネ
ル領域がより優れた装置性能を提供することが分った。
チャネル領域１３はアルミニウム・ガリウムひ素（Ａｌ
ＧａＡｓ）、かつより特定的には、Ａｌ０．３Ｇａ
０．７Ａｓ、からなるバリヤ領域１７によって覆われて
いる。チャネル領域１３はバッファ層１２およびバリヤ
領域１７の間の量子ウェルを形成し、かつそのため量子
ウェル１３とも称される。ゲート電極２１はバリヤ領域
１７の上部面と接触して形成されかつバリヤ領域１７と
ショットキ・バリヤを形成する。ゲート電極２１をチャ
ネル領域１３から電気的に分離するのはこのショットキ
・バリヤである。
ｍｉ−ｉｎｓｕｌａｔｉｎｇ ｓｕｂｓｔｒａｔｅ）１
１上に形成され、該半絶縁体基板１１上にはバッファ層
１２が形成される。バッファ層１２は通常ガリウムひ素
（ＧａＡｓ）または燐化インジウム（ＩｎＰ）のような
材料を備える。ＧａＡｓまたはインジウム・ガリウムひ
素（ＩｎＧａＡｓ）である、チャネル領域１３がバッフ
ァ層１２を覆って形成される。好ましくは、チャネル領
域１３はＩｎ０．２５Ｇａ０．７Ａｓからなる。ＧａＡ
ｓは産業上広く使用されているが、ＩｎＧａＡｓチャネ
ル領域がより優れた装置性能を提供することが分った。
チャネル領域１３はアルミニウム・ガリウムひ素（Ａｌ
ＧａＡｓ）、かつより特定的には、Ａｌ０．３Ｇａ
０．７Ａｓ、からなるバリヤ領域１７によって覆われて
いる。チャネル領域１３はバッファ層１２およびバリヤ
領域１７の間の量子ウェルを形成し、かつそのため量子
ウェル１３とも称される。ゲート電極２１はバリヤ領域
１７の上部面と接触して形成されかつバリヤ領域１７と
ショットキ・バリヤを形成する。ゲート電極２１をチャ
ネル領域１３から電気的に分離するのはこのショットキ
・バリヤである。
【００１６】チャネル領域１３およびバリヤ領域１７を
形成するエピタキシャル層は領域１８および１９を通っ
て水平に延在しているが、これらの延在部は図面の理解
を容易にするため図１においては示されていないことが
理解されるべきである。ソース領域１８およびドレイン
領域１９はゲート電極２１をマスクとして使用しＮチャ
ネルのＨＦＥＴについてはゲート電極２１の両側に強く
Ｎタイプにドーピングすることによって形成される。領
域１８および１９は少なくともチャネル領域１３まで延
びそれによりチャネル領域１３に接触ができるようにし
なければならない。ソース電極２３およびドレイン電極
２２は、それぞれ、領域１８および１９とオーミック接
触するよう形成されている。ソース領域１８およびドレ
イン領域１９における高濃度のドーピングのため、電極
２３および２２はチャネル領域１３にオーミック結合さ
れる。
形成するエピタキシャル層は領域１８および１９を通っ
て水平に延在しているが、これらの延在部は図面の理解
を容易にするため図１においては示されていないことが
理解されるべきである。ソース領域１８およびドレイン
領域１９はゲート電極２１をマスクとして使用しＮチャ
ネルのＨＦＥＴについてはゲート電極２１の両側に強く
Ｎタイプにドーピングすることによって形成される。領
域１８および１９は少なくともチャネル領域１３まで延
びそれによりチャネル領域１３に接触ができるようにし
なければならない。ソース電極２３およびドレイン電極
２２は、それぞれ、領域１８および１９とオーミック接
触するよう形成されている。ソース領域１８およびドレ
イン領域１９における高濃度のドーピングのため、電極
２３および２２はチャネル領域１３にオーミック結合さ
れる。
【００１７】領域１８および１９を除き、チャネル領域
１３はチャネルにおける電荷キャリアの移動度を改善す
るため意図的にドープされていない。ドーピングは、バ
リヤ領域１７の形成中に形成されるＡｌＧａＡｓの非常
に薄い、強くドーピングされた領域である電荷供給層２
４によって与えられる。電荷供給層（ｃｈａｒｇｅｓｕ
ｐｐｌｙ ｌａｙｅｒ）２４は、バリヤ領域１７を通る
線で示されているが、インジウム・アルミニウムひ素ま
たはガリウム・燐化インジウムからなり、いずれも余分
の電荷キャリアを供給するであろう。電荷供給層２４は
チャネル領域１３に十分近く形成されそれによりドーピ
ング供給層２４における余分の電荷キャリアがバリヤ領
域１７を通り抜けかつチャネル領域１３に入ることがで
きるようにする。チャネル領域１３はバリヤ領域１７よ
り狭いバンドギャップの材料で形成されるから、電荷キ
ャリアはチャネル領域１３に入り込みかつチャネル領域
１３とバリヤ領域１７の間に形成されるヘテロ接合バリ
ヤのため捕捉される。この技術は変調ドーピングとして
知られておりかつ実際にチャネル領域１３にドーピング
することなしにチャネル領域１３に電荷キャリアが供給
されることを許容する。
１３はチャネルにおける電荷キャリアの移動度を改善す
るため意図的にドープされていない。ドーピングは、バ
リヤ領域１７の形成中に形成されるＡｌＧａＡｓの非常
に薄い、強くドーピングされた領域である電荷供給層２
４によって与えられる。電荷供給層（ｃｈａｒｇｅｓｕ
ｐｐｌｙ ｌａｙｅｒ）２４は、バリヤ領域１７を通る
線で示されているが、インジウム・アルミニウムひ素ま
たはガリウム・燐化インジウムからなり、いずれも余分
の電荷キャリアを供給するであろう。電荷供給層２４は
チャネル領域１３に十分近く形成されそれによりドーピ
ング供給層２４における余分の電荷キャリアがバリヤ領
域１７を通り抜けかつチャネル領域１３に入ることがで
きるようにする。チャネル領域１３はバリヤ領域１７よ
り狭いバンドギャップの材料で形成されるから、電荷キ
ャリアはチャネル領域１３に入り込みかつチャネル領域
１３とバリヤ領域１７の間に形成されるヘテロ接合バリ
ヤのため捕捉される。この技術は変調ドーピングとして
知られておりかつ実際にチャネル領域１３にドーピング
することなしにチャネル領域１３に電荷キャリアが供給
されることを許容する。
【００１８】本発明の重要な特徴はチャネル領域１３を
通って水平に延びている線によって示されるモノレイヤ
ー・ウェル１６ａおよびモノレイヤー・バリヤ１６ｂで
ある。モノレイヤー１６ａはチャネル領域１３に対しＩ
ｎＧａＡｓが使用された場合インジウムひ素（ＩｎＡ
ｓ）のようなチャネル領域１３よりも小さなバンドギャ
ップを有する材料から成る。モノレイヤー１６ｂはチャ
ネル領域１３より広いバンドギャップを有する材料から
成る。モノレイヤー１６ｂとして使用できる材料の１つ
の例はアルミニウムひ素（ＡｌＡｓ）であり、これはＩ
ｎＧａＡｓチャネル領域１３よりもずっと広いバンドギ
ャップを有する。モノレイヤー１６ａおよび１６ｂはチ
ャネル領域１３のソリッドステート特性を変更しそれに
より、以後さらに詳細に説明するように、装置の性能に
影響を与える。狭いバンドギャップのモノレイヤー１６
ａは単独でまたは１つまたはそれ以上の広いバンドギャ
ップのモノレイヤー１６ｂと組合わせて用いることがで
きる。さらに、広いバンドギャップのモノレイヤー１６
ｂは単独で使用することができる。好ましくは、モノレ
イヤー１６ａはチャネル領域１３およびバリヤ領域１７
の間の冶金学的接合の近くに形成され、一方モノレイヤ
ー１６ｂはチャネル領域１３およびバッファ層１２の間
の冶金学的接合により近く形成される。
通って水平に延びている線によって示されるモノレイヤ
ー・ウェル１６ａおよびモノレイヤー・バリヤ１６ｂで
ある。モノレイヤー１６ａはチャネル領域１３に対しＩ
ｎＧａＡｓが使用された場合インジウムひ素（ＩｎＡ
ｓ）のようなチャネル領域１３よりも小さなバンドギャ
ップを有する材料から成る。モノレイヤー１６ｂはチャ
ネル領域１３より広いバンドギャップを有する材料から
成る。モノレイヤー１６ｂとして使用できる材料の１つ
の例はアルミニウムひ素（ＡｌＡｓ）であり、これはＩ
ｎＧａＡｓチャネル領域１３よりもずっと広いバンドギ
ャップを有する。モノレイヤー１６ａおよび１６ｂはチ
ャネル領域１３のソリッドステート特性を変更しそれに
より、以後さらに詳細に説明するように、装置の性能に
影響を与える。狭いバンドギャップのモノレイヤー１６
ａは単独でまたは１つまたはそれ以上の広いバンドギャ
ップのモノレイヤー１６ｂと組合わせて用いることがで
きる。さらに、広いバンドギャップのモノレイヤー１６
ｂは単独で使用することができる。好ましくは、モノレ
イヤー１６ａはチャネル領域１３およびバリヤ領域１７
の間の冶金学的接合の近くに形成され、一方モノレイヤ
ー１６ｂはチャネル領域１３およびバッファ層１２の間
の冶金学的接合により近く形成される。
【００１９】図２の（ａ）は、モノレイヤー１６ａまた
は１６ｂを使用しない従来技術のＨＦＥＴ構造のバンド
ダイアグラムを示す。図２の（ａ）のバンドダイアグラ
ムは縦軸に相対的なエネルギをそして水平軸に図１に示
されるＨＦＥＴ装置の頭部面からの距離を示す。バリヤ
領域１７、チャネル領域１３、およびバッファ層１２は
図２の（ａ）および（ｂ）、図３の（ａ）および
（ｂ）、および図４において点線で示される領域に示さ
れておりかつ図１におけるものと同じ参照数字を有して
いる。図２の（ａ）は伝導体Ｅｃおよび量子エネルギ状
態Ｅ１およびＥ０を示す。図２の（ａ）のバンドダイア
グラムはＡｌ０．３Ｇａ０．７Ａｓの組成を有するバリ
ヤ層１７、およびＩｎ０．２５Ｇａ０．７Ａｓの組成を
有するチャネル領域１３を示している。バッファ層１２
はＧａＡｓから成る。チャネル領域１３はバリヤ層１７
またはバッファ層１２よりも狭いバンドギャップを有し
ているから、チャネル層１３は、前に述べた材料を用い
ると、約０．３３エレクトロンボルト（ｅＶ）のＥｃバ
ンドにおけるバンドギャップの不連続性を有する量子ウ
ェルを形成する。異なる材料が使用された場合には図２
の（ａ）に示されるものから相対エネルギの少しの変化
が生じる。
は１６ｂを使用しない従来技術のＨＦＥＴ構造のバンド
ダイアグラムを示す。図２の（ａ）のバンドダイアグラ
ムは縦軸に相対的なエネルギをそして水平軸に図１に示
されるＨＦＥＴ装置の頭部面からの距離を示す。バリヤ
領域１７、チャネル領域１３、およびバッファ層１２は
図２の（ａ）および（ｂ）、図３の（ａ）および
（ｂ）、および図４において点線で示される領域に示さ
れておりかつ図１におけるものと同じ参照数字を有して
いる。図２の（ａ）は伝導体Ｅｃおよび量子エネルギ状
態Ｅ１およびＥ０を示す。図２の（ａ）のバンドダイア
グラムはＡｌ０．３Ｇａ０．７Ａｓの組成を有するバリ
ヤ層１７、およびＩｎ０．２５Ｇａ０．７Ａｓの組成を
有するチャネル領域１３を示している。バッファ層１２
はＧａＡｓから成る。チャネル領域１３はバリヤ層１７
またはバッファ層１２よりも狭いバンドギャップを有し
ているから、チャネル層１３は、前に述べた材料を用い
ると、約０．３３エレクトロンボルト（ｅＶ）のＥｃバ
ンドにおけるバンドギャップの不連続性を有する量子ウ
ェルを形成する。異なる材料が使用された場合には図２
の（ａ）に示されるものから相対エネルギの少しの変化
が生じる。
【００２０】量子エネルギ状態Ｅ１およびＥ０の意義は
電子が装置の量子ウェル内にエネルギＥ１またはＥ０で
存在しなければならず、かつＥ１およびＥ０が量子ウェ
ル内に閉じ込められている限り、すなわち、量子ウェル
のバリヤより低いエネルギを有する限り、電子は量子ウ
ェル内に閉じ込められかつ従ってチャネル領域１３内に
閉じ込められるということである。量子ウェル１３内の
電荷キャリア濃度を最大にするため、Ｅ０は量子ウェル
１３の底部にできるだけ近くに存在すべきである。前に
述べたように、装置の性能に対しては電荷キャリアの高
い濃度がチャネル領域内に閉じ込められることが望まし
い。Ｅ１は量子ウェルの頭部近くに位置するから、それ
はＥ０からＥ１に移動するために十分なエネルギを得る
電荷キャリアに対するチャネル領域１３からの逃避経路
を提供する。チャネル領域１３に対する電荷キャリアの
閉じ込めを改善するためには、Ｅ０およびＥ１の分離を
最大にすることが望ましい。
電子が装置の量子ウェル内にエネルギＥ１またはＥ０で
存在しなければならず、かつＥ１およびＥ０が量子ウェ
ル内に閉じ込められている限り、すなわち、量子ウェル
のバリヤより低いエネルギを有する限り、電子は量子ウ
ェル内に閉じ込められかつ従ってチャネル領域１３内に
閉じ込められるということである。量子ウェル１３内の
電荷キャリア濃度を最大にするため、Ｅ０は量子ウェル
１３の底部にできるだけ近くに存在すべきである。前に
述べたように、装置の性能に対しては電荷キャリアの高
い濃度がチャネル領域内に閉じ込められることが望まし
い。Ｅ１は量子ウェルの頭部近くに位置するから、それ
はＥ０からＥ１に移動するために十分なエネルギを得る
電荷キャリアに対するチャネル領域１３からの逃避経路
を提供する。チャネル領域１３に対する電荷キャリアの
閉じ込めを改善するためには、Ｅ０およびＥ１の分離を
最大にすることが望ましい。
【００２１】次に、図２の（ｂ）を参照すると、図２の
（ａ）に示される従来技術の構造を表わすものであり、
該構造内の種々の位置における相対的な電子濃度Ｎｃを
示すカーブと重ねられた伝導帯Ｅｃをを示している。チ
ャネル領域１３によって形成される量子ウェルの効果は
チャネル領域１３内で比較的高い電子濃度を提供するこ
とであることが分かる。図２の（ｂ）に示されるような
従来技術の装置における電子濃度は機能可能なＨＦＥＴ
構造を生成するが、より高い電子濃度が優れた性能を提
供する。
（ａ）に示される従来技術の構造を表わすものであり、
該構造内の種々の位置における相対的な電子濃度Ｎｃを
示すカーブと重ねられた伝導帯Ｅｃをを示している。チ
ャネル領域１３によって形成される量子ウェルの効果は
チャネル領域１３内で比較的高い電子濃度を提供するこ
とであることが分かる。図２の（ｂ）に示されるような
従来技術の装置における電子濃度は機能可能なＨＦＥＴ
構造を生成するが、より高い電子濃度が優れた性能を提
供する。
【００２２】図３の（ａ）は、ＩｎＡｓの１つのモノレ
イヤー１６ａの効果を含むことを除き図２の（ａ）に示
されるものと同様の伝導帯の図を示す。電子波動関数Ｅ
０にモノアトミック・バリヤ層１６ａを付加することに
よる効果は容易に明らかである。波動関数Ｅ０はチャネ
ル領域１３により形成される量子ウェルに関しエネルギ
の上でずっと低くなり、従って図３の（ｂ）におけるＮ
ｃカーブによって示されるように、チャネル層１３内で
ずっと高い電子濃度を許容する。チャネル領域１３にお
ける１つのＩｎＡｓモノレイヤー１６ａは図３の（ｂ）
と図２の（ｂ）を比較することにより明らかなようにチ
ャネル１３内の電子濃度の倍より大きいものであると信
じられる。
イヤー１６ａの効果を含むことを除き図２の（ａ）に示
されるものと同様の伝導帯の図を示す。電子波動関数Ｅ
０にモノアトミック・バリヤ層１６ａを付加することに
よる効果は容易に明らかである。波動関数Ｅ０はチャネ
ル領域１３により形成される量子ウェルに関しエネルギ
の上でずっと低くなり、従って図３の（ｂ）におけるＮ
ｃカーブによって示されるように、チャネル層１３内で
ずっと高い電子濃度を許容する。チャネル領域１３にお
ける１つのＩｎＡｓモノレイヤー１６ａは図３の（ｂ）
と図２の（ｂ）を比較することにより明らかなようにチ
ャネル１３内の電子濃度の倍より大きいものであると信
じられる。
【００２３】図４は、ＩｎＡｓからなる１つのモノレイ
ヤー１６ａおよびＡｌＡｓからなる２つのモノレイヤー
１６ｂを利用した本発明の第２の実施例を示す。ＡｌＡ
ｓの２つのモノレイヤーの付加は電子波動関数Ｅ１の相
対エネルギを上昇させ、それによりそれがチャネル層１
３によって形成される量子ウェルの外側にまで上昇する
ことが分る。チャネル層１３より大きなバンドギャップ
を有する、モノレイヤー１６ｂは量子化電子波動関数Ｅ
１のエネルギおよび波動関数分布を増大させるために使
用される。図４において２つのＡｌＡｓバリヤ・モノレ
イヤー１６ｂを有する構造はチャネル領域１３における
量子化エネルギレベルＥ０およびＥ１の間の分離を増大
し、それにより電子がＥ０からＥ１に散乱する確率を減
少させかつさらに電子のＥ０への閉じ込めを増大させる
ことが分る。
ヤー１６ａおよびＡｌＡｓからなる２つのモノレイヤー
１６ｂを利用した本発明の第２の実施例を示す。ＡｌＡ
ｓの２つのモノレイヤーの付加は電子波動関数Ｅ１の相
対エネルギを上昇させ、それによりそれがチャネル層１
３によって形成される量子ウェルの外側にまで上昇する
ことが分る。チャネル層１３より大きなバンドギャップ
を有する、モノレイヤー１６ｂは量子化電子波動関数Ｅ
１のエネルギおよび波動関数分布を増大させるために使
用される。図４において２つのＡｌＡｓバリヤ・モノレ
イヤー１６ｂを有する構造はチャネル領域１３における
量子化エネルギレベルＥ０およびＥ１の間の分離を増大
し、それにより電子がＥ０からＥ１に散乱する確率を減
少させかつさらに電子のＥ０への閉じ込めを増大させる
ことが分る。
【００２４】フラットバンド状態においてはかつ対称量
子ウェルにおいては、チャネル領域１３によって形成さ
れる量子ウェルの中心に配置されたＩｎＡｓモノレイヤ
ー１６ａは偶数番号のエネルギ状態（すなわち、Ｅ０）
のみをより低いレベルに移動させ、一方奇数番号の状態
（すなわち、Ｅ１）は量子ウェルの中心でゼロの波動関
数を有しかつエネルギ的に固定されたままとなる。平坦
でないバンド状態においてはかつバイアスが印加されて
おれば、量子ウェルが対称でない場合でさえも、ＩｎＡ
ｓモノレイヤー１６ａおよびＡｌＡｓモノレイヤー１６
ｂの組合わせが偶数の量子化エネルギレベル（Ｅ０）が
調整できる条件を生成するために使用でき、一方奇数の
エネルギレベル（Ｅ１）はＩｎＡｓモノレイヤー１６ａ
のロケーションにおいてその波動関数がゼロになってお
り量子化エネルギレベルが固定されかつＩｎＡｓモノレ
イヤー１６ａの存在により影響を受けない。言い換えれ
ば、Ｅ０はＥ１と独立に効果的に低くでき、それにより
Ｅ０およびＥ１の望ましい分離が達成され従ってチャネ
ル領域１３におけるキャリアの閉じ込めを改善する。
子ウェルにおいては、チャネル領域１３によって形成さ
れる量子ウェルの中心に配置されたＩｎＡｓモノレイヤ
ー１６ａは偶数番号のエネルギ状態（すなわち、Ｅ０）
のみをより低いレベルに移動させ、一方奇数番号の状態
（すなわち、Ｅ１）は量子ウェルの中心でゼロの波動関
数を有しかつエネルギ的に固定されたままとなる。平坦
でないバンド状態においてはかつバイアスが印加されて
おれば、量子ウェルが対称でない場合でさえも、ＩｎＡ
ｓモノレイヤー１６ａおよびＡｌＡｓモノレイヤー１６
ｂの組合わせが偶数の量子化エネルギレベル（Ｅ０）が
調整できる条件を生成するために使用でき、一方奇数の
エネルギレベル（Ｅ１）はＩｎＡｓモノレイヤー１６ａ
のロケーションにおいてその波動関数がゼロになってお
り量子化エネルギレベルが固定されかつＩｎＡｓモノレ
イヤー１６ａの存在により影響を受けない。言い換えれ
ば、Ｅ０はＥ１と独立に効果的に低くでき、それにより
Ｅ０およびＥ１の望ましい分離が達成され従ってチャネ
ル領域１３におけるキャリアの閉じ込めを改善する。
【００２５】図１に示されるショットキ・バリヤのゲー
ト電極２１から２，３のモノレイヤーだけ離れて配置さ
れた、バリヤ層１７内に大きなバンドギャップのモノレ
イヤー１６ｂを使用することもできる。このロケーショ
ンに配置された時、モノレイヤー・バリヤ１６ｂは量子
ウェルの底部より上の量子化エネルギレベルを有するシ
ョットキ・バリヤの下に狭い量子ウェルを生成する。実
効的なショットキ・バリヤの高さはフェルミレベルから
前記ウェルの底部より高い量子化エネルギレベルへと計
測される。より高いバリヤの高さは装置の性能を改善し
かつゲートリーケージ電流を低減しそしてＮまたはＰタ
イプの装置の双方に利用できる。バリヤ層１７内の大き
なバンドギャップのモノレイヤー１６ｂはまた表面状態
効果を低減しかつ安定でありかつ表面状態およびそれら
の変動により影響を受けにくいよく制御された表面エネ
ルギを提供する。
ト電極２１から２，３のモノレイヤーだけ離れて配置さ
れた、バリヤ層１７内に大きなバンドギャップのモノレ
イヤー１６ｂを使用することもできる。このロケーショ
ンに配置された時、モノレイヤー・バリヤ１６ｂは量子
ウェルの底部より上の量子化エネルギレベルを有するシ
ョットキ・バリヤの下に狭い量子ウェルを生成する。実
効的なショットキ・バリヤの高さはフェルミレベルから
前記ウェルの底部より高い量子化エネルギレベルへと計
測される。より高いバリヤの高さは装置の性能を改善し
かつゲートリーケージ電流を低減しそしてＮまたはＰタ
イプの装置の双方に利用できる。バリヤ層１７内の大き
なバンドギャップのモノレイヤー１６ｂはまた表面状態
効果を低減しかつ安定でありかつ表面状態およびそれら
の変動により影響を受けにくいよく制御された表面エネ
ルギを提供する。
【００２６】図５は、縦軸にチャネル領域１３における
キャリア濃度をかつ水平軸に印加されたゲート電圧を示
すコンピュータモデルのＨＦＥＴチャネル領域の特性を
図示する。太線は図４に示される構造の装置性能を示
し、一方細線は図２の（ａ）に示された従来技術の構造
の性能を示す。チャネル領域１３に配置されたモノレイ
ヤー１６ａおよび１６ｂを有する構造を用いることによ
りピンチオフ電圧が増大していることが分る。これらの
改善は増大したキャリア濃度およびチャネル領域１３内
での改善されたキャリアの閉じ込めの結果である。
キャリア濃度をかつ水平軸に印加されたゲート電圧を示
すコンピュータモデルのＨＦＥＴチャネル領域の特性を
図示する。太線は図４に示される構造の装置性能を示
し、一方細線は図２の（ａ）に示された従来技術の構造
の性能を示す。チャネル領域１３に配置されたモノレイ
ヤー１６ａおよび１６ｂを有する構造を用いることによ
りピンチオフ電圧が増大していることが分る。これらの
改善は増大したキャリア濃度およびチャネル領域１３内
での改善されたキャリアの閉じ込めの結果である。
【００２７】
【発明の効果】以上より明らかなように、より狭いかつ
より大きなバンドギャップ材料のモノレイヤーが伝統的
なＨＦＥＴチャネル領域内に形成された改良されたヘテ
ロ接合電界効果トランジスタ装置が提供された。該モノ
レイヤーは該チャネル領域における量子エネルギレベル
を変更し電荷キャリアの濃度を増大しかつチャネル領域
内の電荷キャリアの閉じ込めを改善する。改善されたキ
ャリア濃度および閉じ込めの結果は、より低いゲートリ
ーケージ、改善された速度、低減されたチャネル抵抗、
および増大されたピンチオフ電圧を生ずる結果となる。
付加されたモノレイヤーは伝統的なＨＦＥＴ構造とプロ
セスの上で両立性がありかつＨＦＥＴ装置を作成するた
めに普通に使用されているＭＯＣＶＤ、ＭＢＥ、または
ＡＬＥエピタキシ技術を用いて形成できる。本発明のＨ
ＦＥＴ構造は装置またはプロセスをほとんど複雑にする
ことなく装置性能を改善する。
より大きなバンドギャップ材料のモノレイヤーが伝統的
なＨＦＥＴチャネル領域内に形成された改良されたヘテ
ロ接合電界効果トランジスタ装置が提供された。該モノ
レイヤーは該チャネル領域における量子エネルギレベル
を変更し電荷キャリアの濃度を増大しかつチャネル領域
内の電荷キャリアの閉じ込めを改善する。改善されたキ
ャリア濃度および閉じ込めの結果は、より低いゲートリ
ーケージ、改善された速度、低減されたチャネル抵抗、
および増大されたピンチオフ電圧を生ずる結果となる。
付加されたモノレイヤーは伝統的なＨＦＥＴ構造とプロ
セスの上で両立性がありかつＨＦＥＴ装置を作成するた
めに普通に使用されているＭＯＣＶＤ、ＭＢＥ、または
ＡＬＥエピタキシ技術を用いて形成できる。本発明のＨ
ＦＥＴ構造は装置またはプロセスをほとんど複雑にする
ことなく装置性能を改善する。
【図１】本発明の１実施例に係わるヘテロ接合電界効果
トランジスタの非常に単純化した断面図である。
トランジスタの非常に単純化した断面図である。
【図２】従来技術のＨＦＥＴ構造のエネルギおよびキャ
リア濃度のバンドダイアグラムである。
リア濃度のバンドダイアグラムである。
【図３】図１に示されるＨＦＥＴ構造のエネルギおよび
キャリア濃度を示すバンドダイアグラムである。
キャリア濃度を示すバンドダイアグラムである。
【図４】本発明の第２の実施例に係わる構造の伝導帯を
示す説明図である。
示す説明図である。
【図５】従来技術の装置および本発明に係わる装置のコ
ンピュータモデルによるＨＦＥチャネル特性を比較して
示すグラフである。
ンピュータモデルによるＨＦＥチャネル特性を比較して
示すグラフである。
１１ 半絶縁体基板 １２ バッファ層 １３ チャネル領域 １６ａ，１６ｂ モノレイヤー １７ バリヤ領域 １８ ソース領域 １９ ドレイン領域 ２１ ゲート電極 ２２ ドレイン電極 ２３ ソース電極 ２４ 電荷供給層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年８月９日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図４】
【図２】
【図３】
【図５】
Claims (3)
- 【請求項１】 ソース領域（１８）、ドレイン領域（１
９）を有するヘテロ接合電界効果トランジスタ（ＨＦＥ
Ｔ）であって、該ＨＦＥＴは、前記ソースおよびドレイ
ン領域（１８，１９）に結合されかつ量子ウェルである
チャネル領域（１３）、および前記チャネル領域に形成
されたモノアトミック層（１６ａ）を具備し、該モノア
トミック層（１６ａ）は前記チャネル領域（１３）と異
なるバンドギャップエネルギを有する材料からなること
を特徴とするヘテロ接合電界効果トランジスタ。 - 【請求項２】 ヘテロ接合電界効果トランジスタ（ＨＦ
ＥＴ）であって、半絶縁体基板（１１）、該基板（１
１）を覆いかつあるバンドギャップエネルギを有するバ
ッファ層（１２）、該バッファ層（１２）を覆いかつ該
バッファ層（１２）より狭いバンドギャップを有するチ
ャネル層（１３）、前記チャネル層（１３）を覆う半絶
縁体バリヤ層（１７）であって該半絶縁体バリヤ層（１
７）は前記チャネル層（１３）より大きなバンドギャッ
プを有するもの、前記チャネル層（１３）に形成された
少なくとも１つのモノアトミック層（１６ａ，１６ｂ）
であって、少なくとも１つのモノアトミック層（１６
ａ，１６ｂ）は前記チャネル層（１３）のバンドギャッ
プと異なるバンドギャップを有するもの、前記半絶縁体
バリヤ層（１７）に結合されたゲート電極（２１）、前
記チャネル層（１３）とオーミック接触するソース電極
（２３）、および前記チャネル層（１３）とオーミック
接触するドレイン電極（２２）を具備し、前記少なくと
も１つのモノアトミック層（１６ａ，１６ｂ）はインジ
ウムひ素からなり前記チャネル層（１３）はインジウム
・ガリウムひ素からなることを特徴とするヘテロ接合電
界効果トランジスタ。 - 【請求項３】 ヘテロ接合電界効果トランジスタを製造
する方法であって、半絶縁体基板（１１）を提供する段
階、前記基板を覆うバッファ層（１２）をエピタキシャ
ル的に形成する段階、前記バッファ層を覆うチャネル層
（１３）をエピタキシャル的に形成する段階、チャネル
層（１３）内に第１のモノアトミック層（１６ａ）をエ
ピタキシャル的に形成する段階であって該第１のモノア
トミック層（１６ａ）は前記チャネル層（１３）より狭
いバンドギャップを有するもの、前記チャネル層を覆い
該チャネル層（１３）よりも広いバンドギャップを有す
るバリヤ層（１７）をエピタキシャル的に形成する段
階、前記バリヤ層（１７）内に電荷供給層（２４）を形
成する段階、前記バリヤ層（１７）の一部を覆うゲート
電極（２１）を形成しかつ前記バリヤ層（１７）との整
流的接触を形成する段階、前記ゲート電極（２１）をマ
スクとして用いて前記バリヤ層（１７）およびチャネル
層（１３）内にドーパントを拡散することによりソース
（１８）およびドレイン（１９）領域を形成する段階、
そして前記ソースおよびドレイン領域に結合された電極
（２２，２３）を形成する段階、を具備することを特徴
とするヘテロ接合電界効果トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/578,167 US5081511A (en) | 1990-09-06 | 1990-09-06 | Heterojunction field effect transistor with monolayers in channel region |
| US578,167 | 1990-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132318A true JPH06132318A (ja) | 1994-05-13 |
| JP2676442B2 JP2676442B2 (ja) | 1997-11-17 |
Family
ID=24311723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3250349A Expired - Fee Related JP2676442B2 (ja) | 1990-09-06 | 1991-09-03 | ヘテロ接合電界効果トランジスタおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5081511A (ja) |
| EP (1) | EP0477515B1 (ja) |
| JP (1) | JP2676442B2 (ja) |
| DE (1) | DE69111169T2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298441A (en) * | 1991-06-03 | 1994-03-29 | Motorola, Inc. | Method of making high transconductance heterostructure field effect transistor |
| US5488237A (en) * | 1992-02-14 | 1996-01-30 | Sumitomo Electric Industries, Ltd. | Semiconductor device with delta-doped layer in channel region |
| US5323020A (en) * | 1992-12-22 | 1994-06-21 | International Business Machines Corporation | High performance MESFET with multiple quantum wells |
| US5364816A (en) * | 1993-01-29 | 1994-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication method for III-V heterostructure field-effect transistors |
| US5679179A (en) * | 1993-09-14 | 1997-10-21 | Kubota Corporation | Method of forming GaAs/AlGaAs hetero-structure and GaAs/AlGaAs hetero-structure obtained by the method |
| JP3156620B2 (ja) * | 1997-02-12 | 2001-04-16 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP3259703B2 (ja) * | 1998-12-28 | 2002-02-25 | 日本電気株式会社 | マイクロ波増幅回路 |
| EP2336409B1 (en) * | 2002-08-13 | 2023-05-10 | Massachusetts Institute of Technology | Coated nanocrystal and method of preparing a coated nanocrystal |
| US7132680B2 (en) * | 2003-06-09 | 2006-11-07 | International Business Machines Corporation | Organic field-effect transistor and method of making same based on polymerizable self-assembled monolayers |
| US20070020860A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods |
| US7612366B2 (en) * | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
| US20070015344A1 (en) * | 2003-06-26 | 2007-01-18 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions |
| US20070020833A1 (en) * | 2003-06-26 | 2007-01-25 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer |
| US20070010040A1 (en) * | 2003-06-26 | 2007-01-11 | Rj Mears, Llc | Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer |
| US7531828B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
| US7598515B2 (en) * | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
| CN101361189B (zh) * | 2005-01-25 | 2011-02-16 | 莫克斯托尼克斯股份有限公司 | 高性能fet器件和方法 |
| US7394094B2 (en) * | 2005-12-29 | 2008-07-01 | Massachusetts Institute Of Technology | Semiconductor nanocrystal heterostructures |
| US7569869B2 (en) * | 2007-03-29 | 2009-08-04 | Intel Corporation | Transistor having tensile strained channel and system including same |
| US8304809B2 (en) * | 2007-11-16 | 2012-11-06 | Furukawa Electric Co., Ltd. | GaN-based semiconductor device and method of manufacturing the same |
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| US9583590B2 (en) | 2013-09-27 | 2017-02-28 | Samsung Electronics Co., Ltd. | Integrated circuit devices including FinFETs and methods of forming the same |
| WO2015047349A1 (en) * | 2013-09-27 | 2015-04-02 | Intel Corporation | Transistor structure with variable clad/core dimension for stress and band gap modulation |
| US9741811B2 (en) | 2014-12-15 | 2017-08-22 | Samsung Electronics Co., Ltd. | Integrated circuit devices including source/drain extension regions and methods of forming the same |
| EP3688814A4 (en) * | 2017-09-28 | 2021-07-28 | INTEL Corporation | GROUP III-V SEMICONDUCTOR COMPONENTS WITH ASYMMETRIC SOURCE AND DRAIN STRUCTURES |
| JP7407546B2 (ja) * | 2019-09-24 | 2024-01-04 | 株式会社東芝 | 量子カスケードレーザ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882609A (en) * | 1984-11-19 | 1989-11-21 | Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. | Semiconductor devices with at least one monoatomic layer of doping atoms |
| JPH084138B2 (ja) * | 1986-05-23 | 1996-01-17 | 日本電気株式会社 | 半導体装置 |
| JP2586053B2 (ja) * | 1987-09-25 | 1997-02-26 | 日本電気株式会社 | 電界効果トランジスタ |
-
1990
- 1990-09-06 US US07/578,167 patent/US5081511A/en not_active Expired - Lifetime
-
1991
- 1991-08-12 DE DE69111169T patent/DE69111169T2/de not_active Expired - Fee Related
- 1991-08-12 EP EP91113476A patent/EP0477515B1/en not_active Expired - Lifetime
- 1991-09-03 JP JP3250349A patent/JP2676442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69111169D1 (de) | 1995-08-17 |
| US5081511A (en) | 1992-01-14 |
| DE69111169T2 (de) | 1996-03-07 |
| EP0477515A1 (en) | 1992-04-01 |
| JP2676442B2 (ja) | 1997-11-17 |
| EP0477515B1 (en) | 1995-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US5060030A (en) | Pseudomorphic HEMT having strained compensation layer | |
| US5023674A (en) | Field effect transistor | |
| JPH01128577A (ja) | 半導体装置 | |
| US5049951A (en) | Superlattice field effect transistor with monolayer confinement | |
| JPH0573055B2 (ja) | ||
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| EP0558011B1 (en) | High electron mobility transistor | |
| JPS63278277A (ja) | 化合物半導体装置 | |
| JPH11214676A (ja) | 半導体装置 | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH04343438A (ja) | 電界効果トランジスタ | |
| JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| KR100217710B1 (ko) | 전계효과 트랜지스터의 제법 | |
| JPH09283745A (ja) | 高電子移動度トランジスタ | |
| JPH04321239A (ja) | 電界効果型トランジスタ | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH06295926A (ja) | 電界効果トランジスタを含む半導体装置 | |
| JPS61102072A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JPH0797636B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
| JPH0684960A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |