JPH09246529A - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法Info
- Publication number
- JPH09246529A JPH09246529A JP8053191A JP5319196A JPH09246529A JP H09246529 A JPH09246529 A JP H09246529A JP 8053191 A JP8053191 A JP 8053191A JP 5319196 A JP5319196 A JP 5319196A JP H09246529 A JPH09246529 A JP H09246529A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact layer
- schottky contact
- barrier
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 従来のＨＥＭＴに比べ、ゲートリーク電流を
低減化することによって、特性を向上させ、かつ素子寿
命の長いＨＥＭＴを提供する。 【解決手段】 ＨＥＭＴ構造のオーミックコンタクト層
１０８とショットキーコンタクト層１０６の間に、電子
親和力がショットキーコンタクト層より０．１ｅＶ以上
小さいバリア層１０７を挿入することによって、ゲート
リーク電流を大幅に抑制する。
低減化することによって、特性を向上させ、かつ素子寿
命の長いＨＥＭＴを提供する。 【解決手段】 ＨＥＭＴ構造のオーミックコンタクト層
１０８とショットキーコンタクト層１０６の間に、電子
親和力がショットキーコンタクト層より０．１ｅＶ以上
小さいバリア層１０７を挿入することによって、ゲート
リーク電流を大幅に抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、III −Ｖ族化合物
半導体からなる電界効果トランジスタ及びその製造方法
に関する。
半導体からなる電界効果トランジスタ及びその製造方法
に関する。
【０００２】
【従来の技術】従来から電界効果トランジスタ（ＦＥ
Ｔ）の一種として、半絶縁性ＧａＡｓ基板上に、ノンド
ープＩｎＧａＡｓチャネル層と、ＩｎＧａＡｓより電子
親和力が小さくｎ型の不純物が高濃度にドーピングされ
た半導体による電子供給層との，ヘテロ接合を有する高
電子移動度トランジスタ（ＨＥＭＴ）が知られている。
Ｔ）の一種として、半絶縁性ＧａＡｓ基板上に、ノンド
ープＩｎＧａＡｓチャネル層と、ＩｎＧａＡｓより電子
親和力が小さくｎ型の不純物が高濃度にドーピングされ
た半導体による電子供給層との，ヘテロ接合を有する高
電子移動度トランジスタ（ＨＥＭＴ）が知られている。
【０００３】このＨＥＭＴの特長は、高純度なＩｎＧａ
Ａｓチャネル層中に形成された電子移動度が高い２次元
電子ガス（２ＤＥＧ）をキャリアとすることによって、
高速性や雑音特性に優れているという点である。電子供
給層の材料としては、ＡｌＧａＡｓあるいはＩｎＧａＰ
あるいはＩｎＧａＡｌＰが用いられることが多い。
Ａｓチャネル層中に形成された電子移動度が高い２次元
電子ガス（２ＤＥＧ）をキャリアとすることによって、
高速性や雑音特性に優れているという点である。電子供
給層の材料としては、ＡｌＧａＡｓあるいはＩｎＧａＰ
あるいはＩｎＧａＡｌＰが用いられることが多い。
【０００４】図３は従来のＩｎＧａＰを電子供給層とす
るＨＥＭＴの断面構造の一例を示す図である。このＨＥ
ＭＴの作製方法では、まず、有機金属気相成長法（ＭＯ
ＣＶＤ法）等によって、半絶縁性ＧａＡｓ基板３０１上
に、ノンドープＧａＡｓバッファ層３０２、ノンドープ
ＩｎＧａＡｓチャネル層３０３、ノンドープＩｎＧａＰ
スペーサ層３０４、Ｓｉドープｎ型ＩｎＧａＰ電子供給
層３０５、ノンドープＩｎＧａＰショットキーコンタク
ト層３０６、Ｓｉドープｎ型ＧａＡｓオーミックコンタ
クト層３０８を順次成長させる。
るＨＥＭＴの断面構造の一例を示す図である。このＨＥ
ＭＴの作製方法では、まず、有機金属気相成長法（ＭＯ
ＣＶＤ法）等によって、半絶縁性ＧａＡｓ基板３０１上
に、ノンドープＧａＡｓバッファ層３０２、ノンドープ
ＩｎＧａＡｓチャネル層３０３、ノンドープＩｎＧａＰ
スペーサ層３０４、Ｓｉドープｎ型ＩｎＧａＰ電子供給
層３０５、ノンドープＩｎＧａＰショットキーコンタク
ト層３０６、Ｓｉドープｎ型ＧａＡｓオーミックコンタ
クト層３０８を順次成長させる。
【０００５】その後、フォトリソグラフィー、蒸着およ
びアロイ工程によって、ソース電極３０９およびドレイ
ン電極３１０を形成する。その後、電子ビーム露光によ
って一部分だけ露出させたｎ型ＧａＡｓオーミックコン
タクト層をエッチング除去して（リセスエッチング）、
ノンドープＩｎＧａＰショットキーコンタクト層の表面
を露出させ、その上にゲート電極３１１を形成する。
びアロイ工程によって、ソース電極３０９およびドレイ
ン電極３１０を形成する。その後、電子ビーム露光によ
って一部分だけ露出させたｎ型ＧａＡｓオーミックコン
タクト層をエッチング除去して（リセスエッチング）、
ノンドープＩｎＧａＰショットキーコンタクト層の表面
を露出させ、その上にゲート電極３１１を形成する。
【０００６】しかしながら、このように制作された従来
のＨＥＭＴには、デバイス動作時にゲート電極３１１に
負の電圧を印加ときのゲート−ソース間およびゲート−
ドレイン間のリーク電流が大きいという問題点があっ
た。
のＨＥＭＴには、デバイス動作時にゲート電極３１１に
負の電圧を印加ときのゲート−ソース間およびゲート−
ドレイン間のリーク電流が大きいという問題点があっ
た。
【０００７】ゲート電極３１１に負の電圧を印加したと
きのリーク電流の電子の流れの成分を図３に示す。この
電流成分には、ショットキーコンタクト層３０６を突き
抜けてチャネル層３０３を流れるドレイン電流に合流す
る成分３２１と、ショットキーコンタクト層３０６の中
および表面を通りオーミックコンタクト層３０８からソ
ース電極３０９に流れる成分３２２，３２３と、ショッ
トキーコンタクト層３０６の中および表面を通りオーミ
ックコンタクト層３０８からドレイン電極３１０に流れ
る成分３２４，３２５とがある。
きのリーク電流の電子の流れの成分を図３に示す。この
電流成分には、ショットキーコンタクト層３０６を突き
抜けてチャネル層３０３を流れるドレイン電流に合流す
る成分３２１と、ショットキーコンタクト層３０６の中
および表面を通りオーミックコンタクト層３０８からソ
ース電極３０９に流れる成分３２２，３２３と、ショッ
トキーコンタクト層３０６の中および表面を通りオーミ
ックコンタクト層３０８からドレイン電極３１０に流れ
る成分３２４，３２５とがある。
【０００８】ここで、電流成分３２２，３２３および３
２４，３２５を小さくするために、オーミックコンタク
ト層３０８の横方向のエッチング幅を大きくしてゲート
電極３１１とオーミックコンタクト層３０８の距離を大
きくしその間の電界強度を小さくする方法が考えられる
が、この様な方法をとると、ソース−ゲート間およびゲ
ート−ドレイン間の抵抗が大きくなりデバイス特性を低
下させてしまうという問題がある。
２４，３２５を小さくするために、オーミックコンタク
ト層３０８の横方向のエッチング幅を大きくしてゲート
電極３１１とオーミックコンタクト層３０８の距離を大
きくしその間の電界強度を小さくする方法が考えられる
が、この様な方法をとると、ソース−ゲート間およびゲ
ート−ドレイン間の抵抗が大きくなりデバイス特性を低
下させてしまうという問題がある。
【０００９】逆に、ソース−ゲート間およびゲート−ド
レイン間の抵抗を小さくするためにオーミックコンタク
ト層３０８とゲート電極３１１の距離を短くすると、ゲ
ートに電圧を印加したときの電界が大きくなるため、ゲ
ートリーク電流成分３２２，３２３，３２４，３２５が
特に大きくなる。
レイン間の抵抗を小さくするためにオーミックコンタク
ト層３０８とゲート電極３１１の距離を短くすると、ゲ
ートに電圧を印加したときの電界が大きくなるため、ゲ
ートリーク電流成分３２２，３２３，３２４，３２５が
特に大きくなる。
【００１０】このゲートリーク電流は、雑音特性を大き
く低下させたり、素子そのものの劣化を引き起こしたり
するという悪影響があり、従来のＨＥＭＴ等の電界効果
トランジスタの大きな問題点であった。
く低下させたり、素子そのものの劣化を引き起こしたり
するという悪影響があり、従来のＨＥＭＴ等の電界効果
トランジスタの大きな問題点であった。
【００１１】
【発明が解決しようとする課題】以上のように従来のＨ
ＥＭＴでは、ゲート電極に負の電圧を印加したときの、
ゲート電極からソース電極およびドレイン電極へ電子が
流れ込むリーク電流に起因して、特性の低下や素子の劣
化が生じるという問題点があった。
ＥＭＴでは、ゲート電極に負の電圧を印加したときの、
ゲート電極からソース電極およびドレイン電極へ電子が
流れ込むリーク電流に起因して、特性の低下や素子の劣
化が生じるという問題点があった。
【００１２】本発明は、このような実情を考慮してなさ
れたもので、ゲート電極に負電圧を印加したときに、ゲ
ート電極からソース電極もしくはドレイン電極へリーク
電流が流れるのを防止し、ひいては特性が良く，素子寿
命の長い電界効果トランジスタ及びその製造方法を提供
することを目的とする。
れたもので、ゲート電極に負電圧を印加したときに、ゲ
ート電極からソース電極もしくはドレイン電極へリーク
電流が流れるのを防止し、ひいては特性が良く，素子寿
命の長い電界効果トランジスタ及びその製造方法を提供
することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に対応する発明は、半絶縁性半導体基板上
に、チャネル層，電子供給層及びショットキーコンタク
ト層が少なくとも設けられれた化合物半導体からなる電
界効果トランジスタにおいて、ショットキーコンタクト
層上に設けられ、かつショットキーコンタクト層より電
子親和力が０．１ｅＶ以上小さいバリア層と、少なくと
もバリア層より上の層として設けられ、かつバリア層よ
り電子親和力が大きいオーミックコンタクト層と、ショ
ットキーコンタクト層上に形成されたゲート電極とを備
えたことを特徴とする電界効果トランジスタである。
に、請求項１に対応する発明は、半絶縁性半導体基板上
に、チャネル層，電子供給層及びショットキーコンタク
ト層が少なくとも設けられれた化合物半導体からなる電
界効果トランジスタにおいて、ショットキーコンタクト
層上に設けられ、かつショットキーコンタクト層より電
子親和力が０．１ｅＶ以上小さいバリア層と、少なくと
もバリア層より上の層として設けられ、かつバリア層よ
り電子親和力が大きいオーミックコンタクト層と、ショ
ットキーコンタクト層上に形成されたゲート電極とを備
えたことを特徴とする電界効果トランジスタである。
【００１４】また、請求項２に対応する発明は、請求項
１に対応する化合物半導体からなる電界効果トランジス
タの製造方法において、有機金属気相成長法もしくは分
子線エピタキシー法によって、半絶縁性基板上に、チャ
ネル層と、電子供給層と、ショットキーコンタクト層
と、バリア層と、オーミックコンタクト層とを積層させ
る第１の工程と、オーミックコンタクト層とバリア層の
一部分を選択的にエッチング除去し、ショットキーコン
タクト層の表面を露出させた後、ショットキーコンタク
ト層上にゲート電極を形成する第２の工程とを有する電
界効果トランジスタの製造方法である。 （作用）したがって、まず、請求項１に対応する発明の
電界効果トランジスタにおいては、ショットキーコンタ
クト層とオーミックコンタクト層の間に、電子親和力が
ショットキーコンタクト層より小さいバリア層が挿入さ
れることによって、ショットキーコンタクト層からオー
ミックコンタクト層へ流れ込む電子に対する障壁が形成
されている。
１に対応する化合物半導体からなる電界効果トランジス
タの製造方法において、有機金属気相成長法もしくは分
子線エピタキシー法によって、半絶縁性基板上に、チャ
ネル層と、電子供給層と、ショットキーコンタクト層
と、バリア層と、オーミックコンタクト層とを積層させ
る第１の工程と、オーミックコンタクト層とバリア層の
一部分を選択的にエッチング除去し、ショットキーコン
タクト層の表面を露出させた後、ショットキーコンタク
ト層上にゲート電極を形成する第２の工程とを有する電
界効果トランジスタの製造方法である。 （作用）したがって、まず、請求項１に対応する発明の
電界効果トランジスタにおいては、ショットキーコンタ
クト層とオーミックコンタクト層の間に、電子親和力が
ショットキーコンタクト層より小さいバリア層が挿入さ
れることによって、ショットキーコンタクト層からオー
ミックコンタクト層へ流れ込む電子に対する障壁が形成
されている。
【００１５】ここで、電子親和力の差はショットキーコ
ンタクト層とバリア層のヘテロ接合を形成したときには
伝導帯不連続ΔＥｃとしてあらわれ、電子親和力が小さ
い材料の方が、伝導帯が上になるために電子の障壁とし
て作用する。このとき、電子が感じる障壁によってリー
ク電流を大幅に抑制するためには、ΔＥｃは最低でも
０．１ｅＶは必要であり、ΔＥｃが大きいほどその効果
は大きくなる。
ンタクト層とバリア層のヘテロ接合を形成したときには
伝導帯不連続ΔＥｃとしてあらわれ、電子親和力が小さ
い材料の方が、伝導帯が上になるために電子の障壁とし
て作用する。このとき、電子が感じる障壁によってリー
ク電流を大幅に抑制するためには、ΔＥｃは最低でも
０．１ｅＶは必要であり、ΔＥｃが大きいほどその効果
は大きくなる。
【００１６】したがって、この障壁を設けたことによ
り、ゲート電極に負の電圧を印加しても、電子はショッ
トキーコンタクト層からオーミックコンタクト層へ流れ
にくくなり、リーク電流のうちソース電極およびドレイ
ン電極に流れ込む成分を抑制することができる。
り、ゲート電極に負の電圧を印加しても、電子はショッ
トキーコンタクト層からオーミックコンタクト層へ流れ
にくくなり、リーク電流のうちソース電極およびドレイ
ン電極に流れ込む成分を抑制することができる。
【００１７】また、請求項２に対応する発明の電界効果
トランジスタの製造方法においては、請求項１に対応す
る化合物半導体からなる電界効果トランジスタにつき、
まず、第１の工程において、有機金属気相成長法もしく
は分子線エピタキシー法により、半絶縁性基板上に、チ
ャネル層と、電子供給層と、ショットキーコンタクト層
と、バリア層と、オーミックコンタクト層とが積層され
る。
トランジスタの製造方法においては、請求項１に対応す
る化合物半導体からなる電界効果トランジスタにつき、
まず、第１の工程において、有機金属気相成長法もしく
は分子線エピタキシー法により、半絶縁性基板上に、チ
ャネル層と、電子供給層と、ショットキーコンタクト層
と、バリア層と、オーミックコンタクト層とが積層され
る。
【００１８】次に、第２の工程において、オーミックコ
ンタクト層とバリア層の一部分が選択的にエッチング除
去され、ショットキーコンタクト層の表面を露出させた
後、ショットキーコンタクト層上にゲート電極が形成さ
れる。
ンタクト層とバリア層の一部分が選択的にエッチング除
去され、ショットキーコンタクト層の表面を露出させた
後、ショットキーコンタクト層上にゲート電極が形成さ
れる。
【００１９】このようにして、請求項１に対応する化合
物半導体からなる電界効果トランジスタが製造される。
なお、上述した課題を解決する手段としては、上記手段
の他、以下の内容をも含む。 （１）前記半絶縁性半導体基板がＧａＡｓであり、前記
電子供給層がＡｌＧａＡｓもしくはＩｎＧａＰもしくは
ＩｎＧａＡｌＰであり、前記ショットキーコンタクト層
がＡｌU Ｇａ1-U Ａｓ（０．１５≦Ｕ≦０．２５）であ
り、前記バリア層がＡｌW Ｇａ1-W Ａｓ（０．３≦Ｗ≦
１）もしくはＩｎ1-x （Ｇａ1-Y ＡｌY ）X Ｐ（０．５
≦Ｘ≦０．７，０．２≦Ｙ≦１）であり、前記オーミッ
クコンタクト層がＧａＡｓであることを特徴とする請求
項１記載の電界効果トランジスタ。 （２）前記バリア層と、前記オーミックコンタクト層と
の間に、Ａｌ組成Ｚを前記バリア層側から徐々に小さく
していくＡｌZ Ｇａ1-Z Ａｓ組成傾斜層を介することを
特徴とする前記（１）記載の電界効果トランジスタ。 （３）前記半絶縁性半導体基板がＧａＡｓであり、前記
電子供給層がＡｌＧａＡｓもしくはＩｎＧａＰもしくは
ＩｎＧａＡｌＰであり、前記ショットキーコンタクト層
がＩｎ1-U （Ｇａ1-V ＡｌV ）U Ｐ（０．５≦Ｕ≦０．
７，０≦Ｖ≦０．３）であり、前記バリア層がＡｌW Ｇ
ａ1-W Ａｓ（０．４≦Ｗ≦１）もしくはＩｎ1-x （Ｇａ
1-Y ＡｌY ）X Ｐ（０．５≦Ｘ≦０．７，０．４≦Ｙ≦
１）であり、前記オーミックコンタクト層がＧａＡｓで
あることを特徴とする請求項１記載の電界効果トランジ
スタ。 （４）前記バリア層と、前記オーミックコンタクト層と
の間に、Ａｌ組成Ｚを前記バリア層側から徐々に小さく
していくＡｌZ Ｇａ1-Z Ａｓ組成傾斜層を介することを
特徴とする前記（３）記載の電界効果トランジスタ。
物半導体からなる電界効果トランジスタが製造される。
なお、上述した課題を解決する手段としては、上記手段
の他、以下の内容をも含む。 （１）前記半絶縁性半導体基板がＧａＡｓであり、前記
電子供給層がＡｌＧａＡｓもしくはＩｎＧａＰもしくは
ＩｎＧａＡｌＰであり、前記ショットキーコンタクト層
がＡｌU Ｇａ1-U Ａｓ（０．１５≦Ｕ≦０．２５）であ
り、前記バリア層がＡｌW Ｇａ1-W Ａｓ（０．３≦Ｗ≦
１）もしくはＩｎ1-x （Ｇａ1-Y ＡｌY ）X Ｐ（０．５
≦Ｘ≦０．７，０．２≦Ｙ≦１）であり、前記オーミッ
クコンタクト層がＧａＡｓであることを特徴とする請求
項１記載の電界効果トランジスタ。 （２）前記バリア層と、前記オーミックコンタクト層と
の間に、Ａｌ組成Ｚを前記バリア層側から徐々に小さく
していくＡｌZ Ｇａ1-Z Ａｓ組成傾斜層を介することを
特徴とする前記（１）記載の電界効果トランジスタ。 （３）前記半絶縁性半導体基板がＧａＡｓであり、前記
電子供給層がＡｌＧａＡｓもしくはＩｎＧａＰもしくは
ＩｎＧａＡｌＰであり、前記ショットキーコンタクト層
がＩｎ1-U （Ｇａ1-V ＡｌV ）U Ｐ（０．５≦Ｕ≦０．
７，０≦Ｖ≦０．３）であり、前記バリア層がＡｌW Ｇ
ａ1-W Ａｓ（０．４≦Ｗ≦１）もしくはＩｎ1-x （Ｇａ
1-Y ＡｌY ）X Ｐ（０．５≦Ｘ≦０．７，０．４≦Ｙ≦
１）であり、前記オーミックコンタクト層がＧａＡｓで
あることを特徴とする請求項１記載の電界効果トランジ
スタ。 （４）前記バリア層と、前記オーミックコンタクト層と
の間に、Ａｌ組成Ｚを前記バリア層側から徐々に小さく
していくＡｌZ Ｇａ1-Z Ａｓ組成傾斜層を介することを
特徴とする前記（３）記載の電界効果トランジスタ。
【００２０】
【発明の実施の形態】以下に本発明を詳細に説明する。 （発明の第１の実施の形態）本実施の形態では、ショッ
トキーコンタクト層としてＩｎＧａＡｌＰを用いた場合
について説明する。
トキーコンタクト層としてＩｎＧａＡｌＰを用いた場合
について説明する。
【００２１】図１は本発明の第１の実施の形態に係る電
界効果トランジスタの構造を示す断面図であり、電界効
果トランジスタとしてＨＥＭＴを構成させたものであ
る。このＨＥＭＴにおける半導体層構造は、半絶縁性の
ＧａＡｓ基板１０１と、５００〜１０００ｎｍのノンド
ープＧａＡｓ層またはノンドープＧａＡｓ及びノンドー
プＡｌＧａＡｓの超格子層からなるバッファ層１０２
と、１０〜２０ｎｍのノンドープＩｎx Ｇａ1-x Ａｓチ
ャネル層１０３（Ｘ＝０．１５〜０．２５）と、２〜３
ｎｍのノンドープＩｎ0.48Ｇａ0.52Ｐスペーサ層１０４
と、１０〜２５ｎｍでドナー濃度ＮD ＝２〜５×１０18
ｃｍ-3のｎ−Ｉｎ0.48Ｇａ0.52Ｐ電子供給層１０５と、
５〜１０ｎｍのノンドープＩｎ0.48（Ｇａ1-Y ＡｌY ）
0.52Ｐショットキーコンタクト層１０６（０≦Ｙ≦０．
３）と、ＮD ＝０．５〜２×１０18ｃｍ-3のＩｎ
0.48（Ｇａ1-Z ＡｌZ ）0.52Ｐバリア層１０７（０．４
≦Ｚ≦０．７ かつ Ｚ−Ｙ≧０．４）と、約２０ｎｍ
でＮD ＝２〜５×１０18ｃｍ-3のＡｌU Ｇａ1-U Ａｓ組
成傾斜層１１２（Ｕ＝０．４→０）と、３０〜５０ｎｍ
でＮD ＝５×１０18ｃｍ-3のｎ−ＧａＡｓオーミックコ
ンタクト層１０８とからなっている。
界効果トランジスタの構造を示す断面図であり、電界効
果トランジスタとしてＨＥＭＴを構成させたものであ
る。このＨＥＭＴにおける半導体層構造は、半絶縁性の
ＧａＡｓ基板１０１と、５００〜１０００ｎｍのノンド
ープＧａＡｓ層またはノンドープＧａＡｓ及びノンドー
プＡｌＧａＡｓの超格子層からなるバッファ層１０２
と、１０〜２０ｎｍのノンドープＩｎx Ｇａ1-x Ａｓチ
ャネル層１０３（Ｘ＝０．１５〜０．２５）と、２〜３
ｎｍのノンドープＩｎ0.48Ｇａ0.52Ｐスペーサ層１０４
と、１０〜２５ｎｍでドナー濃度ＮD ＝２〜５×１０18
ｃｍ-3のｎ−Ｉｎ0.48Ｇａ0.52Ｐ電子供給層１０５と、
５〜１０ｎｍのノンドープＩｎ0.48（Ｇａ1-Y ＡｌY ）
0.52Ｐショットキーコンタクト層１０６（０≦Ｙ≦０．
３）と、ＮD ＝０．５〜２×１０18ｃｍ-3のＩｎ
0.48（Ｇａ1-Z ＡｌZ ）0.52Ｐバリア層１０７（０．４
≦Ｚ≦０．７ かつ Ｚ−Ｙ≧０．４）と、約２０ｎｍ
でＮD ＝２〜５×１０18ｃｍ-3のＡｌU Ｇａ1-U Ａｓ組
成傾斜層１１２（Ｕ＝０．４→０）と、３０〜５０ｎｍ
でＮD ＝５×１０18ｃｍ-3のｎ−ＧａＡｓオーミックコ
ンタクト層１０８とからなっている。
【００２２】さらに、この半導体層において、図１に示
すように、ショットキーコンタクト層１０６上にゲート
電極１１１と、オーミックコンタクト層１０８上にソー
ス電極１０９及びドレイン電極１１０とが設けられてＨ
ＥＭＴとして構成される。
すように、ショットキーコンタクト層１０６上にゲート
電極１１１と、オーミックコンタクト層１０８上にソー
ス電極１０９及びドレイン電極１１０とが設けられてＨ
ＥＭＴとして構成される。
【００２３】このＨＥＭＴの製造は以下のようにして行
われる。まず、ＭＯＣＶＤ法により、半絶縁性ＧａＡｓ
基板１０１上に、上記バッファ層１０２、チャネル層１
０３、スペーサ層１０４、電子供給層１０５、ショット
キーコンタクト層１０６、バリア層１０７、組成傾斜層
１１２、オーミックコンタクト層１０８を順次結晶成長
させる。
われる。まず、ＭＯＣＶＤ法により、半絶縁性ＧａＡｓ
基板１０１上に、上記バッファ層１０２、チャネル層１
０３、スペーサ層１０４、電子供給層１０５、ショット
キーコンタクト層１０６、バリア層１０７、組成傾斜層
１１２、オーミックコンタクト層１０８を順次結晶成長
させる。
【００２４】この結晶層成長においては、６００〜７５
０℃に加熱した基板上に、水素ガスをキャリアガスとし
て、原料であるトリメチルインヂウム（ＴＭＩ）、トリ
メチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）、アルシン（ＡｓＨ3 ）、フォスフィン（Ｐ
Ｈ3 ）、ジシラン（Ｓｉ2 Ｈ6 ）を供給し、成長を行
う。
０℃に加熱した基板上に、水素ガスをキャリアガスとし
て、原料であるトリメチルインヂウム（ＴＭＩ）、トリ
メチルガリウム（ＴＭＧ）、トリメチルアルミニウム
（ＴＭＡ）、アルシン（ＡｓＨ3 ）、フォスフィン（Ｐ
Ｈ3 ）、ジシラン（Ｓｉ2 Ｈ6 ）を供給し、成長を行
う。
【００２５】その後、フォトリソグラフィー、蒸着およ
びアロイ工程によって、オーミックコンタクト層上にＡ
ｕＧｅ／Ｎｉ／Ａｕを材料とするソース電極１０９及び
ドレイン電極１１０を形成する。
びアロイ工程によって、オーミックコンタクト層上にＡ
ｕＧｅ／Ｎｉ／Ａｕを材料とするソース電極１０９及び
ドレイン電極１１０を形成する。
【００２６】次に、電子ビーム露光によってオーミック
コンタクト層１０８表面を一部分だけ露出させ、オーミ
ックコンタクト層１０８及びバリア層１０７を選択エッ
チングによって除去し、ショットキーコンタクト層１０
６の表面を露出させ、その上Ｔｉ／Ｐｔ／Ａｕを材料と
するゲート電極１１１を形成する。
コンタクト層１０８表面を一部分だけ露出させ、オーミ
ックコンタクト層１０８及びバリア層１０７を選択エッ
チングによって除去し、ショットキーコンタクト層１０
６の表面を露出させ、その上Ｔｉ／Ｐｔ／Ａｕを材料と
するゲート電極１１１を形成する。
【００２７】次に、以上のように製造され、構成された
実施の形態に係る電界効果トランジスタ（ＨＥＭＴ）の
動作時におけるリーク電流防止作用について説明する。
本実施形態の構成のＨＥＭＴでは、ショットキーコンタ
クト層１０６とオーミックコンタクト層１０８の間に、
電子親和力がショットキーコンタクト層１０６より小さ
いバリア層１０７を挿入することによって、ショットキ
ーコンタクト層１０６からオーミックコンタクト層１０
８へ流れ込む電子に対する障壁を形成している。
実施の形態に係る電界効果トランジスタ（ＨＥＭＴ）の
動作時におけるリーク電流防止作用について説明する。
本実施形態の構成のＨＥＭＴでは、ショットキーコンタ
クト層１０６とオーミックコンタクト層１０８の間に、
電子親和力がショットキーコンタクト層１０６より小さ
いバリア層１０７を挿入することによって、ショットキ
ーコンタクト層１０６からオーミックコンタクト層１０
８へ流れ込む電子に対する障壁を形成している。
【００２８】電子親和力の差はショットキーコンタクト
層１０６とバリア層１０７のヘテロ接合を形成したとき
には伝導帯不連続ΔＥｃとしてあらわれ、電子親和力が
小さい材料の方が、伝導帯が上になるために電子の障壁
として作用する。この障壁があるため、ゲート電極１１
１に負の電圧を印加しても、電子はショットキーコンタ
クト層１０６からオーミックコンタクト層１０８へ流れ
にくくなり、リーク電流のうちソース電極１０９および
ドレイン電極１１０に流れ込む成分が抑制される。
層１０６とバリア層１０７のヘテロ接合を形成したとき
には伝導帯不連続ΔＥｃとしてあらわれ、電子親和力が
小さい材料の方が、伝導帯が上になるために電子の障壁
として作用する。この障壁があるため、ゲート電極１１
１に負の電圧を印加しても、電子はショットキーコンタ
クト層１０６からオーミックコンタクト層１０８へ流れ
にくくなり、リーク電流のうちソース電極１０９および
ドレイン電極１１０に流れ込む成分が抑制される。
【００２９】ここで、電子が感じる障壁によってリーク
電流を大幅に抑制するためには、ΔＥｃは最低でも０．
１ｅＶは必要であり、ΔＥｃが大きいほどその効果は大
きくなる。すなわち本実施形態の場合では、バリア層１
０７とショットキーコンタクト層１０６のΔＥｃは、Ｚ
−Ｙ≧０．４とすることによって０．１３ｅＶ以上にな
り、電子のバリアとして十分機能する。また、Ｚ−Ｙ≧
０．４の場合、バリア層１０７とショットキーコンタク
ト層の選択エッチングが可能なため、デバイスのしきい
値の素子間均一性が大幅に向上する。
電流を大幅に抑制するためには、ΔＥｃは最低でも０．
１ｅＶは必要であり、ΔＥｃが大きいほどその効果は大
きくなる。すなわち本実施形態の場合では、バリア層１
０７とショットキーコンタクト層１０６のΔＥｃは、Ｚ
−Ｙ≧０．４とすることによって０．１３ｅＶ以上にな
り、電子のバリアとして十分機能する。また、Ｚ−Ｙ≧
０．４の場合、バリア層１０７とショットキーコンタク
ト層の選択エッチングが可能なため、デバイスのしきい
値の素子間均一性が大幅に向上する。
【００３０】一方、バリア層１０７に電子親和力が小さ
い材料を使うと、オーミックコンタクト層１０８とバリ
ア層１０７のΔＥｃも大きくなるため、デバイス動作時
にソース電極１０９からオーミックコンタクト層１０
８、バリア層１０７を通りチャネル層１０３中の２ＤＥ
Ｇとしてドレイン電極１１０に流れ込むドレイン電流が
感じるバリアも大きくなり、ソース抵抗が大きくなる原
因になる。
い材料を使うと、オーミックコンタクト層１０８とバリ
ア層１０７のΔＥｃも大きくなるため、デバイス動作時
にソース電極１０９からオーミックコンタクト層１０
８、バリア層１０７を通りチャネル層１０３中の２ＤＥ
Ｇとしてドレイン電極１１０に流れ込むドレイン電流が
感じるバリアも大きくなり、ソース抵抗が大きくなる原
因になる。
【００３１】そこで、本実施形態では、オーミックコン
タクト層１０８のｎ型ドーピング濃度をショットキーコ
ンタクト層１０６のｎ型ドーピング濃度に比べ十分に高
くし、かつ、バリア層１０７のｎ型ドーピング濃度も
０．５×１０18ｃｍ-3以上にすると、バリア層１０７の
伝導帯はオーミックコンタクト層１０８（組成傾斜層１
１２）とのヘテロ界面付近においてフェルミレベル近く
まで下げることができ、電子に対する障壁を十分に小さ
くすることが可能である。
タクト層１０８のｎ型ドーピング濃度をショットキーコ
ンタクト層１０６のｎ型ドーピング濃度に比べ十分に高
くし、かつ、バリア層１０７のｎ型ドーピング濃度も
０．５×１０18ｃｍ-3以上にすると、バリア層１０７の
伝導帯はオーミックコンタクト層１０８（組成傾斜層１
１２）とのヘテロ界面付近においてフェルミレベル近く
まで下げることができ、電子に対する障壁を十分に小さ
くすることが可能である。
【００３２】さらに、オーミックコンタクト層１０８と
バリア層１０７との間に、バリア層１０７からＧａＡｓ
オーミックコンタクト層１０８に向けて、そのＡｌ組成
Ｕをバリア層１０７側から徐々に小さくしていくＡｌU
Ｇａ1-U Ａｓからなる組成傾斜層１１２を形成すること
で、電子の障壁をさらに小さくすることができ、ソース
抵抗が大きくなるといった悪影響は全く無くなる。
バリア層１０７との間に、バリア層１０７からＧａＡｓ
オーミックコンタクト層１０８に向けて、そのＡｌ組成
Ｕをバリア層１０７側から徐々に小さくしていくＡｌU
Ｇａ1-U Ａｓからなる組成傾斜層１１２を形成すること
で、電子の障壁をさらに小さくすることができ、ソース
抵抗が大きくなるといった悪影響は全く無くなる。
【００３３】なお、上記説明では、オーミックコンタク
ト層１０８と組成傾斜層１１２とを別けて説明したが、
これらを一体としてオーミックコンタクト層であると考
えることもできる。
ト層１０８と組成傾斜層１１２とを別けて説明したが、
これらを一体としてオーミックコンタクト層であると考
えることもできる。
【００３４】上述したように、本実施の形態に係る電界
効果トランジスタによれば、ＨＥＭＴ構造のオーミック
コンタクト層１０８とショットキーコンタクト層１０６
の間に、電子親和力がショットキーコンタクト層１０６
より０．１ｅＶ以上小さいバリア層１０７を挿入するよ
うにしたので、ゲートリーク電流を大幅に抑制すること
ができる。その結果、従来よりも特性がよくかつ素子寿
命の長いＨＥＭＴ等の電界効果トランジスタを作製する
ことができる。
効果トランジスタによれば、ＨＥＭＴ構造のオーミック
コンタクト層１０８とショットキーコンタクト層１０６
の間に、電子親和力がショットキーコンタクト層１０６
より０．１ｅＶ以上小さいバリア層１０７を挿入するよ
うにしたので、ゲートリーク電流を大幅に抑制すること
ができる。その結果、従来よりも特性がよくかつ素子寿
命の長いＨＥＭＴ等の電界効果トランジスタを作製する
ことができる。
【００３５】また、本実施の形態に係る電界効果トラン
ジスタによれば、バリア層１０７の伝導帯をオーミック
コンタクト層１０８とのヘテロ界面付近においてフェル
ミレベル近くまで下げるようにしたので、ソース電極１
０９側からの電子に対する障壁を十分に小さくすること
ができ、ソース抵抗を十分に下げることができる。
ジスタによれば、バリア層１０７の伝導帯をオーミック
コンタクト層１０８とのヘテロ界面付近においてフェル
ミレベル近くまで下げるようにしたので、ソース電極１
０９側からの電子に対する障壁を十分に小さくすること
ができ、ソース抵抗を十分に下げることができる。
【００３６】さらに、本実施の形態に係る電界効果トラ
ンジスタによれば、Ａｌ組成Ｕをバリア層１０７側から
徐々に小さくしていくＡｌU Ｇａ1-U Ａｓからなる組成
傾斜層１１２を形成したので、ソース電極１０９側から
の電子の障壁をさらに小さくすることができ、ソース抵
抗が大きくなるといった悪影響は全く無すことができ
る。
ンジスタによれば、Ａｌ組成Ｕをバリア層１０７側から
徐々に小さくしていくＡｌU Ｇａ1-U Ａｓからなる組成
傾斜層１１２を形成したので、ソース電極１０９側から
の電子の障壁をさらに小さくすることができ、ソース抵
抗が大きくなるといった悪影響は全く無すことができ
る。
【００３７】一方、本実施の形態に係る電界効果トラン
ジスタ（ＨＥＭＴ等）によれば、Ｉｎ（ＧａＡｌ）Ｐシ
ョットキーコンタクト層１０６とＧａＡｓオーミックコ
ンタクト層１０８と間に、ショットキーコンタクト層１
０６よりもＡｌ組成の高いＩｎ（ＧａＡｌ）Ｐバリア層
１０７を設ける構成としたので、本実施形態の他の効果
として、ゲート電極１１１とショットキーコンタクト層
１０６との界面における界面乱れの問題について、以下
に説明するような解決を図ることができる。
ジスタ（ＨＥＭＴ等）によれば、Ｉｎ（ＧａＡｌ）Ｐシ
ョットキーコンタクト層１０６とＧａＡｓオーミックコ
ンタクト層１０８と間に、ショットキーコンタクト層１
０６よりもＡｌ組成の高いＩｎ（ＧａＡｌ）Ｐバリア層
１０７を設ける構成としたので、本実施形態の他の効果
として、ゲート電極１１１とショットキーコンタクト層
１０６との界面における界面乱れの問題について、以下
に説明するような解決を図ることができる。
【００３８】まず、この界面乱れの問題とは、図３に示
す従来のＨＥＭＴのように、ショットキーコンタクト層
にＰを含む層上にＧａＡｓオーミックコンタクト層等の
Ｐを含まない層を設ける場合、原料ガス切り替え時にシ
ョットキーコンタクト層のＰと原料ガスの元素が置換反
応してその界面の結晶性状等が乱れ、その上に形成され
たゲートについてゲートリーク電流が増大するものであ
る。
す従来のＨＥＭＴのように、ショットキーコンタクト層
にＰを含む層上にＧａＡｓオーミックコンタクト層等の
Ｐを含まない層を設ける場合、原料ガス切り替え時にシ
ョットキーコンタクト層のＰと原料ガスの元素が置換反
応してその界面の結晶性状等が乱れ、その上に形成され
たゲートについてゲートリーク電流が増大するものであ
る。
【００３９】本実施形態では、バリア層１０７を設ける
ことにより、ショットキーコンタクト層１０６及びバリ
ア層１０７のＶ族構成元素がどちらもＰであるため、界
面でのＶ族構成元素の置換反応等による界面の乱れに起
因するゲートリーク電流の増大を防ぐことができる。
ことにより、ショットキーコンタクト層１０６及びバリ
ア層１０７のＶ族構成元素がどちらもＰであるため、界
面でのＶ族構成元素の置換反応等による界面の乱れに起
因するゲートリーク電流の増大を防ぐことができる。
【００４０】つまり、Ｉｎ（ＧａＡｌ）Ｐバリア層１０
７がショットキーコンタクト層１０６との間の界面制御
層としての役割を担っているためである。ＭＯＣＶＤ成
長によるＩｎ（ＧａＡｌ）Ｐショットキーコンタクト層
１０６からＩｎ（ＧａＡｌ）Ｐバリア層１０７への成長
界面は、１原子層レベルの急峻な界面となり、従来のよ
うな界面の乱れは生じない。
７がショットキーコンタクト層１０６との間の界面制御
層としての役割を担っているためである。ＭＯＣＶＤ成
長によるＩｎ（ＧａＡｌ）Ｐショットキーコンタクト層
１０６からＩｎ（ＧａＡｌ）Ｐバリア層１０７への成長
界面は、１原子層レベルの急峻な界面となり、従来のよ
うな界面の乱れは生じない。
【００４１】したがって、選択リセスエッチングを行っ
た場合に、１原子層レベルで急峻なＩｎ（ＧａＡｌ）Ｐ
ショットキーコンタクト層１０６表面が露出される。そ
の結果、ゲート電極１１１に接触している部分のショッ
トキーコンタクト層１０６表面にショットキー障壁高さ
が低い層が形成されることなく、またリセスエッチング
深さの均一性が高いため、ゲート電流を小さくし、特性
の素子間均一性の高いＨＥＭＴを制作することができ
る。 （発明の第２の実施の形態）本実施の形態では、ショッ
トキーコンタクト層としてＡｌＧａＡｌを用いた場合に
ついて説明する。
た場合に、１原子層レベルで急峻なＩｎ（ＧａＡｌ）Ｐ
ショットキーコンタクト層１０６表面が露出される。そ
の結果、ゲート電極１１１に接触している部分のショッ
トキーコンタクト層１０６表面にショットキー障壁高さ
が低い層が形成されることなく、またリセスエッチング
深さの均一性が高いため、ゲート電流を小さくし、特性
の素子間均一性の高いＨＥＭＴを制作することができ
る。 （発明の第２の実施の形態）本実施の形態では、ショッ
トキーコンタクト層としてＡｌＧａＡｌを用いた場合に
ついて説明する。
【００４２】図２は本発明の第２の実施の形態に係る電
界効果トランジスタの構造を示す断面図であり、電界効
果トランジスタとしてＨＥＭＴを構成させたものであ
る。このＨＥＭＴにおける半導体層構造は、半絶縁性の
ＧａＡｓ基板２０１と、５００〜１０００ｎｍのノンド
ープＧａＡｓ層またはノンドープＧａＡｓ及びノンドー
プＡｌＧａＡｓの超格子層からなるバッファ層２０２
と、１０〜２０ｎｍのノンドープＩｎx Ｇａ1-x Ａｓチ
ャネル層２０３（Ｘ＝０．１５〜０．２５）と、２〜３
ｎｍのノンドープＡｌY Ｇａ1-Y Ａｓスペーサ層２０４
（Ｙ＝０．１５〜０．２５）と、Ｓｉ面密度ＮS ＝２〜
５×１０12ｃｍ-2のプレーナードーピング層，もしくは
１０〜２５ｎｍでＮD ＝２〜５×１０18ｃｍ-3のｎ−Ａ
ｌY Ｇａ1-Y Ａｓ（０．１５≦Ｙ≦０．２５）からなる
電子供給層２０５と、１０〜３０ｎｍのノンドープもし
くはＮD ≦１×１０18ｃｍ-3にドーピングしたＡｌZ Ｇ
ａ1-Z Ａｓショットキーコンタクト層２０６（０．１５
≦Ｚ≦０．２５）と、ＮD＝０．５〜２×１０18ｃｍ-3
のＩｎ0.48（Ｇａ1-U ＡｌU ）0.52Ｐバリア層２０７
（０．３≦Ｕ≦０．７）と、約２０ｎｍでＮD ＝２〜５
×１０18ｃｍ-3のＡｌV Ｇａ1-V Ａｓ組成傾斜層１１２
（Ｖ＝０．３→０）と、３０〜５０ｎｍでＮD＝５×１
０18ｃｍ-3のｎ−ＧａＡｓオーミックコンタクト層２０
８とからなっている。
界効果トランジスタの構造を示す断面図であり、電界効
果トランジスタとしてＨＥＭＴを構成させたものであ
る。このＨＥＭＴにおける半導体層構造は、半絶縁性の
ＧａＡｓ基板２０１と、５００〜１０００ｎｍのノンド
ープＧａＡｓ層またはノンドープＧａＡｓ及びノンドー
プＡｌＧａＡｓの超格子層からなるバッファ層２０２
と、１０〜２０ｎｍのノンドープＩｎx Ｇａ1-x Ａｓチ
ャネル層２０３（Ｘ＝０．１５〜０．２５）と、２〜３
ｎｍのノンドープＡｌY Ｇａ1-Y Ａｓスペーサ層２０４
（Ｙ＝０．１５〜０．２５）と、Ｓｉ面密度ＮS ＝２〜
５×１０12ｃｍ-2のプレーナードーピング層，もしくは
１０〜２５ｎｍでＮD ＝２〜５×１０18ｃｍ-3のｎ−Ａ
ｌY Ｇａ1-Y Ａｓ（０．１５≦Ｙ≦０．２５）からなる
電子供給層２０５と、１０〜３０ｎｍのノンドープもし
くはＮD ≦１×１０18ｃｍ-3にドーピングしたＡｌZ Ｇ
ａ1-Z Ａｓショットキーコンタクト層２０６（０．１５
≦Ｚ≦０．２５）と、ＮD＝０．５〜２×１０18ｃｍ-3
のＩｎ0.48（Ｇａ1-U ＡｌU ）0.52Ｐバリア層２０７
（０．３≦Ｕ≦０．７）と、約２０ｎｍでＮD ＝２〜５
×１０18ｃｍ-3のＡｌV Ｇａ1-V Ａｓ組成傾斜層１１２
（Ｖ＝０．３→０）と、３０〜５０ｎｍでＮD＝５×１
０18ｃｍ-3のｎ−ＧａＡｓオーミックコンタクト層２０
８とからなっている。
【００４３】さらに、この半導体層において、図２に示
すように、ショットキーコンタクト層２０６上にゲート
電極２１１と、オーミックコンタクト層２０８上にソー
ス電極２０９及びドレイン電極２１０とが設けられてＨ
ＥＭＴとして構成される。
すように、ショットキーコンタクト層２０６上にゲート
電極２１１と、オーミックコンタクト層２０８上にソー
ス電極２０９及びドレイン電極２１０とが設けられてＨ
ＥＭＴとして構成される。
【００４４】このＨＥＭＴの製造は第１の実施の形態の
場合と同様にして行われる。次に、以上のように製造さ
れ、構成された実施の形態に係る電界効果トランジスタ
（ＨＥＭＴ）の動作時におけるリーク電流防止作用は、
第１の実施の形態の場合と同様に作用する。
場合と同様にして行われる。次に、以上のように製造さ
れ、構成された実施の形態に係る電界効果トランジスタ
（ＨＥＭＴ）の動作時におけるリーク電流防止作用は、
第１の実施の形態の場合と同様に作用する。
【００４５】すなわち、このときバリア層２０７とショ
ットキーコンタクト層２０６のΔＥｃは、０．１ｅＶ以
上あり、電子のバリアとして十分機能する。また、バリ
ア層２０７とショットキーコンタクト層２０６の選択エ
ッチングが可能なため、デバイスのしきい値の素子間均
一性が大幅に向上する。
ットキーコンタクト層２０６のΔＥｃは、０．１ｅＶ以
上あり、電子のバリアとして十分機能する。また、バリ
ア層２０７とショットキーコンタクト層２０６の選択エ
ッチングが可能なため、デバイスのしきい値の素子間均
一性が大幅に向上する。
【００４６】なお、上記説明では、オーミックコンタク
ト層２０８と組成傾斜層２１２とを別けて説明したが、
これらを一体としてオーミックコンタクト層であると考
えることもできる。
ト層２０８と組成傾斜層２１２とを別けて説明したが、
これらを一体としてオーミックコンタクト層であると考
えることもできる。
【００４７】上述したように、本実施の形態に係る電界
効果トランジスタによれば、ＨＥＭＴ構造のオーミック
コンタクト層２０８とショットキーコンタクト層１０６
の間に、電子親和力がショットキーコンタクト層２０６
より０．１ｅＶ以上小さいバリア層２０７を挿入するよ
うにしたので、第１の実施の形態の場合と同様に、ゲー
トリーク電流を大幅に抑制することができる。その結
果、従来よりも特性がよくかつ素子寿命の長いＨＥＭＴ
等の電界効果トランジスタを作製することができる。
効果トランジスタによれば、ＨＥＭＴ構造のオーミック
コンタクト層２０８とショットキーコンタクト層１０６
の間に、電子親和力がショットキーコンタクト層２０６
より０．１ｅＶ以上小さいバリア層２０７を挿入するよ
うにしたので、第１の実施の形態の場合と同様に、ゲー
トリーク電流を大幅に抑制することができる。その結
果、従来よりも特性がよくかつ素子寿命の長いＨＥＭＴ
等の電界効果トランジスタを作製することができる。
【００４８】なお、バリア層２０７のオーミックコンタ
クト層２０８側の伝導帯レベル及び組成傾斜層２１２の
形成についても第１の実施の形態と同様な処置を施した
ので、第１の実施の形態の場合と同様な効果を得ること
ができ、ソース電極２０９側からの電子の障壁を十分に
小さくすることができ、ソース抵抗が大きくなるといっ
た悪影響は全く無すことができる。
クト層２０８側の伝導帯レベル及び組成傾斜層２１２の
形成についても第１の実施の形態と同様な処置を施した
ので、第１の実施の形態の場合と同様な効果を得ること
ができ、ソース電極２０９側からの電子の障壁を十分に
小さくすることができ、ソース抵抗が大きくなるといっ
た悪影響は全く無すことができる。
【００４９】
【実施例】次に、本発明の電界効果トランジスタとして
ＨＥＭＴを構成させた場合の具体的な実施例について説
明する。 （実施例１）本発明の一実施例に係るＨＥＭＴは、図１
に示す第１の実施の形態の電界効果トランジスタと同様
に構成されている。
ＨＥＭＴを構成させた場合の具体的な実施例について説
明する。 （実施例１）本発明の一実施例に係るＨＥＭＴは、図１
に示す第１の実施の形態の電界効果トランジスタと同様
に構成されている。
【００５０】このＨＥＭＴの各層の具体的な構造は、半
絶縁性ＧａＡｓ基板、８００ｎｍのノンドープＧａＡｓ
バッファ層、１２ｎｍのノンドープＩｎ0.2 Ｇａ0.8 Ａ
ｓチャネル層１０３、３ｎｍのノンドープＩｎ0.48Ｇａ
0.52Ｐスペーサ層、１０ｎｍでドナー濃度ＮD ＝５×１
０18ｃｍ-3のｎ−Ｉｎ0.48Ｇａ0.52Ｐ電子供給層１０
５、１０ｎｍのノンドープＩｎ0.48Ｇａ0.52Ｐショット
キーコンタクト層、５ｎｍでＮD ＝１×１０18ｃｍ-3の
ｎ−Ｉｎ0.48（Ｇａ0.5 Ａｌ0.5 ）0.52Ｐバリア層、２
０ｎｍでＮD ＝３×１０18ｃｍ-3のＡｌZ Ｇａ1-Z Ａｓ
（Ｚ＝０．４→０）組成傾斜層および３０ｎｍでＮD ＝
５×１０18ｃｍ-3のｎ−ＧａＡｓオーミックコンタクト
層が順次積層されてなっている。なお、ゲート電極幅は
０．１μｍである。
絶縁性ＧａＡｓ基板、８００ｎｍのノンドープＧａＡｓ
バッファ層、１２ｎｍのノンドープＩｎ0.2 Ｇａ0.8 Ａ
ｓチャネル層１０３、３ｎｍのノンドープＩｎ0.48Ｇａ
0.52Ｐスペーサ層、１０ｎｍでドナー濃度ＮD ＝５×１
０18ｃｍ-3のｎ−Ｉｎ0.48Ｇａ0.52Ｐ電子供給層１０
５、１０ｎｍのノンドープＩｎ0.48Ｇａ0.52Ｐショット
キーコンタクト層、５ｎｍでＮD ＝１×１０18ｃｍ-3の
ｎ−Ｉｎ0.48（Ｇａ0.5 Ａｌ0.5 ）0.52Ｐバリア層、２
０ｎｍでＮD ＝３×１０18ｃｍ-3のＡｌZ Ｇａ1-Z Ａｓ
（Ｚ＝０．４→０）組成傾斜層および３０ｎｍでＮD ＝
５×１０18ｃｍ-3のｎ−ＧａＡｓオーミックコンタクト
層が順次積層されてなっている。なお、ゲート電極幅は
０．１μｍである。
【００５１】本実施例のＨＥＭＴにおけるショットキー
コンタクト層とバリア層のΔＥｃは約０．１７ｅＶであ
り、ゲートリーク電流の電子に対する障壁として十分に
大きい。その結果、本実施例のＨＥＭＴは従来のＨＥＭ
Ｔに比べ、ゲートリーク電流が約１／５に小さくなり、
それに伴い雑音特性および素子寿命も向上した。 （実施例２）本発明の他の実施例に係るＨＥＭＴは、図
２に示す第２の実施の形態の電界効果トランジスタと同
様に構成されている。
コンタクト層とバリア層のΔＥｃは約０．１７ｅＶであ
り、ゲートリーク電流の電子に対する障壁として十分に
大きい。その結果、本実施例のＨＥＭＴは従来のＨＥＭ
Ｔに比べ、ゲートリーク電流が約１／５に小さくなり、
それに伴い雑音特性および素子寿命も向上した。 （実施例２）本発明の他の実施例に係るＨＥＭＴは、図
２に示す第２の実施の形態の電界効果トランジスタと同
様に構成されている。
【００５２】このＨＥＭＴの各層の具体的な構造は、半
絶縁性ＧａＡｓ基板、８００ｎｍのノンドープＧａＡｓ
バッファ層、１２ｎｍのノンドープＩｎ0.2 Ｇａ0.8 Ａ
ｓチャネル層、３ｎｍのノンドープＩｎ0.2 Ｇａ0.8 Ａ
ｓスペーサ層、１０ｎｍでドナー濃度ＮD ＝５×１０18
ｃｍ-3のｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ電子供給層、１０ｎ
ｍのノンドープＡｌ0.2 Ｇａ0.8 Ａｓショットキーコン
タクト層、５ｎｍでＮD ＝１×１０18ｃｍ-3のｎ−Ｉｎ
0.48（Ｇａ0.55Ａｌ0.45）0.52Ｐバリア層、４０ｎｍで
ＮD ＝５×１０18ｃｍ-3のｎ−ＧａＡｓオーミックコン
タクト層が順次積層されてなっている。なお、ゲート電
極幅は０．１μｍである。
絶縁性ＧａＡｓ基板、８００ｎｍのノンドープＧａＡｓ
バッファ層、１２ｎｍのノンドープＩｎ0.2 Ｇａ0.8 Ａ
ｓチャネル層、３ｎｍのノンドープＩｎ0.2 Ｇａ0.8 Ａ
ｓスペーサ層、１０ｎｍでドナー濃度ＮD ＝５×１０18
ｃｍ-3のｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ電子供給層、１０ｎ
ｍのノンドープＡｌ0.2 Ｇａ0.8 Ａｓショットキーコン
タクト層、５ｎｍでＮD ＝１×１０18ｃｍ-3のｎ−Ｉｎ
0.48（Ｇａ0.55Ａｌ0.45）0.52Ｐバリア層、４０ｎｍで
ＮD ＝５×１０18ｃｍ-3のｎ−ＧａＡｓオーミックコン
タクト層が順次積層されてなっている。なお、ゲート電
極幅は０．１μｍである。
【００５３】本実施例のＨＥＭＴにおけるショットキー
コンタクト層とバリア層のΔＥｃは約０．２２ｅＶであ
り、ゲートリーク電流の電子に対する障壁として十分に
大きい。その結果、本実施例のＨＥＭＴは従来のＨＥＭ
Ｔに比べ、ゲートリーク電流が約１／１０に小さくな
り、それに伴い雑音特性および素子寿命も向上した。
コンタクト層とバリア層のΔＥｃは約０．２２ｅＶであ
り、ゲートリーク電流の電子に対する障壁として十分に
大きい。その結果、本実施例のＨＥＭＴは従来のＨＥＭ
Ｔに比べ、ゲートリーク電流が約１／１０に小さくな
り、それに伴い雑音特性および素子寿命も向上した。
【００５４】なお、本発明は、上記各実施の形態，各実
施例に限定されるものでなく、その要旨を逸脱しない範
囲で種々に変形することが可能である。また、本発明の
各実施の形態，各実施例については、ＨＥＭＴを例にし
て説明したが、本発明の適用範囲はＨＥＭＴに限られる
ものでなく、種々の電界効果トランジスタに適用するこ
とができる。
施例に限定されるものでなく、その要旨を逸脱しない範
囲で種々に変形することが可能である。また、本発明の
各実施の形態，各実施例については、ＨＥＭＴを例にし
て説明したが、本発明の適用範囲はＨＥＭＴに限られる
ものでなく、種々の電界効果トランジスタに適用するこ
とができる。
【００５５】
【発明の効果】以上詳記したように本発明によれば、オ
ーミックコンタクト層とショットキーコンタクト層の間
に、電子親和力がショットキーコンタクト層より０．１
ｅＶ以上小さいバリア層を挿入するようにしたので、ゲ
ート電極に負電圧を印加したときに、ゲート電極からソ
ース電極もしくはドレイン電極へリーク電流が流れるの
を防止し、ひいては特性が良く，素子寿命の長い電界効
果トランジスタ及びその製造方法を提供することができ
る。
ーミックコンタクト層とショットキーコンタクト層の間
に、電子親和力がショットキーコンタクト層より０．１
ｅＶ以上小さいバリア層を挿入するようにしたので、ゲ
ート電極に負電圧を印加したときに、ゲート電極からソ
ース電極もしくはドレイン電極へリーク電流が流れるの
を防止し、ひいては特性が良く，素子寿命の長い電界効
果トランジスタ及びその製造方法を提供することができ
る。
【図１】本発明の第１の実施の形態に係る電界効果トラ
ンジスタの構造を示す断面図。
ンジスタの構造を示す断面図。
【図２】本発明の第２の実施の形態に係る電界効果トラ
ンジスタの構造を示す断面図。
ンジスタの構造を示す断面図。
【図３】従来のＨＥＭＴの断面構造およびゲートリーク
電流の電子の流れを示す図。
電流の電子の流れを示す図。
【符号の説明】 １０１，２０１…ＧａＡｓ基板 １０２，２０２…バッファ層 １０３，２０３…チャネル層 １０４，２０４…スペーサ層 １０５，２０５…電子供給層 １０６，２０６…ショットキーコンタクト層 １０７，３０７…バリア層 １０８，２０８…オーミックコンタクト層 １０９，２０９…ソース電極 １１０，２１０…ドレイン電極 １１１，２１１…ゲート電極 １１２，２１２…組成傾斜層
Claims (2)
- 【請求項１】 半絶縁性半導体基板上に、チャネル層，
電子供給層及びショットキーコンタクト層が少なくとも
設けられれた化合物半導体からなる電界効果トランジス
タにおいて、 前記ショットキーコンタクト層上に設けられ、かつ前記
ショットキーコンタクト層より電子親和力が０．１ｅＶ
以上小さいバリア層と、 少なくとも前記バリア層より上の層として設けられ、か
つ前記バリア層より電子親和力が大きいオーミックコン
タクト層と、 前記ショットキーコンタクト層上に形成されたゲート電
極とを備えたことを特徴とする電界効果トランジスタ。 - 【請求項２】 化合物半導体からなる電界効果トランジ
スタの製造方法において、 有機金属気相成長法もしくは分子線エピタキシー法によ
って、前記半絶縁性基板上に、前記チャネル層と、前記
電子供給層と、前記ショットキーコンタクト層と、前記
バリア層と、前記オーミックコンタクト層とを積層させ
る第１の工程と、 前記オーミックコンタクト層と前記バリア層の一部分を
選択的にエッチング除去し、前記ショットキーコンタク
ト層の表面を露出させた後、前記ショットキーコンタク
ト層上にゲート電極を形成する第２の工程とを有するこ
とを特徴とする請求項１記載の電界効果トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8053191A JPH09246529A (ja) | 1996-03-11 | 1996-03-11 | 電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8053191A JPH09246529A (ja) | 1996-03-11 | 1996-03-11 | 電界効果トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246529A true JPH09246529A (ja) | 1997-09-19 |
Family
ID=12935991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8053191A Pending JPH09246529A (ja) | 1996-03-11 | 1996-03-11 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246529A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049038A (ja) * | 2007-08-13 | 2009-03-05 | Advantest Corp | 高電子移動度トランジスタおよび電子デバイス |
| US8022440B2 (en) | 2003-02-12 | 2011-09-20 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and manufacturing method thereof |
-
1996
- 1996-03-11 JP JP8053191A patent/JPH09246529A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022440B2 (en) | 2003-02-12 | 2011-09-20 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and manufacturing method thereof |
| US8395187B2 (en) | 2003-02-12 | 2013-03-12 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and manufacturing method thereof |
| JP2009049038A (ja) * | 2007-08-13 | 2009-03-05 | Advantest Corp | 高電子移動度トランジスタおよび電子デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11031399B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7859020B2 (en) | Nitride semiconductor device, Doherty amplifier and drain voltage controlled amplifier | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US20010020700A1 (en) | Semiconductor device | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| JP3439111B2 (ja) | 高移動度トランジスタ | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| JP2539268B2 (ja) | 半導体装置 | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JP2007207820A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0878665A (ja) | 電界効果トランジスタ | |
| JPH09260643A (ja) | 高電子移動度トランジスタ | |
| JP2668418B2 (ja) | 半導体装置 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH09270522A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3122472B2 (ja) | 電界効果トランジスタ | |
| JPH06163598A (ja) | 高電子移動度トランジスタ | |
| JPH05102197A (ja) | 電界効果トランジスタ | |
| JPH0797636B2 (ja) | ヘテロ接合電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |