JPH0878665A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0878665A JPH0878665A JP20875394A JP20875394A JPH0878665A JP H0878665 A JPH0878665 A JP H0878665A JP 20875394 A JP20875394 A JP 20875394A JP 20875394 A JP20875394 A JP 20875394A JP H0878665 A JPH0878665 A JP H0878665A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dislocation
- ohmic contact
- electron supply
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 Ｉｎz Ｇ1-z Ａｓ層をチャネル層とするＨＥ
ＭＴにおいて、Ｉｎ組成ｚを増大しても、チャネル層の
ミスフィット転位等の発生が抑制でき、移動度μの低下
が防止でき、結果として高ｇｍ特性の実現可能な新規な
構造を提案する。 【構成】 半絶縁性ＧａＡｓ基板上に、バッファ層を介
して、燐を構成元素として含むIII −Ｖ族化合物半導体
からなる転位抑制層を形成し、ＩｎＧａＡｓチャネル層
をこの転位抑制層に直接接触するようにして形成した構
造のＨＥＭＴである。
ＭＴにおいて、Ｉｎ組成ｚを増大しても、チャネル層の
ミスフィット転位等の発生が抑制でき、移動度μの低下
が防止でき、結果として高ｇｍ特性の実現可能な新規な
構造を提案する。 【構成】 半絶縁性ＧａＡｓ基板上に、バッファ層を介
して、燐を構成元素として含むIII −Ｖ族化合物半導体
からなる転位抑制層を形成し、ＩｎＧａＡｓチャネル層
をこの転位抑制層に直接接触するようにして形成した構
造のＨＥＭＴである。
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合を有した電
界効果トランジスタの高性能化に関し、特に高電子移動
度トランジスタ（ＨＥＭＴ）の改良された構造に関す
る。
界効果トランジスタの高性能化に関し、特に高電子移動
度トランジスタ（ＨＥＭＴ）の改良された構造に関す
る。
【０００２】
【従来の技術】半絶縁性ＧａＡｓ基板の上に、このＧａ
Ａｓ基板に格子整合しないＩｎＧａＡｓチャネル層を形
成し、さらにこの上に不純物がドーピングされておりＩ
ｎＧａＡｓチャネル層より電子親和力が小さな半導体か
らなる電子供給層を形成した多層構造からなる、電界効
果トランジスタ（ＦＥＴ）が知られている。その一例と
して、ｎ−ＡｌＧａＡｓを電子供給層とするＡｌＧａＡ
ｓ／ＩｎＧａＡｓ高電子移動度トランジスタ（ＨＥＭ
Ｔ）を図４に示す。この製造工程は、まず分子線エピタ
キシー法（ＭＢＥ法）もしくは有機金属気相成長法（Ｍ
ＯＣＶＤ法）等によって、半絶縁性ＧａＡｓ基板１上
に、ＧａＡｓもしくはＡｌＧａＡｓからなるバッファ層
２２、ＩｎＧａＡｓチャネル層４、ＡｌＧａＡｓスペー
サ層５、ｎ−ＡｌＧａＡｓ電子供給層６、ｎ−ＧａＡｓ
オーミックコンタクト層７を順次成長する。その後、ソ
ース電極８、ドレイン電極９を形成し、さらに、オーミ
ックコンタクト層の一部をエッチングして電子供給層を
露出させ、ゲート電極１０を形成する。このほかにも、
ｎ−ＡｌＧａＡｓの代わりにｎ−ＩｎＧａＰを電子供給
層とするＩｎＧａＰ／ＩｎＧａＡｓ ＨＥＭＴ等が知ら
れている。
Ａｓ基板に格子整合しないＩｎＧａＡｓチャネル層を形
成し、さらにこの上に不純物がドーピングされておりＩ
ｎＧａＡｓチャネル層より電子親和力が小さな半導体か
らなる電子供給層を形成した多層構造からなる、電界効
果トランジスタ（ＦＥＴ）が知られている。その一例と
して、ｎ−ＡｌＧａＡｓを電子供給層とするＡｌＧａＡ
ｓ／ＩｎＧａＡｓ高電子移動度トランジスタ（ＨＥＭ
Ｔ）を図４に示す。この製造工程は、まず分子線エピタ
キシー法（ＭＢＥ法）もしくは有機金属気相成長法（Ｍ
ＯＣＶＤ法）等によって、半絶縁性ＧａＡｓ基板１上
に、ＧａＡｓもしくはＡｌＧａＡｓからなるバッファ層
２２、ＩｎＧａＡｓチャネル層４、ＡｌＧａＡｓスペー
サ層５、ｎ−ＡｌＧａＡｓ電子供給層６、ｎ−ＧａＡｓ
オーミックコンタクト層７を順次成長する。その後、ソ
ース電極８、ドレイン電極９を形成し、さらに、オーミ
ックコンタクト層の一部をエッチングして電子供給層を
露出させ、ゲート電極１０を形成する。このほかにも、
ｎ−ＡｌＧａＡｓの代わりにｎ−ＩｎＧａＰを電子供給
層とするＩｎＧａＰ／ＩｎＧａＡｓ ＨＥＭＴ等が知ら
れている。
【０００３】このようなＩｎＧａＡｓをチャネル層とす
るＨＥＭＴでは、ＩｎＧａＡｓチャネル層のＩｎ組成が
大きくなるほど、電子供給層とチャネル層とのバンドダ
イヤグラムにおける伝導帯不連続が大きくなり、スペー
サ層とチャネル層のヘテロ界面に蓄積される２次元電子
ガス（２ＤＥＧ）濃度ｎｓが高くなり、かつ、チャネル
層中の電子移動度μが高くなることが予測される。その
ためＩｎ組成を大きくするにつれてＦＥＴ特性の向上が
期待される。
るＨＥＭＴでは、ＩｎＧａＡｓチャネル層のＩｎ組成が
大きくなるほど、電子供給層とチャネル層とのバンドダ
イヤグラムにおける伝導帯不連続が大きくなり、スペー
サ層とチャネル層のヘテロ界面に蓄積される２次元電子
ガス（２ＤＥＧ）濃度ｎｓが高くなり、かつ、チャネル
層中の電子移動度μが高くなることが予測される。その
ためＩｎ組成を大きくするにつれてＦＥＴ特性の向上が
期待される。
【０００４】
【発明が解決しようとする課題】しかし、従来の半絶縁
性ＧａＡｓ基板上に作製されたＩｎＧａＡｓ層をチャネ
ル層とするＦＥＴではＩｎ組成がある程度以上大きくな
ると、ＧａＡｓもしくはＡｌＧａＡｓからなるバッファ
層２２とＩｎＧａＡｓチャネル層４との格子不整合によ
りＩｎＧａＡｓチャネル層の歪が大きくなり、結晶中に
ミスフィット転位等の欠陥が多数発生するため、上記の
期待に反して、逆にｎｓ，μが低下し始め、それに伴い
トランジスタ特性も低下し、本来有するべき高特性が得
られないという問題点があった。
性ＧａＡｓ基板上に作製されたＩｎＧａＡｓ層をチャネ
ル層とするＦＥＴではＩｎ組成がある程度以上大きくな
ると、ＧａＡｓもしくはＡｌＧａＡｓからなるバッファ
層２２とＩｎＧａＡｓチャネル層４との格子不整合によ
りＩｎＧａＡｓチャネル層の歪が大きくなり、結晶中に
ミスフィット転位等の欠陥が多数発生するため、上記の
期待に反して、逆にｎｓ，μが低下し始め、それに伴い
トランジスタ特性も低下し、本来有するべき高特性が得
られないという問題点があった。
【０００５】本発明の目的は、ＩｎＧａＡｓチャネル層
の歪に起因する結晶中の欠陥の発生を抑制し、特性を従
来よりも向上させたＦＥＴの提供をすることである。
の歪に起因する結晶中の欠陥の発生を抑制し、特性を従
来よりも向上させたＦＥＴの提供をすることである。
【０００６】さらに詳述すれば、本発明の目的はＩｎＧ
ａＡｓチャネル層のＩｎ層の組成を増大しても、電子移
動度μの低下がなく、２次元電子ガス（２ＤＥＧ）の電
子濃度ｎｓが増大し、その結果ＨＥＭＴの変換コンダク
タンスｇｍを向上させうる新規な構造を提供することで
ある。
ａＡｓチャネル層のＩｎ層の組成を増大しても、電子移
動度μの低下がなく、２次元電子ガス（２ＤＥＧ）の電
子濃度ｎｓが増大し、その結果ＨＥＭＴの変換コンダク
タンスｇｍを向上させうる新規な構造を提供することで
ある。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、図１に示すように半絶縁性ＧａＡｓ基板
１と、その上部に形成されたＧａＡｓバッファ層２と、
バッファ層２の上部に形成された転位抑制層３と、転位
抑制層３の上部に形成されたＩｎＧａＡｓチャネル層４
と、ＩｎＧａＡｓよりも電子親和力が小さな半導体から
なる電子供給層５，６と、電子供給層６の上部に形成さ
れたソースオーミックコンタクト層７８とその上部のソ
ース電極８、ドレインオーミックコンタクト層７９とそ
の上部のドレイン電極９、およびゲート電極１０とを少
なくとも具備した電界効果トランジスタであり、転位抑
制層３は燐（Ｐ）を構成元素として含むIII −Ｖ族化合
物半導体であることを特徴としている。ソースオーミッ
クコンタクト層７８，ドレインオーミックコンタクト層
７９は省略して直接電子供給層６の上部にソース電極
８、ドレイン電極９を形成してもよい。
に、本発明は、図１に示すように半絶縁性ＧａＡｓ基板
１と、その上部に形成されたＧａＡｓバッファ層２と、
バッファ層２の上部に形成された転位抑制層３と、転位
抑制層３の上部に形成されたＩｎＧａＡｓチャネル層４
と、ＩｎＧａＡｓよりも電子親和力が小さな半導体から
なる電子供給層５，６と、電子供給層６の上部に形成さ
れたソースオーミックコンタクト層７８とその上部のソ
ース電極８、ドレインオーミックコンタクト層７９とそ
の上部のドレイン電極９、およびゲート電極１０とを少
なくとも具備した電界効果トランジスタであり、転位抑
制層３は燐（Ｐ）を構成元素として含むIII −Ｖ族化合
物半導体であることを特徴としている。ソースオーミッ
クコンタクト層７８，ドレインオーミックコンタクト層
７９は省略して直接電子供給層６の上部にソース電極
８、ドレイン電極９を形成してもよい。
【０００８】好ましくは転移抑制層３はＩｎy （Ｇａx
Ａｌ1-x ）1-y Ｐ（０≦ｘ≦１；０．４≦ｙ≦０．６）
あるいはＩｎx Ｇａ1-x Ａｓ1-y Ｐy （０．４ｙ≦ｘ≦
０．６ｙ；０．１≦ｙ≦１）のいずれかであることを特
徴としている。
Ａｌ1-x ）1-y Ｐ（０≦ｘ≦１；０．４≦ｙ≦０．６）
あるいはＩｎx Ｇａ1-x Ａｓ1-y Ｐy （０．４ｙ≦ｘ≦
０．６ｙ；０．１≦ｙ≦１）のいずれかであることを特
徴としている。
【０００９】より好ましくは転位抑制層３は図１に示す
ようにＩｎ0.48Ｇａ0.52Ｐであることを特徴としてい
る。
ようにＩｎ0.48Ｇａ0.52Ｐであることを特徴としてい
る。
【００１０】より好ましくは、転位抑制層３はＩｎ0.48
（Ｇａx Ａｌ1-x ）0.52Ｐ（０≦ｘ≦１）あるいはＩｎ
x Ｇａ1-x Ａｓ1-y Ｐy （ｘ＝０．４８ｙ；０．１≦ｙ
＜１）のいずれかであることを特徴としている。
（Ｇａx Ａｌ1-x ）0.52Ｐ（０≦ｘ≦１）あるいはＩｎ
x Ｇａ1-x Ａｓ1-y Ｐy （ｘ＝０．４８ｙ；０．１≦ｙ
＜１）のいずれかであることを特徴としている。
【００１１】
【作用】上記構成によればＩｎＧａＡｓチャネル層４
は、転位抑制層３を介してＧａＡｓ層の上に形成されて
いる。ＩｎＧａＡｓはＧａＡｓに格子整合しないので、
ＧａＡｓ基板上に直接成長すると、最初格子が歪んだ状
態で成長し、ＩｎＧａＡｓの成長層の厚さがある値（臨
界膜厚ｈｃ）以上になるとミスフィット転位やクラック
等の欠陥が発生するが、転位抑制層３を挿入することに
よって臨界膜厚ｈｃはＧａＡｓ基板上に直接成長した場
合に比して高くすることができる。転位抑制層３によ
り、Ｉｎz Ｇａ1-z Ａｓチャネル層４と転位抑制層３と
の界面のミスフィット転位等の発生が抑えられ、欠陥の
密度が小さく抑えることができるからである。このた
め、従来のＦＥＴでは、Ｉｎ組成ｚが０．２以上では欠
陥密度が増大し、ＦＥＴの変換コンダクタンスｇｍが減
少したが、転位抑制層３を挿入することにより、ｚ＞
０．２でも欠陥発生は抑制され、２次元電子ガス（２Ｄ
ＥＧ）濃度ｎｓが増大し、かつチャネル層中の電子移動
度μも低下することがない。したがってＨＥＭＴの変換
コンダクタンスｇｍは増大し、優れた特性のＦＥＴが作
製できる。一般的にｈｃのおおよその値は格子不整合の
大きさで決まる。しかし厳密には材料の組合わせや成長
条件にも依存する。これは界面での転位の発生のしやす
さが歪の応力の大きさだけではなく材料種や成長条件に
よっても異なってくるためである。転位抑制層としてＩ
ｎy （Ｇａx Ａｌ1-x ）1-y Ｐ（０≦ｘ≦１；０．４≦
ｙ≦０．６）あるいは、Ｉｎx Ｇａ1-x Ａｓ1-y Ｐ
y （０．４ｙ≦ｘ≦０．６ｙ；０．１≦ｙ≦１）のいず
れか、Ｉｎ0.48Ｇａ0.52Ｐ、Ｉｎ0.48（Ｇａx Ａ
ｌ1-x ）0.52Ｐ（０≦ｘ≦１）、あるいはＩｎx Ｇａ
1-x Ａｓ1-y Ｐy（ｘ＝０．４８ｙ；０．１≦ｙ＜１）
が、界面でのミスフィット転位等の発生を抑えることが
できるため、ＨＥＭＴ本来の特性が生かされるべく、電
子供給層とチャネル層との伝導帯不連続を大きくするこ
とができるのである。
は、転位抑制層３を介してＧａＡｓ層の上に形成されて
いる。ＩｎＧａＡｓはＧａＡｓに格子整合しないので、
ＧａＡｓ基板上に直接成長すると、最初格子が歪んだ状
態で成長し、ＩｎＧａＡｓの成長層の厚さがある値（臨
界膜厚ｈｃ）以上になるとミスフィット転位やクラック
等の欠陥が発生するが、転位抑制層３を挿入することに
よって臨界膜厚ｈｃはＧａＡｓ基板上に直接成長した場
合に比して高くすることができる。転位抑制層３によ
り、Ｉｎz Ｇａ1-z Ａｓチャネル層４と転位抑制層３と
の界面のミスフィット転位等の発生が抑えられ、欠陥の
密度が小さく抑えることができるからである。このた
め、従来のＦＥＴでは、Ｉｎ組成ｚが０．２以上では欠
陥密度が増大し、ＦＥＴの変換コンダクタンスｇｍが減
少したが、転位抑制層３を挿入することにより、ｚ＞
０．２でも欠陥発生は抑制され、２次元電子ガス（２Ｄ
ＥＧ）濃度ｎｓが増大し、かつチャネル層中の電子移動
度μも低下することがない。したがってＨＥＭＴの変換
コンダクタンスｇｍは増大し、優れた特性のＦＥＴが作
製できる。一般的にｈｃのおおよその値は格子不整合の
大きさで決まる。しかし厳密には材料の組合わせや成長
条件にも依存する。これは界面での転位の発生のしやす
さが歪の応力の大きさだけではなく材料種や成長条件に
よっても異なってくるためである。転位抑制層としてＩ
ｎy （Ｇａx Ａｌ1-x ）1-y Ｐ（０≦ｘ≦１；０．４≦
ｙ≦０．６）あるいは、Ｉｎx Ｇａ1-x Ａｓ1-y Ｐ
y （０．４ｙ≦ｘ≦０．６ｙ；０．１≦ｙ≦１）のいず
れか、Ｉｎ0.48Ｇａ0.52Ｐ、Ｉｎ0.48（Ｇａx Ａ
ｌ1-x ）0.52Ｐ（０≦ｘ≦１）、あるいはＩｎx Ｇａ
1-x Ａｓ1-y Ｐy（ｘ＝０．４８ｙ；０．１≦ｙ＜１）
が、界面でのミスフィット転位等の発生を抑えることが
できるため、ＨＥＭＴ本来の特性が生かされるべく、電
子供給層とチャネル層との伝導帯不連続を大きくするこ
とができるのである。
【００１２】
【実施例】以下に本発明の実施例を説明する。
【００１３】図１は、本発明の一実施例に係るＨＥＭＴ
の断面構造である。この構造は、半絶縁性ＧａＡｓ基板
１上に、故意には不純物を添加していない（以下ノンド
ープという）５００ｎｍのＧａＡｓバッファ層２、厚み
５０ｎｍのノンドープＩｎ0. 48Ｇａ0.52Ｐ転位抑制層
３、厚みｄｎｍのノンドープＩｎz Ｇａ1-z Ａｓチャネ
ル層（０．１≦Ｚ≦０．６；ｄ＝１０〜２０ｎｍ）４、
厚み２ｎｍのノンドープＡｌ0.15Ｇａ0.85Ａｓスペーサ
層５、厚み２５ｎｍのＳｉドープｎ−Ａｌ0.15Ｇａ0.85
Ａｓ電子供給層６、が順次堆積され、Ａｌ0.15Ｇａ0.85
Ａｓ電子供給層６の中央部にゲート長ｌ＝０．３μｍの
Ｔｉ／Ｐｔ／Ａｕゲート電極１０が形成されている。ゲ
ート電極１０よりそれぞれ０．３μｍ離れて、電子供給
層６の上には厚さ２０ｎｍのＳｉドープｎ−ＧａＡｓか
らなるソースオーミックコンタクト層７８、ドレインオ
ーミックコンタクト層７９が形成されている。ゲート電
極１０の位置は必ずしもソースオーミックコンタクト層
７８とドレインオーミックコンタクト層７９の中心であ
る必要はない。さらにその上にはＡｕＧｅ／Ｎｉ／Ａｕ
からなるソース電極８、が形成されている。
の断面構造である。この構造は、半絶縁性ＧａＡｓ基板
１上に、故意には不純物を添加していない（以下ノンド
ープという）５００ｎｍのＧａＡｓバッファ層２、厚み
５０ｎｍのノンドープＩｎ0. 48Ｇａ0.52Ｐ転位抑制層
３、厚みｄｎｍのノンドープＩｎz Ｇａ1-z Ａｓチャネ
ル層（０．１≦Ｚ≦０．６；ｄ＝１０〜２０ｎｍ）４、
厚み２ｎｍのノンドープＡｌ0.15Ｇａ0.85Ａｓスペーサ
層５、厚み２５ｎｍのＳｉドープｎ−Ａｌ0.15Ｇａ0.85
Ａｓ電子供給層６、が順次堆積され、Ａｌ0.15Ｇａ0.85
Ａｓ電子供給層６の中央部にゲート長ｌ＝０．３μｍの
Ｔｉ／Ｐｔ／Ａｕゲート電極１０が形成されている。ゲ
ート電極１０よりそれぞれ０．３μｍ離れて、電子供給
層６の上には厚さ２０ｎｍのＳｉドープｎ−ＧａＡｓか
らなるソースオーミックコンタクト層７８、ドレインオ
ーミックコンタクト層７９が形成されている。ゲート電
極１０の位置は必ずしもソースオーミックコンタクト層
７８とドレインオーミックコンタクト層７９の中心であ
る必要はない。さらにその上にはＡｕＧｅ／Ｎｉ／Ａｕ
からなるソース電極８、が形成されている。
【００１４】図１の構造の製造方法は、たとえば減圧Ｍ
ＯＣＶＤ法を用いて半絶縁性ＧａＡｓ基板上にノンドー
プＧａＡｓバッファ層２、ノンドープＩｎ0.48Ｇａ0.52
Ｐ転位抑制層３、ノンドープＩｎz Ｇａ1-z Ａｓチャネ
ル層４、ノンドープＡｌ0.15Ｇａ0.85Ａｓスペーサ層
５、Ｓｉドープｎ−Ａｌ0.15Ｇａ0.85Ａｓ電子供給層
６、Ｓｉドープｎ−ＧａＡｓオーミックコンタクト層７
を順次エピタキシャル成長する。成長はたとえば温度６
５０℃、圧力１×１０4 Ｐａにおいて行う。ＧａＡｓの
成長はたとえばＴＥＧ（トリエチルガリウム）とＡｓＨ
3 （アルシン）、ＩｎＧａＰの成長はＴＥＩｎ（トリエ
チルインジウム）、ＴＭＧ（トリメチルガリウム）、と
ＰＨ3 （フォスフィン）、ＡｌＧａＡｓの成長はＴＭＡ
（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリ
ウム）とＡｓＨ3 をソースガスとして用いればよい。Ｍ
ＯＣＶＤ法のかわりにＣＢＥ法、ＭＢＥ法、ＭＬＥ法等
を用いてもよい。その後ＡｕＧｅ／Ｎｉ／Ａｕを蒸着
し、ソースオーミックコンタクト領域７８、ドレインオ
ーミックコンタクト領域７９の形成予定部分のｎ−Ｇａ
Ａｓオーミックコンタクト層７の上部にそれぞれソース
電極８、ドレイン電極９をパターニングし熱処理（アロ
イ）を行う。ソース電極８、ドレイン電極９のパターニ
ングはリフトオフを用いてもよい。その後、ゲート電極
形成部分のオーミックコンタクト層７の一部をＨ3 ＰＯ
4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ溶液あるいはＨ2 ＳＯ4 ：Ｈ2 Ｏ
2 ：Ｈ2 Ｏ溶液等を用いてエッチング除去し、その後、
Ｔｉ／Ｐｔ／Ａｕをリフトオフを用いて蒸着し、ゲート
電極１０を形成すれば、図１の構造が完成する。ソー
ス、ドレイン電極８，９の金属はＴｉＷＳｉx ／Ａｕあ
るいはＰｄ／Ｇｅとしてもよく、ゲート電極１０の金属
はＴｉＷ／Ａｕを用いてもよい。
ＯＣＶＤ法を用いて半絶縁性ＧａＡｓ基板上にノンドー
プＧａＡｓバッファ層２、ノンドープＩｎ0.48Ｇａ0.52
Ｐ転位抑制層３、ノンドープＩｎz Ｇａ1-z Ａｓチャネ
ル層４、ノンドープＡｌ0.15Ｇａ0.85Ａｓスペーサ層
５、Ｓｉドープｎ−Ａｌ0.15Ｇａ0.85Ａｓ電子供給層
６、Ｓｉドープｎ−ＧａＡｓオーミックコンタクト層７
を順次エピタキシャル成長する。成長はたとえば温度６
５０℃、圧力１×１０4 Ｐａにおいて行う。ＧａＡｓの
成長はたとえばＴＥＧ（トリエチルガリウム）とＡｓＨ
3 （アルシン）、ＩｎＧａＰの成長はＴＥＩｎ（トリエ
チルインジウム）、ＴＭＧ（トリメチルガリウム）、と
ＰＨ3 （フォスフィン）、ＡｌＧａＡｓの成長はＴＭＡ
（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリ
ウム）とＡｓＨ3 をソースガスとして用いればよい。Ｍ
ＯＣＶＤ法のかわりにＣＢＥ法、ＭＢＥ法、ＭＬＥ法等
を用いてもよい。その後ＡｕＧｅ／Ｎｉ／Ａｕを蒸着
し、ソースオーミックコンタクト領域７８、ドレインオ
ーミックコンタクト領域７９の形成予定部分のｎ−Ｇａ
Ａｓオーミックコンタクト層７の上部にそれぞれソース
電極８、ドレイン電極９をパターニングし熱処理（アロ
イ）を行う。ソース電極８、ドレイン電極９のパターニ
ングはリフトオフを用いてもよい。その後、ゲート電極
形成部分のオーミックコンタクト層７の一部をＨ3 ＰＯ
4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ溶液あるいはＨ2 ＳＯ4 ：Ｈ2 Ｏ
2 ：Ｈ2 Ｏ溶液等を用いてエッチング除去し、その後、
Ｔｉ／Ｐｔ／Ａｕをリフトオフを用いて蒸着し、ゲート
電極１０を形成すれば、図１の構造が完成する。ソー
ス、ドレイン電極８，９の金属はＴｉＷＳｉx ／Ａｕあ
るいはＰｄ／Ｇｅとしてもよく、ゲート電極１０の金属
はＴｉＷ／Ａｕを用いてもよい。
【００１５】図１の転位抑制層３をＩｎ0.48Ｇａ0.52Ｐ
ではなく、ＧａＡｓ基板に格子整合する組成のＩｎＧａ
ＡｌＰやＩｎＧａＡｓＰ、すなわちＩｎ0.48（Ｇａx Ａ
ｌ1- x ）0.52Ｐ（０≦ｘ≦１）あるいはＩｎx Ｇａ1-x
Ａｓ1-y Ｐy （ｘ＝０．４８ｙ；０．１≦ｙ＜１）を用
いてもよい。特に後者ではＰ組成ｙ＞０．３が好まし
い。転位抑制層としては必ずしも格子整合する必要はな
く、多少の組成のずれはかまわない。
ではなく、ＧａＡｓ基板に格子整合する組成のＩｎＧａ
ＡｌＰやＩｎＧａＡｓＰ、すなわちＩｎ0.48（Ｇａx Ａ
ｌ1- x ）0.52Ｐ（０≦ｘ≦１）あるいはＩｎx Ｇａ1-x
Ａｓ1-y Ｐy （ｘ＝０．４８ｙ；０．１≦ｙ＜１）を用
いてもよい。特に後者ではＰ組成ｙ＞０．３が好まし
い。転位抑制層としては必ずしも格子整合する必要はな
く、多少の組成のずれはかまわない。
【００１６】
【発明の効果】ＩｎＧａＡｓはＧａＡｓに格子整合しな
いので、従来技術のようにＧａＡｓ基板上に成長する
と、最初格子が歪んだ状態で成長し、厚さがある値（臨
界膜厚ｈｃ）以上になるとミスフィット転移やクラック
等の欠陥が発生して格子が緩和する。図２は、本発明の
転位抑制層の挿入が臨界膜厚ｈｃをどの程度向上させる
かを従来技術（転位抑制層なし）と比較した結果であ
る。図１に示したように転位抑制層３があるとｈｃが大
きくなることが分かる。特に、ミスフィット転位が発生
しやすくなるｚ＞０．３の領域で、転位抑制層の効果が
大きく表れている。また、転位抑制層として図１のＩｎ
ＧａＰではなく、ＩｎＧａＡｌＰやＩｎＧａＡｓＰを用
いても同様にｈｃ向上の効果が見られた。
いので、従来技術のようにＧａＡｓ基板上に成長する
と、最初格子が歪んだ状態で成長し、厚さがある値（臨
界膜厚ｈｃ）以上になるとミスフィット転移やクラック
等の欠陥が発生して格子が緩和する。図２は、本発明の
転位抑制層の挿入が臨界膜厚ｈｃをどの程度向上させる
かを従来技術（転位抑制層なし）と比較した結果であ
る。図１に示したように転位抑制層３があるとｈｃが大
きくなることが分かる。特に、ミスフィット転位が発生
しやすくなるｚ＞０．３の領域で、転位抑制層の効果が
大きく表れている。また、転位抑制層として図１のＩｎ
ＧａＰではなく、ＩｎＧａＡｌＰやＩｎＧａＡｓＰを用
いても同様にｈｃ向上の効果が見られた。
【００１７】図３は、本発明（転位抑制層が有る場合）
と従来技術（転位抑制層が無い場合）について、図１に
示したゲート長ｌ＝０．３μｍ、ゲート幅Ｗ＝２００μ
ｍのＦＥＴの相互コンダクタンスｇｍのＩｎ組成ｚ依存
性を比べた結果である。従来技術（転位抑制層が無い場
合）では、Ｉｎ組成ｚ＝０．２でｇｍは最大になりｚ＞
０．２では低下するが、本発明によれば、Ｉｎ組成がさ
らに大きくなってもｇｍが向上し、Ｉｎ組成ｚ＝０．４
で最大となった。つまり本発明によるＦＥＴと従来技術
によるＦＥＴとを比較すればｇｍの最大値を与えるＩｎ
組成ｚの値が大きくなり、しかもｇｍの最大値を比較す
ると２０％以上の向上が見られている。したがって、本
発明によればＦＥＴの高周波特性および高出力特性向上
に大きな効果があり、しかもＦＥＴのｇｍは長時間安定
であり長寿命化にも効果がある。
と従来技術（転位抑制層が無い場合）について、図１に
示したゲート長ｌ＝０．３μｍ、ゲート幅Ｗ＝２００μ
ｍのＦＥＴの相互コンダクタンスｇｍのＩｎ組成ｚ依存
性を比べた結果である。従来技術（転位抑制層が無い場
合）では、Ｉｎ組成ｚ＝０．２でｇｍは最大になりｚ＞
０．２では低下するが、本発明によれば、Ｉｎ組成がさ
らに大きくなってもｇｍが向上し、Ｉｎ組成ｚ＝０．４
で最大となった。つまり本発明によるＦＥＴと従来技術
によるＦＥＴとを比較すればｇｍの最大値を与えるＩｎ
組成ｚの値が大きくなり、しかもｇｍの最大値を比較す
ると２０％以上の向上が見られている。したがって、本
発明によればＦＥＴの高周波特性および高出力特性向上
に大きな効果があり、しかもＦＥＴのｇｍは長時間安定
であり長寿命化にも効果がある。
【図１】本発明の一実施例に係るＨＥＭＴの断面構造。
【図２】ＩｎＧａＡｓの臨界膜厚とＩｎ組成ｚとの関
係。
係。
【図３】ＦＥＴ特性（ｇｍ）のＩｎ組成依存性。
【図４】従来のＨＥＭＴの断面構造。
１ 半絶縁性ＧａＡｓ基板 ２ ＧａＡｓバッファ層 ３ Ｉｎ0.48Ｇａ0.52Ｐ転位抑制層 ４ Ｉｎz Ｇ1-z Ａｓチャネル層 ５ Ａｌ0.15Ｇａ0.85Ａｓスペーサ層 ６ ｎ−Ａｌ0.15Ｇ0.85Ａｓ電子供給層 ７ ｎ−ＧａＡｓオーミックコンタクト層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極 ２２ ＧａＡｓあるいはＡｌＧａＡｓバッファ層 ７８ ソースオーミックコンタクト層 ７９ ドレインオーミックコンタクト層
Claims (2)
- 【請求項１】 半絶縁性ＧａＡｓ基板と、 該基板上にバッファ層を介して形成された、燐を構成元
素として含むIII −Ｖ族化合物半導体からなる転位抑制
層と、 該転位抑制層に接触してその上部に形成された、ＩｎＧ
ａＡｓからなるチャネル層と、 該チャネル層の上部に形成された該チャネル層より電子
親和力が小さな半導体からなる電子供給層と、 該電子供給層の上部に形成されたソース電極、ドレイン
電極、ゲート電極とを少なくとも具備することを特徴と
する電界効果トランジスタ。 - 【請求項２】 前記転位抑制層は、Ｉｎy （Ｇａx Ａｌ
1-x ）1-y Ｐ（０≦ｘ≦１；０．４≦ｙ≦０．６）ある
いは、Ｉｎx Ｇａ1-x Ａｓ1-y Ｐy （０．４ｙ≦ｘ≦
０．６ｙ；０．１≦ｙ≦１）のいずれかであることを特
徴とする請求項１記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20875394A JPH0878665A (ja) | 1994-09-01 | 1994-09-01 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20875394A JPH0878665A (ja) | 1994-09-01 | 1994-09-01 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878665A true JPH0878665A (ja) | 1996-03-22 |
Family
ID=16561514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20875394A Pending JPH0878665A (ja) | 1994-09-01 | 1994-09-01 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878665A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026541A (ja) * | 2003-07-04 | 2005-01-27 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板 |
| JP2005333095A (ja) * | 2003-06-13 | 2005-12-02 | Sumitomo Chemical Co Ltd | 化合物半導体、その製造方法及び化合物半導体素子 |
| JP2009147098A (ja) * | 2007-12-14 | 2009-07-02 | Shimane Univ | 半導体多結晶薄膜及び半導体装置 |
-
1994
- 1994-09-01 JP JP20875394A patent/JPH0878665A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333095A (ja) * | 2003-06-13 | 2005-12-02 | Sumitomo Chemical Co Ltd | 化合物半導体、その製造方法及び化合物半導体素子 |
| JP2005026541A (ja) * | 2003-07-04 | 2005-01-27 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板 |
| JP2009147098A (ja) * | 2007-12-14 | 2009-07-02 | Shimane Univ | 半導体多結晶薄膜及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP3645233B2 (ja) | 半導体素子 | |
| JP3716906B2 (ja) | 電界効果トランジスタ | |
| JP3398044B2 (ja) | 電界効果トランジスタ | |
| EP0381396A1 (en) | Compound semiconductor devices | |
| JPH06333937A (ja) | バイポーラトランジスタ | |
| JP3439111B2 (ja) | 高移動度トランジスタ | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JP2539268B2 (ja) | 半導体装置 | |
| EP1583154B1 (en) | P-type nitride semiconductor structure and bipolar transistor | |
| JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
| JPH0878665A (ja) | 電界効果トランジスタ | |
| US5661318A (en) | Junction type field-effect transistor | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP3615068B2 (ja) | ヘテロ接合型窒化物半導体装置 | |
| JP3180734B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2005142250A (ja) | 高電子移動度トランジスタ | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3122471B2 (ja) | 電界効果トランジスタ |