JP2005333095A - 化合物半導体、その製造方法及び化合物半導体素子 - Google Patents
化合物半導体、その製造方法及び化合物半導体素子 Download PDFInfo
- Publication number
- JP2005333095A JP2005333095A JP2004166703A JP2004166703A JP2005333095A JP 2005333095 A JP2005333095 A JP 2005333095A JP 2004166703 A JP2004166703 A JP 2004166703A JP 2004166703 A JP2004166703 A JP 2004166703A JP 2005333095 A JP2005333095 A JP 2005333095A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- buffer layer
- inp
- layer
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】 半絶縁性GaAs基板1上にInGaPバッファ層3を膜厚が5nm以上500nm以下に形成し、その上にInAlAs層4及びInGaAsチャネル層5を成層することによりヘテロ構造を形成する。InGaPバッファ層3の形成時にIn偏析現象が生じInGaPバッファ層3の上層部付近はIn過多の状態となる。この結果、InGaPバッファ層3の表面の組成はInPの組成に極めて近くなり、表面状態の悪化につながるようなミスフィット転位の発生が抑えられる。また、その上に形成されるInAlAs層4及びInGaAsチャネル層5の表面状態を良好とすることができる。
【選択図】 図1
Description
W.E.Hoke et al.,J.Vac.Sci.Technol.B,19(2001)1505 S.Goze et al.,J.Cryst.Growth 201/202(2001)155
成長温度(℃) 表面状態 Haze値(ppm)
400〜580 鏡面 数百〜1000
580〜600 鏡面 1000〜2000
600〜700 白濁 数千〜数万
InGaP層の厚さ(nm) 表面状態 Haze値(ppm)
15〜100 鏡面 数百〜1300
100〜300 鏡面 数百〜1100
成長温度(℃) 表面状態 Haze値(ppm)
400以上 450以下の場合 鏡面 数百〜1000
450より高く500以下の場合 鏡面 数百〜2000
500より高く550以下の場合 鏡面 1000〜2000
550より高く600以下の場合 白濁 数千〜10000
成長温度が550℃を上回ると表面がよりよい鏡面にはならない傾向が見られた。550℃以下では表面は良好な鏡面でHaze値が2000ppm以下となった。400℃を下回ると、PH3 の分解が不十分となり、InP層の成長速度が著しく遅くなる。したがってInP層の成長温度は400℃以上550℃以下が好ましく、より好ましくは400℃以上500℃以下である。
以下、実施例により本発明をさらに具体的に説明するが、本発明はこれらにより限定されるものではない。本実施例では高電子移動度トランジスタ(HEMT)を例に挙げたが、ヘテロバイポーラトランジスタ(HBT)やp−i−nフォトダイオードにも同様に適用できる。また、本実施例では成長法として有機金属化学気相成長法(Metalorganic chemical vapor deposition :MOCVD)を用いたが、分子線エピタキシー(Molecular beam epitaxy:MBE)等を用いることもできる。また本実例ではInGaPバッファ層を例に挙げたが、InGaAsPバッファ層も同様に用いることができる。
2 GaAsバッファ層
3 InGaPバッファ層
4 バリア層(InP)
4A InPバッファ層
5 チャネル層(InGaAs)
6 スペーサ層(InAlAs)
7 電子供給層(SiドープInAlAs)
8 ショットキ層(InAlAs)
9 コンタクト層(SiドープInGaAs)
10、20 化合物半導体(エピタキシャル基板)
Claims (17)
- GaAs基板上に、GaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶又はInP結晶が成層されて成る化合物半導体において、前記GaAs基板上にInGaPバッファ層又はInGaAsPバッファ層を介して前記結晶が形成され、該バッファ層の膜厚が5nm以上500nm以下であることを特徴とする化合物半導体。
- GaAs基板上に、GaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶又はInP結晶が形成されて成る化合物半導体において、前記GaAs基板上にInGaPバッファ層又はInGaAsPバッファ層と、さらに前記InGaPバッファ層又はInGaAsPバッファ層の上にInPバッファ層が形成され、該2つのバッファ層を介して前記結晶が形成され、該2つのバッファ層の合計の膜厚が5nm以上500nm以下であることを特徴とする化合物半導体。
- 2つのバッファ層の合計の膜厚が25nm以上500nm以下の範囲である請求項2記載の化合物半導体。
- InPバッファ層の膜厚が20nm以上200nm以下の範囲である請求項2又は3記載の化合物半導体。
- GaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶が、InGaAs又はInAlAs結晶である請求項1、2、3又は4記載の化合物半導体。
- InGaPバッファ層又はInGaAsPバッファ層の少なくとも上層5nmのIn組成がGaAsと格子整合する組成より高い請求項1、2、3、4又は5記載の化合物半導体。
- 請求項1、2、3、4、5又は6記載の化合物半導体から成る化合物半導体素子。
- GaAs基板上に、GaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶又はInP結晶を成長させる化合物半導体の製造方法において、GaAs基板上にInGaPバッファ層又はInGaAsPバッファ層を成長させ、該InGaPバッファ層又はInGaAsPバッファ層上にGaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶又はInP結晶を成長させることを特徴とする化合物半導体の製造方法。
- 前記InGaPバッファ層又はInGaAsPバッファ層の成長を400℃以上600℃以下の温度で5nm以上500nm以下に成長させて行い、GaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶又はInP結晶の成長を400℃以上700℃以下の温度で行う請求項8記載の化合物半導体の製造方法。
- 前記InGaPバッファ層又はInGaAsPバッファ層上にInPバッファ層を成長させ、該InPバッファ層を所定のアニール温度まで昇温してアニールし、InP結晶又はGaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶を成長させるための所定の結晶成長温度まで降温した後に、前記InP結晶又は化合物半導体結晶を成長させる請求項8記載の化合物半導体の製造方法。
- 前記InGaPバッファ層又はInGaAsPバッファ層の成長を400℃以上600℃以下の温度で5nm以上300nm以下の膜厚となるように行う請求項10記載の化合物半導体の製造方法。
- 前記InPバッファ層の膜厚が20nm以上200nm以下であることを特徴とする請求項10又は11記載の化合物半導体の製造方法。
- 前記InPバッファ層の成長温度が400℃以上550℃以下であることを特徴とする請求項10、11又は12記載の化合物半導体の製造方法。
- 前記InPバッファ層を所定のアニール温度まで昇温してアニールした後、前記InP結晶又はGaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶を成長させる前に、所定のアニール温度から所定の結晶成長温度まで降温し、再び所定のアニール温度まで昇温する操作を1回以上5回以下加えた後に、所定の結晶成長温度まで降温する請求項10、11、12又は13記載の化合物半導体の製造方法。
- 前記所定のアニール温度が650℃以上730℃以下である請求項10、11、12、13又は14記載の化合物半導体の製造方法。
- 前記所定の結晶成長温度が400℃以上700℃以下である請求項10、11、12、13又は第14記載の化合物半導体の製造方法。
- GaAsの格子定数よりもInPの格子定数に近い化合物半導体結晶が、InGaAs又はInAlAs結晶である請求項8、9、10、11、12、13、14、15又は16記載の化合物半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166703A JP4907065B2 (ja) | 2003-06-13 | 2004-06-04 | 化合物半導体、その製造方法及び化合物半導体素子 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003169408 | 2003-06-13 | ||
JP2003169408 | 2003-06-13 | ||
JP2004127685 | 2004-04-23 | ||
JP2004127685 | 2004-04-23 | ||
JP2004166703A JP4907065B2 (ja) | 2003-06-13 | 2004-06-04 | 化合物半導体、その製造方法及び化合物半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005333095A true JP2005333095A (ja) | 2005-12-02 |
JP4907065B2 JP4907065B2 (ja) | 2012-03-28 |
Family
ID=35487511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004166703A Expired - Fee Related JP4907065B2 (ja) | 2003-06-13 | 2004-06-04 | 化合物半導体、その製造方法及び化合物半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4907065B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114134565A (zh) * | 2021-11-10 | 2022-03-04 | 江苏华兴激光科技有限公司 | 一种基于GaAs衬底制备InP薄膜的方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878665A (ja) * | 1994-09-01 | 1996-03-22 | Toshiba Corp | 電界効果トランジスタ |
JPH0964062A (ja) * | 1995-08-21 | 1997-03-07 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
JPH10256154A (ja) * | 1997-03-06 | 1998-09-25 | Mitsubishi Electric Corp | 半導体ヘテロ構造およびその製造方法並びに半導体装置 |
JP2000049331A (ja) * | 1998-07-29 | 2000-02-18 | Kyocera Corp | 電界効果トランジスタ |
JP2000260978A (ja) * | 1999-03-04 | 2000-09-22 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
JP2001135813A (ja) * | 1999-11-08 | 2001-05-18 | Hitachi Cable Ltd | 電界効果トランジスタ用ウエハ |
JP2002343802A (ja) * | 2001-05-16 | 2002-11-29 | Hitachi Ltd | 半導体装置およびそれを搭載した電子装置 |
-
2004
- 2004-06-04 JP JP2004166703A patent/JP4907065B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878665A (ja) * | 1994-09-01 | 1996-03-22 | Toshiba Corp | 電界効果トランジスタ |
JPH0964062A (ja) * | 1995-08-21 | 1997-03-07 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
JPH10256154A (ja) * | 1997-03-06 | 1998-09-25 | Mitsubishi Electric Corp | 半導体ヘテロ構造およびその製造方法並びに半導体装置 |
JP2000049331A (ja) * | 1998-07-29 | 2000-02-18 | Kyocera Corp | 電界効果トランジスタ |
JP2000260978A (ja) * | 1999-03-04 | 2000-09-22 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
JP2001135813A (ja) * | 1999-11-08 | 2001-05-18 | Hitachi Cable Ltd | 電界効果トランジスタ用ウエハ |
JP2002343802A (ja) * | 2001-05-16 | 2002-11-29 | Hitachi Ltd | 半導体装置およびそれを搭載した電子装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114134565A (zh) * | 2021-11-10 | 2022-03-04 | 江苏华兴激光科技有限公司 | 一种基于GaAs衬底制备InP薄膜的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4907065B2 (ja) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5117588B2 (ja) | 窒化物半導体結晶層の製造方法 | |
JP5627649B2 (ja) | 窒化物半導体結晶層の製造方法 | |
US8809908B2 (en) | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device | |
JP5543710B2 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
JP2009507362A (ja) | ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法 | |
US8872231B2 (en) | Semiconductor wafer, method of producing semiconductor wafer, and electronic device | |
US10991577B2 (en) | Method for forming a semiconductor structure for a gallium nitride channel device | |
KR20100092932A (ko) | 반도체 기판 및 반도체 기판의 제조 방법 | |
KR20100096084A (ko) | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 | |
JP4912558B2 (ja) | 半導体構造体 | |
US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
JP2010225870A (ja) | 半導体素子 | |
JP2013239474A (ja) | エピタキシャル基板、半導体装置及び半導体装置の製造方法 | |
US20090045437A1 (en) | Method and apparatus for forming a semi-insulating transition interface | |
JP4717319B2 (ja) | 化合物半導体エピタキシャル基板 | |
CN102222690A (zh) | 氮化物系半导体晶片以及氮化物系半导体装置 | |
JPH10256154A (ja) | 半導体ヘテロ構造およびその製造方法並びに半導体装置 | |
TWI360186B (ja) | ||
JP2013021024A (ja) | トランジスタ素子 | |
JP4907065B2 (ja) | 化合物半導体、その製造方法及び化合物半導体素子 | |
JP2001102312A (ja) | 化合物半導体基板 | |
JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
JP2000068497A (ja) | GaN系化合物半導体装置 | |
JPWO2009035079A1 (ja) | 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス | |
JP7120334B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4907065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |