JP5428023B2

JP5428023B2 - 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス

Info

Publication number: JP5428023B2
Application number: JP2009532239A
Authority: JP
Inventors: 佳彦柴田; 真敏宮原; 孝司池田; 仁久國見
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2007-09-12
Filing date: 2008-09-12
Publication date: 2014-02-26
Anticipated expiration: 2028-09-12
Also published as: US20100200956A1; CN101802979A; US8552533B2; EP2190006A4; JPWO2009035079A1; KR20100034058A; EP3029716A1; KR101088985B1; EP2190006A1; CN101802979B; WO2009035079A1

Description

本発明は、ＨＥＭＴ，ＨＢＴなどの電子デバイスや光デバイス，磁気センサなどに応用できるＳｉ基板上に形成した化合物半導体層の結晶転位（欠陥）の低減と、それに伴う高品質化を可能とする積層構造を有した化合物半導体基板及びその製造方法並びに化合物半導体基板を用いた半導体デバイスに関するものである。

近年、化合物半導体の薄膜結晶成長技術に関して、化合物半導体基板を利用したＨＥＭＴ（ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ；高電子移動度トランジスタ），ＨＢＴ（ＨｅｔｅｒｏｊｕｎｃｔｉｏｎＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ；ヘテロ接合バイポーラトランジスタ）などの電子デバイス，光デバイス，太陽電池や２次元電子ガスを利用した超高速デバイス，磁気センサなどの半導体デバイスは、様々な特徴をもちながらその発展は著しい。

しかしながら、化合物半導体基板は、大型結晶を成長させることが困難である。さらに、化合物半導体基板は、脆く破損しやすいため、製造プロセス中の取り扱いに注意が必要である。また、化合物半導体は高価であることで、大口径の化合物半導体基板へ移行が必要であるが、重くて脆いことで、歩留まりが懸念される。

そこで、安価で結晶性もよく、軽量で大口径化に適しているＩＶ族半導体基板上に、化合物半導体を形成する技術が脚光を浴びている。特に、生産技術が確立しているＳｉ基板上に、化合物半導体であるＧａＡｓの薄膜結晶成長技術に関する研究が盛んに行われるようになった。さらに、デバイス化する場合は、化合物半導体基板全体の特性分布が小さい必要がある。

しかしながら、Ｓｉと化合物半導体結晶の格子定数や熱膨張係数の相違からは、互いにミスフィットが生じてしまうため、Ｓｉ基板上にエピタキシャル成長させようとすると様々な問題が生じる。例えば、ＳｉとＧａＡｓの格子定数には４％の差が存在し、熱膨張係数は２倍もの差がある。このような状態では、Ｓｉ基板上にエピタキシャル成長させることは簡単ではない。

さらに、Ｓｉ基板の表面処理について、Ｓｉ基板上の酸化物であるＳｉＯ_２を、化合物半導体をエピタキシャル成長させる前に除去することが重要である。

この酸化物を除去する第１の方法として、Ｓｉ基板を高真空下で高温にすることで酸化物を除去することができる。しかし、この第１の方法は、工業的には、ＴＡＴが落ちることから量産性に欠ける。

また、この酸化物を除去する第２の方法として、Ｓｉ基板を化学的に処理することで酸化物を除去する方法がある。この第２の方法は、成膜装置に投入する前に、Ｓｉ基板をフッ酸処理することによって、酸化物が除去される。さらに、Ｓｉ基板の表面を水素終端処理した状態で保護し、処理後の酸化を防いでいる。また、この第２の方法は、終端処理している水素の離脱をコントロールする初期成長が必要になる。

水素終端処理したＳｉ基板上にＩＩＩ−Ｖ族化合物半導体を成長させる産業的な従来技術として、例えば、ＩｎＳｂに関しては特許文献１には、２段階成長におけるＳｉ基板上への初期成長に、アルミニウム，ガリウム，インジウムの少なくとも１つからなる下地層を設け、２段階成長を行うヘテロエピタキシャル膜の製造方法が開示されている。しかしながら、ＧａＡｓ膜に関しては、同様な方法では、良質な膜がえられない。

特に、格子定数や熱膨張係数の異なった化合物半導体をＳｉ基板上に成長させる場合、２段階あるいは３段階成長工程を適用しても、Ｓｉと化合物半導体層の界面には、多くの転位や積層欠陥が発生する。このような界面に内在する転位（欠陥）によって、電子デバイスの活性層となる化合物半導体の電気特性は、品質が低下し、本来の化合物半導体で期待される電気特性を得ることができない。また、光デバイスなど、基板面に対して垂直方向に電流が流れる場合でも、界面の転位（欠陥）が、発光効率低下に影響を与える。

一方、Ｓｉ上にヘテロエピタキシャル成長させた化合物半導体基板を利用して電子デバイスを形成する場合、ヘテロエピタキシャル成長過程における初期段階で発生した界面にある転位（欠陥）が、化合物半導体基板の表面に現れる転位（欠陥）の原因の一つとして考えられるために、上述した電子デバイスの特性に悪影響を与える。

例えば、ホール素子の場合、特許文献２には、ＧａＡｓ基板の転位（欠陥）が無磁場下での出力電圧である不平衡（オフセット）電圧の悪化につながる事を説明し、ＧａＡｓ基板上にＧａＡｓをエピタキシャル成長することによって転位を改善し、不平衡（オフセット）電圧を低減させることが開示されている。

また、特許文献３には、転位（欠陥）の低い基板を使うことにより、発光効率が高くかつ劣化が生じにくい発光素子が開示されている。

結晶転位（欠陥）に関して、結晶転位（欠陥）を改善させた成長方法として、ラテラル成長が、非特許文献１に開示されている。このラテラル成長は、局所的な結晶転位（欠陥）の改善であり、使用基板全面で結晶性の高い基板を実現することが困難である。また、基板の前処理が煩雑な欠点がある。化合物半導体基板を利用して、電子デバイス，光デバイス，磁気センサなどを量産する場合、使用基板全面で結晶転位（欠陥）を改善し、収率を確保する必要がある。

しかしながら、上述した特許文献１では、Ｓｉ基板と化合物半導体層の界面における転位（欠陥）を初期成長により低減することが十分にできていない。化合物半導体層の膜厚を４．０μｍ積層させることにより、見かけ上、界面で発生している欠陥が影響する電気特性は向上しているが、４．０μｍものエピタキシャル層を必要としていることから、化合物半導体層における転位（欠陥）は、改善していない。また、結晶成長温度がより高いＧａＡｓ膜では、ホール素子などのデバイス応用できる品質のものは工業的には得られていない。Ｓｉ基板上に化合物半導体をヘテロエピタキシャル成長させる場合、ヘテロエピタキシャル成長過程における初期段階が最も重要である。

本発明は、このような状況に鑑みてなされたもので、その目的とするところは、Ｓｉ基板上の化合物半導体層において、Ｓｉ基板と化合物半導体層との任意のあらゆる位置における界面の転位（欠陥）密度を低減させ、１０ｃｍ２以上の大きな表面積を有する化合物半導体基板及びその製造方法を提供することにある。

また、ＨＥＭＴ，ＨＢＴなどの電子デバイス，光デバイス，太陽電池や２次元電子ガスを利用した超高速デバイス，磁気センサに最適な化合物半導体基板を用いた半導体デバイスを提供することにある。

特開平７−２４９５７７号公報特開平１−９５５７７号公報特開平７−１９３３３１号公報Ｄ．Ｐｒｉｂａｔｅｔａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３０，Ｌ４３１（１９９１）

本発明は、このような目的を達成するためになされたもので、Ｓｉ基板上にＡｓを含む化合物半導体層を設けた化合物半導体基板において、前記Ｓｉ基板と前記化合物半導体層の界面に、前記化合物半導体層よりもＡｓの濃度が高い物質が、島状に存在することを特徴とする。

また、前記島状物質は、前記Ｓｉ基板、または、前記化合物半導体層の構成元素の一部から成ることを特徴とする。

また、前記島状物質が、前記Ｓｉ基板に対して、エピタキシャル成長していないことを特徴とする。

また、前記島状物質が、前記Ｓｉ基板及び前記化合物半導体層と結晶配列が異なることを特徴とする。

また、前記Ｓｉ基板と前記化合物半導体層との界面から、１０ｎｍの位置での前記化合物半導体層の結晶転位（欠陥）が、５．０×１０^８／ｃｍ^２以上、２．５×１０^１０／ｃｍ^２以下であることを特徴とする。

また、前記化合物半導体層の膜厚が、０．１μｍ以上、２．０μｍ以下であることを特徴とする。

また、前記Ｓｉ基板の成膜面の表面積が１０ｃｍ^２以上であることを特徴とする。

また、前記化合物半導体層が、シングルドメイン構造であることを特徴とする。

また、前記化合物半導体層が、Ｉｎ_ｘＡｌ_ｙＧａ_ＺＡｓ（ｘ＋ｙ＋ｚ＝１）であることを特徴とする。

また、前記Ｓｉ基板が、Ｓｉ薄膜基板であることを特徴とする。

また、Ｓｉ基板上に、Ａｓを含む化合物半導体層を形成する化合物半導体基板の製造方法において、水素終端処理したＳｉ基板上に、化合物半導体をエピタキシャル成長させる前に、水素が離脱する基板温度より低い温度で、Ａｓを先行照射して前記Ｓｉ基板と化合物半導体層の界面となる表面を形成し、Ａｓの先行照射を止めてから数秒後に、前記化合物半導体層を構成する各々の原子を照射して前記化合物半導体層を積層することによって、前記Ｓｉ基板上に前記化合物半導体層を形成することを特徴とする。

また、前記Ｓｉ基板の成膜面の表面積が、１０ｃｍ^２以上であることを特徴とする。

また、上述したいずれかの化合物半導体基板を用いたことを特徴とする半導体デバイスである。

また、前記半導体デバイスが、電子デバイス，光デバイス，磁気センサ，太陽電池，２次元電子ガスを利用した超高速デバイスのいずれかであることを特徴とする。

このように、本発明は、水素終端処理したＳｉ基板上に、化合物半導体層をエピタキシャル成長させる直前に、終端処理している水素の離脱と化合物半導体ソースがＳｉ基板に到達するタイミングを制御する必要がある。ここでは、水素が離脱する基板温度より低い温度で、ガス状である化合物半導体Ａｓを先行照射させ、基板表面に一様に分布するように準備し、水素が脱離する前に、III属元素の供給を開始することにより、順次、化合物半導体を積層させることによって、Ｓｉ基板と化合物半導体層との界面の結晶性が、基板全面で改善されることを見出した。

上述の方法で、得られたＳｉ基板上のＧａＡｓ膜を高分解能超高圧透過電子線回折で、解析した結果、ＧａＡｓ膜とＳｉ基板の界面に、Ｓｉ基板とも、ＧａＡｓ膜とも周期性の異なる物質が、島状に観察された。その物質は、Ｓｉ基板にエピタキシャル成長していないことが確認できた。この物質を電子エネルギー損失スペクトル（ＥＥＬＳ：ＥＬＥＣＴＲＯＮＥＮＥＲＧＹＬＯＳＳＳＰＥＣＴＲＵＭ）ＥＥＬＳ法で解析すると、ＧａＡｓ膜中よりも、高濃度のＡｓを含有することが確認できた。島状物質が無い部分は、Ｓｉ基板とＧａＡｓの界面は、極めて良好な周期性である事が確認できた。また、界面より、１０ｎｍの位置でのＧａＡｓ膜の転位密度は、小さく良好である事が確認できた。

本願発明で、極めて良質なＧａＡｓ結晶が得られた理由は、上述の島状Ａｓ含有物質が、ひずみを吸収し、かつ、島状物質が無い箇所では、Ｓｉにターミネートされていた水素とＧａが綺麗に置換し、Ｓｉ基板のエピ情報をＧａＡｓに継承することができたためだと思われる。

本願発明の方法を用いれば、Ｓｉ基板のサイズは、エピタキシャル成長装置に設置できる上限サイズで決まり、特に上限はない。先行照射されたＡｓはガス状のＡｓであり、エピタキシャル成長装置内全体に充満し、Ｓｉ基板サイズに無関係に、Ｓｉ基板へ到達するタイミングを制御することができるためである。

本発明によれば、Ｓｉ基板と化合物半導体層との界面の転位（欠陥）密度を低減させることができることと、化合物半導体層上に形成した電子デバイスや光デバイスなどの高品質化を可能とするという効果を奏する。また、ＨＥＭＴ，ＨＢＴなどの電子デバイスや光デバイス，磁気センサなどに、化合物半導体基板を利用し、界面の転位（欠陥）密度の低減に伴う高品質化を可能とする。

図１は本発明の実施例１に係るＳｉ上の化合物半導体層を含む化合物半導体基板の断面模式図である。図２は実施例１の化合物半導体基板を用いて作成されたホール素子の断面模式図である。図３は本発明に係る実施例１の化合物半導体基板の製造方法を説明するためのフローチャートを示す図である。である。図４は本発明に係る実施例２のホール素子の製造方法を説明するためのフローチャートを示す図である。図５は界面に存在する島状のＡｓ濃度が高い物質の断面図である。図６は図５の拡大図である。

以下、図面を参照して本発明の実施例について説明する。

［実施例１］
図１は、本発明の実施例１に係るＳｉ基板上の化合物半導体層を含む化合物半導体基板の断面模式図で、図中符号１０１は４インチのＳｉ単結晶からなるＳｉ基板、１０２はＡｓを含む化合物半導体層を示している。

シングルドメイン構造を判別する場合、Ｘ線回折実験で観測される回折線の結晶軸方向に対する本数で決まる。（１１１）面と平行にカットされているＳｉ単結晶上の成長のときは、ドメイン構造を判定する結晶面は（２２０）面であり、ヘテロエピタキシャル成長した化合物半導体層１０２は、３回対称となるため、シングルドメインの場合は、全結晶方向に対して３本の回折線が観測される。マルチドメイン構造の場合、その回折線が、３本よりも多く観測される。

Ｓｉ基板１０１上に化合物半導体層１０２を形成する場合、その界面を制御する初期成長が重要である。本発明において、水素終端処理したＳｉ基板１０１から離脱する水素のタイミングと、Ｓｉ基板１０１に照射する材料と照射するタイミングによって様々な界面形態を示している。

Ｓｉ単結晶１０１と化合物半導体１０２との界面について、水素が離脱する前に、ＡｓのみをＳｉ基板１０１に照射させ、その後に、化合物半導体のヘテロエピタキシャル成長を開始することによって、Ａｓを含む化合物半導体層１０２のＡｓ濃度よりも高濃度のＡｓ濃度を有する物質を、Ｓｉ基板１０１とＡｓを含む化合物半導体層１０２の界面に設ける事が可能となる。

この界面に存在する物質のＡｓ濃度が化合物半導体層１０２のＡｓ濃度よりも高く、かつ界面に離散的に島状に存在していていることは、本試料を収束イオンビーム（ＦＩＢ：ＦＯＣＵＳＥＤＩＯＮＢＥＡＭ）などの微細加工装置を用いて１０ｎｍ以下の薄さに薄片化し、これを１０００ｋｅＶ程度の加速エネルギーを有する超高圧電子顕微鏡により、その電子エネルギー損失スペクトル（ＥＥＬＳ：ＥＬＥＣＴＲＯＮＥＮＥＲＧＹＬＯＳＳＳＰＥＣＴＲＵＭ）を２次元観測することにより確認することができる。

また、この界面に存在するＡｓ濃度の高い物質の結晶配列が、Ｓｉ基板とも化合物半導体層とも異なり、Ｓｉ基板に対して、エピタキシャル成長していない事実は、１０００ｋｅＶ程度の加速エネルギーを有する超高圧電子顕微鏡で観察することができる。

図５は、界面に存在する島状のＡｓ濃度が高い物質の断面図で、一例として本願発明で形成したＳｉ上のＧａＡｓ膜の超高圧電子顕微鏡を示す。また、図６は、図５の拡大図である。加速電圧１２５０ｋｅＶで観察した結果である。ＥＥＬＳで確認した界面に存在するＡｓ濃度の高い島状物質の結晶配列が、Ｓｉ基板とも化合物半導体層とも異なり、Ｓｉ基板に対して、エピタキシャル成長していないことが確認できる。また、Ａｓ濃度の高い島状物質は、厚さ方向で２ｎｍ以下程度、界面横方向で、６ｎｍ程度のものと１６ｎｍ程度のものが確認できる。

この構造を採用することにより、Ｓｉ基板１０１と化合物半導体層１０２との界面にある転位（欠陥）が改善することを確認し、本発明をなすに至った。

このように、本発明の化合物半導体基板は、Ｓｉ基板１０１上にＡｓを含む化合物半導体を設けた化合物半導体基板であって、Ｓｉ基板１０１と化合物半導体層１０２の界面に、化合物半導体層１０２よりもＡｓの濃度が高い物質が、島状に存在する。

また、島状物質は、Ｓｉ基板１０１、または、化合物半導体層１０２の構成元素の一部から成っている。また、島状物質が、Ｓｉ基板１０１に対して、エピタキシャル成長していない。

また、島状物質が、Ｓｉ基板１０１及び化合物半導体層１０２と結晶配列が異なる。また、Ｓｉ基板１０１と化合物半導体層１０２との界面から、１０ｎｍの位置での化合物半導体層１０２の結晶転位（欠陥）が、５．０×１０^８／ｃｍ^２以上、２．５×１０^１０／ｃｍ^２以下である。

また、化合物半導体層の１０２膜厚が、０．１μｍ以上、２．０μｍ以下である。また、Ｓｉ基板１０１の成膜面の表面積が、１０ｃｍ^２以上である。また、化合物半導体層１０２が、シングルドメイン構造である。また、化合物半導体層１０２が、Ｉｎ_ｘＡｌ_ｙＧａ_ＺＡｓ（ｘ＋ｙ＋ｚ＝１）である。また、Ｓｉ基板１０１が、Ｓｉ薄膜基板であってもよい。

図３は、本発明に係る実施例１の化合物半導体基板の製造方法を説明するためのフローチャートを示す図である。ここでは、４インチＳｉ基板１０１に、ＧａＡｓ化合物半導体層１０２を成膜する実施例について説明する。

まず、Ｓｉ基板１０１に、有機洗浄、酸洗浄及びアルカリ洗浄を順次実施し、このＳｉ基板１０１の表面の有機物や金属等の汚染物質を除去し、平坦な酸化膜（図示せず）を形成した（ステップＳ３１）。次に、濃度１．０ｗｔ％のフッ化水素水溶液を用いて、表面の酸化膜を除去し、水素終端処理を行った（ステップＳ３２）。なお、水素終端処理は、他の方法でも良く、例えば、バッファードフッ酸水溶液処理や水素アニール、Ｈ原子照射などでもよい。

次に、水素終端処理を行った直後のＳｉ基板１０１を、真空度が１０^−６Ｔｏｒｒ（１．３３３×１０^−４Ｐａ［パスカル］）以下の真空装置内に納めた後に、Ｓｉ基板１０１の基板温度を昇温させる（ステップＳ３３）。このまま基板温度を上昇させていくと、終端処理された水素が離脱する。水素が離脱する前に、化合物半導体であるＡｓを先行照射し（ステップＳ３４）、Ｓｉ基板１０１と化合物半導体層１０２との界面を準備した後、数秒後にＧａとＡｓを照射し（ステップＳ３５）、化合物半導体層１０２を形成した（ステップＳ３６）。この工程で、Ｇａが基板に到着した時に初めて、大量の水素が、Ｓｉ基板から脱離する。この様子は、四重極質量分析器で検出可能である。また、一般に、ＭＢＥには高速電子線反射回折（ＲＨＥＥＤ）という、ＩｎＳｉｔｕの解析を行なう事が可能である。しかしながら、ＲＨＥＥＤ測定を行なうと電子線のエネルギーにより、Ｓｉ上の水素が脱離してしまうため、本願発明を実施する際には、初期成長時はＲＨＥＥＤを用い無いことが好ましい。

この化合物半導体層１０２は０．５μｍである。Ｘ線回折実験でドメイン構造を判別したところ、シングルドメインであることが確認された。本試料を約１０ｎｍの薄さに薄片化し、これを１２５０ｋｅＶの加速エネルギーを有する超高圧電子顕微鏡により、その電子エネルギー損失スペクトル（ＥＥＬＳ：ＥＬＥＣＴＲＯＮＥＮＥＲＧＹＬＯＳＳＳＰＥＣＴＲＵＭ）を２次元観測することにより、ＧａＡｓとＳｉ基板の界面に、ＧａＡｓ中のＡｓ濃度よりも高濃度のＡｓ濃度を有する物質が島状に存在することが確認できた。また、この界面に存在するＡｓ濃度の高い物質の結晶配列が、Ｓｉ基板とも化合物半導体層とも異なり、Ｓｉ基板に対して、エピタキシャル成長していない事が、超高圧電子顕微鏡での断面観察により確認できた。

化合物半導体層１０２の界面における転位（欠陥）は、イオンミリング装置を用いて、試料の薄片化を行った後、２００万倍の断面ＴＥＭ像の撮影を行い、化合物半導体（ＧａＡｓ）層１０２において、Ｓｉ基板１０１との界面から、１０ｎｍの位置を貫通する転位（欠陥）を測定し、化合物半導体層１０２の界面にある転位密度とした。異なる３点（Ａ，Ｂ，Ｃ）を測定した転位密度の結果を表１に示す。

［比較例１］
水素終端処理を行った直後のＳｉ基板を、真空度が１０^−６Ｔｏｒｒ（１．３３３×１０^−４Ｐａ［パスカル］）以下の真空装置内に納めた後に、Ｓｉ基板の基板温度を昇温する。このまま基板温度を上昇させていくと、終端処理された水素が離脱するが、水素が離脱する前に、ＡｓとＧａを同時に照射することで、Ｓｉ基板と化合物半導体層との界面を準備し、化合物半導体層を形成した。この化合物半導体層は０．５μｍである。ここで、Ｘ線回折実験でドメイン構造を判別したところ、シングルドメインであることが確認された。本試料を約１０ｎｍの薄さに薄片化し、これを１２５０ｋｅＶの加速エネルギーを有する超高圧電子顕微鏡により、その電子エネルギー損失スペクトル（ＥＥＬＳ：ＥＬＥＣＴＲＯＮＥＮＥＲＧＹＬＯＳＳＳＰＥＣＴＲＵＭ）を２次元観測した結果、ＧａＡｓとＳｉ基板の界面にＡｓ濃度が大きい物質が無いことが確認された。

実施例１と同様に、化合物半導体層１０２の界面における転位（欠陥）は、イオンミリング装置を用いて、試料の薄片化を行った後、２００万倍の断面ＴＥＭ像の撮影を行い、化合物半導体（ＧａＡｓ）層１０２において、Ｓｉ基板１０１との界面から、１０ｎｍの位置を貫通する転位（欠陥）を測定し、化合物半導体層１０２の界面にある転位密度とした。

実施例１と比較例１に関する４インチ化合物半導体基板の界面転位密度の異なる３点（Ａ，Ｂ，Ｃ）の測定結果を表１に示す。

実施例１のような、化合物半導体層の成長直前にガスソースであるＡｓのみを照射することによって、化合物半導体基板全体における界面転位密度を大幅に改善させることに成功した。また、ばらつきも、最大−最小を比較すると、２０倍近く改善されていることが確認できる。

［実施例２］
図２は、実施例１の化合物半導体基板を用いて作成されたホール素子の断面模式図で、図中符号２０１は化合物半導体基板、２０２はホール素子の受感部、２０３は窒化Ｓｉで形成された保護膜、２０４はＡｕ／Ｔｉの積層電極部を示している。

実施例１で準備した化合物半導体基板２０１上にホール素子の受感部２０２を設け、そのホール素子の受感部２０２の周囲で、かつ化合物半導体基板２０１上にＴｉ／Ａｕの積層電極部２０４を設け、化合物半導体基板２０１上で積層電極部２０４の側部に窒化Ｓｉで形成された保護膜２０３が設けられているとともに、ホール素子の受感部２０２上に窒化Ｓｉで形成された保護膜２０３が設けられている。なお、Ｓｉ基板の抵抗が小さい場合は、Ｓｉ基板２０１と積層電極２０４間に絶縁層を挟むことが好ましい。

上述した実施例１で準備した化合物半導体基板２０１上に、化合物半導体に関する半導体デバイスを形成した場合について、界面の転位（欠陥）がデバイス特性に影響を与えることを確認するために、化合物半導体デバイスの一例としてホール素子を形成し、その特性を比較した。

実施例１と比較例１で準備した化合物半導体基板上に、化合物半導体であるＩｎＳｂを積層させ、ホール素子を形成することを試みた。実施例１と比較例１で準備した化合物半導体基板２０１上に形成したＩｎＳｂの移動度を表２に示す。ファンデルポーは、１０ｍｍ□に切り出し測定を行ない、平均値と標準偏差を示している。比較例では移動度が、４００００以上の部分もあるが、ばらつきが大きく、平均すると２００００弱となり、σが５０％と大きい。それに比べて、本願発明の実施例では、基板上どの箇所においても、高い移動度が得られた。

図４は、本発明に係る実施例２のホール素子の製造方法を説明するためのフローチャートを示す図である。まず、図３に基づいて化合物半導体基板２０１を作製する（ステップＳ４１）。作製された化合物半導体基板２０１上に、ＩｎＳｂを積層し（ステップＳ４２）、メサエッチングして、ホール素子の受感部２０２を形成する（ステップＳ４３）。その後、窒化Ｓｉで形成された保護膜２０３をプラズマＣＶＤで成膜し（ステップＳ４４）、蒸着によりＡｕ／Ｔｉ積層電極部２０４を形成して（ステップ４５）、ホール素子を作製する（ステップＳ４６）。

実施例１と比較例１で、ホール素子の電気特性を比較した結果を表３に示した。ここでは、形成したすべてのホール素子について、無磁場下での出力電圧である不平衡（オフセット）電圧の平均値とその標準偏差を比較している。また、入力端子に１Ｖの電圧を印加させながら、無磁場下の出力端子で得られる電圧を不平衡（オフセット）電圧とした。

特許文献２で、不平衡（オフセット）電圧は、ホール素子の活性層となっている化合物半導体層の結晶性に大きく影響を与えられるものであり、転位（欠陥）の少ない化合物半導体に形成されたホール素子の不平衡電圧は小さくなる傾向があると報告されている。また、転位密度以外の不平衡電圧に影響を与える物性である、エッチング速度、結晶性などもウェハ面内で均一であるため、実施例での効果が得られたと考えられる。

実施例１と比較例１では、不平衡電圧の標準偏差で比較すると、ガスソースであるＡｓを先行照射した化合物半導体基板（実施例１）が、不平衡電圧の標準偏差が著しく小さい。

これは、Ｓｉ基板と化合物半導体基板との界面における転位（欠陥）が、少なく，かつ、ウェハ面内で，均一である事に起因していると考えられる。界面の転位（欠陥）密度の平均値・標準偏差を低減させた化合物半導体基板上に、化合物半導体に関するデバイスを形成すれば、転位（欠陥）に関する特性低下と量産ウェハ収率低下を抑制することができ、本願発明の著しい効果が証明された。

本発明の化合物半導体基板は、界面付近の転位（欠陥）密度を低減させたことによって、量産性の高い化合物半導体基板を提供し、さらに化合物半導体基板上にヘテロエピタキシャル成長を利用して形成する半導体電子デバイスの特性向上、光デバイスの発光効率の向上、磁気センサのＳ／Ｎの改善に利用できる。

Claims

Ｓｉ基板上にＡｓを含む化合物半導体層を設けた化合物半導体基板において、前記Ｓｉ基板と前記化合物半導体層の界面に、前記化合物半導体層よりもＡｓの濃度が高い物質が、島状に存在することを特徴とする化合物半導体基板。
前記島状物質は、前記Ｓｉ基板、または、前記化合物半導体層の構成元素の一部から成ることを特徴とする請求項１に記載の化合物半導体基板。
前記島状物質が、前記Ｓｉ基板に対して、エピタキシャル成長していないことを特徴とする請求項１又は２に記載の化合物半導体基板。
前記島状物質が、前記Ｓｉ基板及び前記化合物半導体層と結晶配列が異なることを特徴とする請求項１，２又は３に記載の化合物半導体基板。
前記Ｓｉ基板と前記化合物半導体層との界面から、１０ｎｍの位置での前記化合物半導体層の結晶転位（欠陥）が、５．０×１０^８／ｃｍ^２以上、２．５×１０^１０／ｃｍ^２以下であることを特徴とする請求項１乃至４のいずれかに記載の化合物半導体基板。
前記化合物半導体層の膜厚が、０．１μｍ以上、２．０μｍ以下であることを特徴とする請求項１乃至５のいずれかに記載の化合物半導体基板。
前記Ｓｉ基板の成膜面の表面積が１０ｃｍ^２以上であることを特徴とする請求項１乃至６のいずれかに記載の化合物半導体基板。
前記化合物半導体層が、シングルドメイン構造であることを特徴とする請求項１乃至７のいずれかに記載の化合物半導体基板。
前記化合物半導体層が、Ｉｎ_ｘＡｌ_ｙＧａ_ＺＡｓ（ｘ＋ｙ＋ｚ＝１）であることを特徴とする請求項１乃至８のいずれかに記載の化合物半導体基板。
前記Ｓｉ基板が、Ｓｉ薄膜基板であることを特徴とする請求項１乃至９のいずれかに記載の化合物半導体基板。
Ｓｉ基板上に、Ａｓを含む化合物半導体層を形成する化合物半導体基板の製造方法において、
水素終端処理したＳｉ基板上に、化合物半導体をエピタキシャル成長させる前に、水素が離脱する基板温度より低い温度で、Ａｓを先行照射して前記Ｓｉ基板と化合物半導体層の界面となる表面を形成し、Ａｓの先行照射を止めてから数秒後に、前記化合物半導体層を構成する各々の原子を照射して前記化合物半導体層を積層することによって、前記Ｓｉ基板上に前記化合物半導体層を形成することを特徴とする化合物半導体基板の製造方法。
前記Ｓｉ基板の成膜面の表面積が、１０ｃｍ^２以上であることを特徴とする請求項１１に記載の化合物半導体基板の製造方法。
前記化合物半導体層が、シングルドメイン構造であることを特徴とする請求項１１又は１２に記載の化合物半導体基板の製造方法。
前記化合物半導体層が、Ｉｎ_ｘＡｌ_ｙＧａ_ＺＡｓ（ｘ＋ｙ＋ｚ＝１）であることを特徴とする請求項１１乃至１３のいずれかに記載の化合物半導体基板の製造方法。
前記Ｓｉ基板が、Ｓｉ薄膜基板であることを特徴とする請求項１１乃至１４のいずれかに記載の化合物半導体基板の製造方法。
請求項１乃至１０のいずれかに記載の化合物半導体基板を用いたことを特徴とする半導体デバイス。
前記半導体デバイスが、電子デバイス，光デバイス，磁気センサ，太陽電池，２次元電子ガスを利用した超高速デバイスのいずれかであることを特徴とする請求項１６に記載の半導体デバイス。