JP5627649B2 - 窒化物半導体結晶層の製造方法 - Google Patents
窒化物半導体結晶層の製造方法 Download PDFInfo
- Publication number
- JP5627649B2 JP5627649B2 JP2012157673A JP2012157673A JP5627649B2 JP 5627649 B2 JP5627649 B2 JP 5627649B2 JP 2012157673 A JP2012157673 A JP 2012157673A JP 2012157673 A JP2012157673 A JP 2012157673A JP 5627649 B2 JP5627649 B2 JP 5627649B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal layer
- nitride semiconductor
- layer
- silicon
- semiconductor crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
例えば、実施形態の窒化物半導体結晶層の製造方法は、基体の上に積層された中間層の上に形成された結晶層の上に、窒化物半導体結晶層を積層する窒化物半導体結晶層の製造方法である。本製造方法は、前記結晶層の一部または全部が前記窒化物半導体結晶層に取り込まれることにより前記結晶層の厚さを薄くさせる。
(第1の実施形態)
図1は、第1の実施形態に係る窒化物半導体結晶層の製造方法を例示する模式断面図である。
図2は、第1の実施形態に係る窒化物半導体結晶層の製造方法を例示するフローチャート図である。
具体的には、極薄のシリコン結晶層40の厚さを50nm以下、さらに望ましくは20nm以下とする。
図3(a)、図3(b)、図4(a)及び図4(b)は、第1の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。
図6(a)、図6(b)、図7(a)、図7(b)及び図7(c)は、第2の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。
図8(a)〜図8(d)、図10(a)〜図10(c)は、第3の実施形態に係る窒化物半導体結晶層の製造方法を示す断面模式図である。図9(a)及び図9(b)は第3の実施形態に係る窒化物半導体結晶層の製造方法を示す模式図である。すなわち、図9(a)は平面模式図であり、図9(b)は、図9(a)のX−Y線断面図である。
より具体的には、(111)を表面結晶方位とするSi基板に、High−Doseと呼ばれる条件で酸素イオン注入を施し、さらに酸素を0.5%程度含む不活性ガス雰囲気下で、1350℃の高温でアニールする。これにより、イオン注入された酸素がSi原子と結合し、内部に酸化膜(埋め込み酸化膜)が形成される。その結果、Si基板内に厚さ450nm程度の酸化膜が形成された構造が完成する。
図11は、上記の窒化物半導体結晶層50aを形成した状態の結晶層の断面を電子顕微鏡で観察した結果を示している。
さらに引き続き、図4(b)に示すように、1120℃において、TMG(トリメチルガリウム)およびNH3(アンモニア)を原料として5分間のエピタキシャル成長により、100nmの窒化物半導体結晶層50b(窒化ガリウム結晶層)を形成する。
図12は、上記の窒化物半導体結晶層50bを形成した状態の結晶層の断面を電子顕微鏡で観察した結果を示している。
すなわち、図13は、図12に示した状態のSiO2層及びGaN層における、Si元素の濃度及びGa元素の濃度の測定結果の例を示している。SiO2層は、中間層30に対応する。GaN層は、窒化物半導体結晶層50(窒化物半導体結晶層50a及び50b)に対応する。Si元素の濃度は、二次イオン質量分析(SIMS)法で測定された。図13の横軸は、測定における深さDzである。深さDzは、窒化物半導体結晶層50の表面から、窒化物半導体結晶層50から中間層30に向かう方向に沿う深さである。縦軸は、Si元素の濃度C(Si)である。図13において、Ga元素の濃度に関しては、得られた二次イオン強度をそのまま表示している。
図14は、上記の約2.4μmのGaN層(結晶層51)を形成した後の状態の結晶層の断面を電子顕微鏡で観察した像を示している。
図15は、参考例の試料S2のGaN/Si界面(窒化物半導体結晶層59とバルクシリコン基板29の界面)付近の断面の電子顕微鏡観察像である。図15から分かるように、バルクシリコン基板29と窒化物半導体結晶層59との界面に反応した部分が観察される。
図16(a)及び図16(b)は、試料S1に対応する。図16(c)及び図16(d)は、試料S2に対応する。図16(a)及び図16(c)は、Si元素の濃度を表している。これらの図において、明るい部分(図の濃度が低い部分)は、暗い部分(図の濃度が高い部分)に比べてSi元素の濃度が高いことを示す。図16(b)及び図16(d)は、Ga元素の濃度を表している。これらの図において明るい部分は、暗い部分に比べてGa元素濃度が高いことを示す。
図17(a)は、試料S1のEDX分析のスペクトルを示す。図17(b)は、試料S1中においてEDX分析を実施した測定エリアMAを示す。図17(a)において、ピークGaK及びピークGaLは、それぞれ、Ga元素のK殻及びL殻からの信号に対応する。 図17(b)に示すように、この測定では、GaN層のうちで、SiO2層に比較的近い位置が評価されている。
図18(a)は、試料S2のEDX分析のスペクトルを示す。図18(b)は、試料S2中においてEDX分析を実施した位置を示す。
図18(a)から分かるように、試料S2においては、GaN層(窒化物半導体結晶層59)中においてもSi元素濃度は高い。このように、試料S2においては、GaN層中への拡散しているSi元素の量が非常に多い。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものも含まれる。
Claims (5)
- 表面にシリコン酸化膜が形成された基体の上に設けられた20ナノメートル以下の第2の厚さのシリコン結晶層を用意する工程と、
前記シリコン結晶層の上に、1マイクロメートル以上の第1の厚さの窒化物半導体結晶層を形成する工程であって、
前記シリコン結晶層の上に、前記窒化物半導体結晶層のうちの第1の部分を第1の温度で形成し、
前記第1の部分の上に、前記窒化物半導体結晶層のうちの第2の部分を前記第1の温度よりも高い第2の温度において形成することを含む前記窒化物半導体結晶層を形成する工程と、
を備え、
前記シリコン結晶層は、シリコン結晶層の層面に対して平行な面内において、0.5ミリメートル以上、10ミリメートル以下の特性長さを持つ島状に区分され、
前記窒化物半導体結晶層の前記形成は、前記区分された前記シリコン結晶層のそれぞれの上に選択的に互いに離間した複数の前記窒化物半導体結晶層を形成することを含み、
前記窒化物半導体結晶層の形成は、前記シリコン結晶層の少なくとも一部を前記窒化物半導体結晶層に取り込ませ、前記シリコン結晶層の厚さを前記第2の厚さから減少させることを含むことを特徴とする窒化物半導体結晶層の製造方法。 - 前記窒化物半導体結晶層の形成は、前記シリコン結晶層の全部を前記窒化物半導体結晶層に取り込ませることを特徴とする請求項1記載の窒化物半導体結晶層の製造方法。
- 前記シリコン結晶層中に転位の導入による塑性変形を発生させることを特徴とする請求項1または2に記載の窒化物半導体結晶層の製造方法。
- 前記シリコン結晶層中にIII族元素を拡散させることにより前記転位の導入を伴う前記塑性変形を促進させることを特徴とする請求項3記載の窒化物半導体結晶層の製造方法。
- 前記窒化物半導体結晶層のうちで前記基体の側の第1領域におけるシリコンの濃度は、前記窒化物半導体結晶層のうちで前記第1領域よりも前記基体から遠い第2領域におけるシリコンの濃度よりも高いことを特徴とする請求項1〜4のいずれか1つに記載の窒化物
半導体結晶層の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012157673A JP5627649B2 (ja) | 2010-09-07 | 2012-07-13 | 窒化物半導体結晶層の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010200086 | 2010-09-07 | ||
JP2010200086 | 2010-09-07 | ||
JP2012157673A JP5627649B2 (ja) | 2010-09-07 | 2012-07-13 | 窒化物半導体結晶層の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011039407A Division JP5117588B2 (ja) | 2010-09-07 | 2011-02-25 | 窒化物半導体結晶層の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253364A JP2012253364A (ja) | 2012-12-20 |
JP5627649B2 true JP5627649B2 (ja) | 2014-11-19 |
Family
ID=47525841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012157673A Expired - Fee Related JP5627649B2 (ja) | 2010-09-07 | 2012-07-13 | 窒化物半導体結晶層の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5627649B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583364B2 (en) * | 2012-12-31 | 2017-02-28 | Sunedison Semiconductor Limited (Uen201334164H) | Processes and apparatus for preparing heterostructures with reduced strain by radial compression |
KR102189611B1 (ko) | 2014-01-23 | 2020-12-14 | 글로벌웨이퍼스 씨오., 엘티디. | 고 비저항 soi 웨이퍼 및 그 제조 방법 |
US9899499B2 (en) | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
WO2016081313A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
US10224233B2 (en) | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
US10262855B2 (en) | 2014-12-22 | 2019-04-16 | Globalwafers Co., Ltd. | Manufacture of Group IIIA-nitride layers on semiconductor on insulator structures |
CN107533953B (zh) | 2015-03-03 | 2021-05-11 | 环球晶圆股份有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
JP6637515B2 (ja) | 2015-03-17 | 2020-01-29 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 |
US9881832B2 (en) | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
JP6592534B2 (ja) | 2015-06-01 | 2019-10-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 多層構造体及びその製造方法 |
CN107873106B (zh) | 2015-06-01 | 2022-03-18 | 环球晶圆股份有限公司 | 制造绝缘体上硅锗的方法 |
CN108780776B (zh) | 2015-11-20 | 2023-09-29 | 环球晶圆股份有限公司 | 使半导体表面平整的制造方法 |
WO2017142849A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
US10468294B2 (en) | 2016-02-19 | 2019-11-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
WO2017155804A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
EP3758050A1 (en) | 2016-03-07 | 2020-12-30 | GlobalWafers Co., Ltd. | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
WO2017155806A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
US11114332B2 (en) | 2016-03-07 | 2021-09-07 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
CN116314384A (zh) | 2016-06-08 | 2023-06-23 | 环球晶圆股份有限公司 | 具有经改进的机械强度的高电阻率单晶硅锭及晶片 |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
JP6831911B2 (ja) | 2016-10-26 | 2021-02-17 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板 |
SG10201913059PA (en) | 2016-12-05 | 2020-02-27 | Globalwafers Co Ltd | High resistivity silicon-on-insulator structure and method of manufacture thereof |
JP7110204B2 (ja) | 2016-12-28 | 2022-08-01 | サンエディソン・セミコンダクター・リミテッド | イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法 |
SG11201913769RA (en) | 2017-07-14 | 2020-01-30 | Sunedison Semiconductor Ltd | Method of manufacture of a semiconductor on insulator structure |
KR102562239B1 (ko) | 2018-04-27 | 2023-07-31 | 글로벌웨이퍼스 씨오., 엘티디. | 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성 |
CN112262467A (zh) | 2018-06-08 | 2021-01-22 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3257442B2 (ja) * | 1997-04-09 | 2002-02-18 | 松下電器産業株式会社 | 窒化ガリウム結晶の製造方法 |
JP2001094151A (ja) * | 1999-07-19 | 2001-04-06 | Sharp Corp | 窒化物系化合物半導体発光素子およびその製造方法 |
JP4424840B2 (ja) * | 1999-09-08 | 2010-03-03 | シャープ株式会社 | Iii−n系化合物半導体装置 |
JP4534356B2 (ja) * | 2001-01-16 | 2010-09-01 | パナソニック株式会社 | 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 |
JP2007246289A (ja) * | 2004-03-11 | 2007-09-27 | Nec Corp | 窒化ガリウム系半導体基板の作製方法 |
US8217498B2 (en) * | 2007-10-18 | 2012-07-10 | Corning Incorporated | Gallium nitride semiconductor device on SOI and process for making same |
-
2012
- 2012-07-13 JP JP2012157673A patent/JP5627649B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012253364A (ja) | 2012-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5627649B2 (ja) | 窒化物半導体結晶層の製造方法 | |
JP5117588B2 (ja) | 窒化物半導体結晶層の製造方法 | |
JP4525894B2 (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
JP5593050B2 (ja) | 半導体基板、電子デバイス、および半導体基板の製造方法 | |
JP4530171B2 (ja) | 半導体装置 | |
US20060249748A1 (en) | Gallium nitride material structures including substrates and methods associated with the same | |
KR101615822B1 (ko) | 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법 | |
JP2003059948A (ja) | 半導体装置及びその製造方法 | |
WO2009084239A1 (ja) | 半導体基板、半導体基板の製造方法および電子デバイス | |
WO2010038463A1 (ja) | 半導体基板、電子デバイス、および半導体基板の製造方法 | |
US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
KR20110065446A (ko) | 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법 | |
JP5597379B2 (ja) | 半導体基板、電子デバイス、および半導体基板の製造方法 | |
JP4468744B2 (ja) | 窒化物半導体薄膜の作製方法 | |
JP2013239474A (ja) | エピタキシャル基板、半導体装置及び半導体装置の製造方法 | |
JP5460751B2 (ja) | 半導体装置 | |
JP5059205B2 (ja) | ウェーハ及び結晶成長方法 | |
US8729677B2 (en) | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate | |
JP2002043615A (ja) | Ledアレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140930 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5627649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |