JP6637515B2 - 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 - Google Patents

半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 Download PDF

Info

Publication number
JP6637515B2
JP6637515B2 JP2017549081A JP2017549081A JP6637515B2 JP 6637515 B2 JP6637515 B2 JP 6637515B2 JP 2017549081 A JP2017549081 A JP 2017549081A JP 2017549081 A JP2017549081 A JP 2017549081A JP 6637515 B2 JP6637515 B2 JP 6637515B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
handle substrate
semiconductor handle
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017549081A
Other languages
English (en)
Other versions
JP2018509002A (ja
Inventor
アレックス・ユーセンコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2018509002A publication Critical patent/JP2018509002A/ja
Application granted granted Critical
Publication of JP6637515B2 publication Critical patent/JP6637515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

関連出願の相互参照
この出願は、２０１５年３月１７日に出願された米国仮出願第６２／１３４，１７９の優先権を主張し、その開示全体が参照により本明細書に組み込まれる。
本発明は、一般的に、半導体ウエハ製造の分野に関する。特に、本発明は、半導体オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造の製造において使用するためのハンドル基板を製造する方法に関し、より詳細には、半導体オン・インシュレータ構造のハンドルウエハの中に電荷トラップ層を製造する方法に関する。
半導体ウエハは、一般的に、単結晶インゴット（例えば、シリコンインゴット）から製造される。このインゴットは、トリミングおよび研磨され、後続の手順の中でウエハを適切に方向付けるための１つ以上のフラットまたはノッチを有する。次に、インゴットは、スライスされて個々のウエハになる。本明細書では、シリコンから構成された半導体ウエハについて述べるが、ゲルマニウム、シリコンカーバイド、シリコンゲルマニウム、砒化ガリウム、および窒化ガリウムまたはリン化インジウムなどの他のＩＩＩ族元素とＶ族元素との合金、または硫化カドミウムまたは酸化亜鉛などのＩＩ族元素とＶ族元素との合金などの他の材料を使用して半導体ウエハを製造してもよい。
半導体ウエハ（例えば、シリコンウエハ）は、複合層構造の製造に利用され得る。複合層構造（例えば、半導体・オン・インシュレータ、特にシリコン・オン・インシュレータ（ＳＯＩ）構造）は、一般的に、ハンドルウエハまたは層、デバイス層、およびハンドル層とデバイス層の間の絶縁（すなわち、誘電体）膜（典型的には酸化物層）を含む。一般的に、デバイス層は、０．０１〜２０マイクロメートルの厚さ、例えば０．０５〜２０マイクロメートルの厚さである。厚い膜のデバイス層は、約１．５マイクロメートル〜約２０マイクロメートルのデバイス層の厚さを有する。薄膜のデバイス層は、約０．０１マイクロメートル〜約０．２０マイクロメートルの厚さを有する。一般的に、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン・オン・サファイア（ＳＯＳ）、およびシリコン・オン・クォーツなどの複合層構造は、２つのウエハを密に接触させ、それによってファンデルワールス力によって接合し、続いて熱処理を行って結合を強化することによって製造される。アニールは、末端シラノール基を２つの界面の間のシロキサン結合に変換し、それによって接合を強化する。
熱アニールの後、接合された構造は、更に処理を受け、ドナーウエハの実質的な部分を除去して層の転写を達成する。例えば、しばしばバックエッチングＳＯＩ（すなわち、ＢＥＳＯＩ）と呼ばれるウエハ薄化技術、例えばエッチングまたはグライディングが使用されるが、ここではシリコンウエハは、ハンドルウエハに接合され、その後、ハンドルウエハ上のシリコンの薄い層のみが残るまでゆっくりとエッチング除去される。例えば、米国特許第５，１８９，５００を参照せよ。これは開示全体が説明されたものとして本明細書に取り込まれる。この方法は、時間およびコストがかかり、１つの基板を無駄にし、および一般的に、数ミクロンよりも薄い層に対して適切な厚さの均一性を有さない。
層の転写を実現する別の一般的な方法は、水素注入とそれに続く熱誘起層分離を利用する。粒子（原子またはイオン化原子、例えば、水素原子または水素とヘリウム原子の組合せ）は、ドナーウエハの表面の下の特定の深さに注入される。注入された粒子は、注入された特定の深さでドナーウエハの中に劈開面を形成する。ドナーウエハの表面は洗浄され、注入プロセス中にウエハ上に堆積した有機化合物または他の混入物質、例えばホウ素化合物、を除去する。
次に、ドナーウエハの表面は、ハンドルウエハに接合され、親水性の接合プロセスにより接合ウエハを形成する。接合の前に、ドナーウエハおよび／またはハンドルウエハは、ウエハの表面を例えば酸素および窒素を含むプラズマに暴露することによって活性化される。プラズマへの暴露は、しばしば表面活性化と呼ばれるプロセスの中で表面の構造を変化させるが、ここで活性化プロセスは、ドナー水およびハンドルウエハの一方または双方の表面を親水性にするものである。ウエハの表面は、ＳＣ１清浄またはフッ化水素酸のようなウェット処理によって、更に化学的に活性化されることができる。ウェット処理とプラズマ活性化は、いずれの順序で行ってもよく、またはウエハは、１回のみ処理を受けてもよい。次に、ウエハは、共に圧縮され、その間に接合が形成される。ファンデルワールス力のため、この接合は比較的弱く、更なる処理が行われる前に強化されなければならない。
いくつかのプロセスでは、ドナーウエハとハンドルウエハ（すなわち接合ウエハ）の間の親水性の接合は、接合ウエハのペアを加熱またはアニールすることによって強化される。いくつかのプロセスでは、ウエハ接合は、約３００℃〜５００℃などの低温で行われてもよい。上昇した温度は、ドナーウエハの隣接表面とハンドルウエハとの間に共有結合を形成し、ドナーウエハとハンドルウエハとの間の接合を凝固させる。接合ウエハの加熱またはアニールと同時に、ドナーウエハに先に注入された粒子は、劈開面を弱める。
次にドナーウエハの一部は、接合ウエハから劈開面に沿って分離されて（すなわち劈開されて）、ＳＯＩウエハを形成する。劈開は、接合ウエハの対向する側に対して垂直に機械的な力が加えられる固定具の中に、接合ウエハを置くことによって行われ、ドナーウエハの一部を接合ウエハから引き剥がす。いくつかの方法によると、機械的な力を加えるために吸着カップが利用される。ドナーウエハの一部の分離は、劈開面の結合されたウエハの縁に機械的くさびを当てることによって開始され、劈開面に沿って亀裂の伝播を開始させる。次に、吸着カップによって加えられる機械的な力は、接合ウエハからドナーウエハの一部を引き離し、ＳＯＩウエハを形成する。
他の方法によると、接合されたペアは、代わりに一定時間にわたって高温にさらされ、接合ウエハからドナーウエハの一部を分離してもよい。高温にさらすことは、劈開面に沿って亀裂の伝播を開始させ、ドナーウエハの一部を分離させる。オスワルド成長によって成長する注入イオンからの空隙の形成による亀裂が形成される。空隙は、水素とヘリウムで満たされる。空隙は、プレートレット（platelets）になる。プレートレット内の加圧ガスは、微小空洞よび微小亀裂を伝播し、注入面上のシリコンを弱める。アニールが適切な時間で停止されると、弱化された結合ウエハは、機械的プロセスによって劈開される。しかし、熱処理がより長時間および／またはより高温で継続されると、微小亀裂の伝播は、全ての亀裂が劈開面に沿って融合し、したがって、ドナーウエハの一部を分離するレベルに達する。この方法は、転写された層のより良好な均一性を可能にし、ドナーウエハのリサイクルを可能にするが、典型的には、注入され結合されたペアを５００℃に近い温度に加熱することを必要とする。
アンテナスイッチなどのＲＦ関連デバイスに対する高抵抗率半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）ウエハの使用は、コストおよび集積の点で従来の基板に優る恩恵を提供する。したがって、ＲＦデバイスについてのハンドルウエハの抵抗率は、一般的に、約５００Ω・ｃｍより大きい。高周波用途のために導電性基板を使用する場合に、寄生電力損失を軽減し、かつ固有の高調波ひずみを最小にするためには、それだけでは不十分ではあるが、高抵抗率の基板ウエハを使用することが必要である。ここで図１を参照すると、シリコン・オン・インシュレータ構造２は、非常に高い抵抗率のシリコンウエハ４、埋め込み酸化物（ＢＯＸ）層６、およびシリコンデバイス層１０を含む。このような基板は、ＢＯＸ／ハンドル界面に自由キャリア（電子またはホール）を発生させる高伝導率の電荷反転層または蓄積層１２を形成しやすく、デバイスがＲＦ周波数で動作する場合に、基板の実効抵抗率を減らし、寄生的な電力損失およびデバイスの非線形性を生じさせる。これらの反転／蓄積層は、ＢＯＸ固定電荷、酸化物トラップ電荷、界面トラップ電荷、およびデバイス自体に印加されるＤＣバイアスにより生じ得る。
したがって、誘導された反転または蓄積層に電荷をトラップし、非常に近い表面領域の中でも基板の高抵抗率を維持する方法が必要とされる。高抵抗率ハンドル基板と埋め込み酸化物（ＢＯＸ）との間の電荷トラップ層（ＣＴＬ）は、ＳＯＩウエハを使用して製造されたＲＦデバイスの性能を向上させ得ることが知られている。これらの高界面トラップ層を形成するための多くの方法が提案されている。例えば、ここで図２を参照すると、ＲＦデバイス用途のためのＣＴＬを有する半導体・オン・インシュレータ２０（例えば、シリコン・オン・インシュレータ、またはＳＯＩ）を生成する方法のうちの１つは、高抵抗率を有するシリコン基板２２上のアンドープ多結晶シリコン膜２８を堆積させること、および次に酸化物スタック２４とその上の最上部のシリコン層２６とを形成することに基づく。多結晶シリコン層２８は、シリコン基板２２と埋め込み酸化物層２４との間の高抵抗率層として機能する。図２を参照すると、シリコン・オン・インシュレータ構造２０の中の高抵抗率基板２２と埋め込み酸化物層２４との間の電荷トラップ層として使用するための多結晶シリコン膜を示している。別の方法は、重イオンを注入して、近接した表面ダメージ層を作ることである。高周波（radiofrequency）デバイスなどのデバイスは、最上部シリコン層２６の中に組み込まれる。
学術研究では、酸化物と基板との間にある多結晶シリコン層が、デバイス分離性を改善し、伝送路損失を減少させ、高調波ひずみを減少させることが示されている。例えば、H.S.Gamble他“Low-loss CPW lines on surface stabilized high resistivity silicon,” Microwave Guided Wave Lett., 9(10), pp.395-397, 1999、D.Lederer, R.LobetおよびJ.-P.Raskin,“Enhanced high resistivity SOI wafers for RF applications,” IEEE Intl. SOI Conf., pp.46-47, 2004、D.LedererおよびJ.-P.Raskin, “New substrate passivation method dedicated to high resistivity SOI wafer fabrication with increased substrate resistivity,” IEEE Electron Device Letters, vol.26, no.11, pp.805-807, 2005、D.Lederer, B.Aspar, C.LaghaeおよびJ.-P.Raskin,“Performance of RF passive structures and SOI MOSFETs transferred on a passivated HR SOI substrate,” IEEE International SOI Conference, pp.29-30, 2006、および、Daniel C. Kerr他“Identification of RF harmonic distortion on Si substrates and its reduction using a trap-rich layer”, Silicon Monolithic Integrated Circuits in RF Systems, 2008. SiRF 2008 （IEEE Topical Meeting）, pp.151-154, 2008、を参照せよ。
多結晶シリコン電荷トラップ層の特性は、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）が受ける熱処理に依存する。これらの方法で生じる問題は、ウエハを製造し、その上にデバイスを構築するのに必要な熱処理がウエハに施されるので、層と界面の中の欠陥密度がアニールアウト（anneal out）して電荷トラップに有効でなくなる傾向があることである。したがって、多結晶シリコンＣＴＬの有効性は、ＳＯＩが受ける熱処理に依存する。実際には、ＳＯＩ製造とデバイス加工の熱量は非常に高いため、従来の多結晶シリコン内の電荷トラップは、本質的に排除される。これらの膜の電荷トラップ効率は、非常に悪くなる。
一態様では、この発明の目的は、熱的に安定した電荷トラップ層を備えた半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）ウエハを製造する方法を提供することにある。この方法は、電荷トラップの有効性を保持し、完成したＲＦデバイスの性能を大幅に向上させる。
簡潔にいえば、本発明は、多層構造に関する。この多層構造は、その一方が単結晶半導体ハンドル基板の表面であり、他方が単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、単結晶半導体ハンドル基板の表面と裏面を接合する外縁と、単結晶半導体ハンドル基板の表面と裏面の間の中心平面であって、表面領域は、表面から中心平面に向かって測定された深さＤを有する、中心平面と、単結晶半導体ハンドル基板の表面と裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、表面領域は、それぞれ底面と側壁面を含む細孔を含み、更に、細孔は、アモルファス半導体材料、多結晶半導体材料、または半導体酸化物で充填されている、単結晶半導体ハンドル基板と、単結晶半導体ハンドル基板の表面に接触している誘電体層と、誘電体層に接触している単結晶半導体デバイス層と、を含む。
本発明は、更に、多層構造を形成する方法に関する。この方法は、単結晶半導体ハンドル基板の表面をエッチング溶液に接触させ、それによって単結晶半導体ハンドル基板の表面領域の中に細孔をエッチングするステップであって、単結晶半導体ハンドル基板は、その一方が単結晶半導体ハンドル基板の表面であり、他方が単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、単結晶半導体ハンドル基板の表面と裏面を接合する外縁と、単結晶半導体ハンドル基板の表面と裏面の間の中心平面であって、表面領域は、表面から中心平面に向かって測定された深さＤを有する、中心平面と、単結晶半導体ハンドル基板の表面と裏面の間のバルク領域と、を含み、細孔のそれぞれは、底面と側壁面とを含む、ステップを含む。更に、この方法は、細孔のそれぞれの底面と側壁面とを酸化させるステップを含む。更に、この方法は、酸化された底面と酸化された側壁面とを有する細孔のそれぞれを、アモルファス半導体材料、多結晶半導体材料、または半導体酸化物で充填するステップを含む。更に、この方法は、単結晶半導体ドナー基板の表面上の誘電体層を単結晶半導体ハンドル基板の表面に接合し、それによって接合構造を形成するステップであって、単結晶半導体ドナー基板は、その一方が単結晶半導体ドナー基板の表面であり、他方が単結晶半導体ドナー基板の裏面である２つの主要な、ほぼ平行な面と、単結晶半導体ドナー基板の表面と裏面を接合する外縁と、単結晶半導体ドナー基板の表面と裏面の間の中心平面と、を含むステップを含む。
本発明の他の目的および特徴は、一部は明白であり、一部は以下に指摘される。
高抵抗率基板および埋め込み酸化物層を含むシリコン・オン・インシュレータウエハの図である。 従来技術に係るシリコン・オン・インシュレータウエハの図であり、このＳＯＩウエハは、高抵抗率基板と埋め込み酸化物層との間に多結晶シリコン電荷トラップ層を含む。 本発明に係るシリコン・オン・インシュレータウエハの図であり、このＳＯＩウエハは、高抵抗率基板と埋め込み酸化物層との間に多孔質電荷トラップ層を含む。 本発明に係る半導体・オン・インシュレータ構造を製造するプロセスを示す。 本発明に係る半導体・オン・インシュレータ構造を製造するプロセスを示す。 本発明に係る半導体・オン・インシュレータ構造を製造するプロセスを示す。
本発明によると、単結晶半導体ハンドル基板、例えば単結晶シリコンハンドルウエハなどの単結晶半導体ハンドルウエハの上に電荷トラップ層を製造する方法が提供される。電荷トラップ層を含む単結晶半導体ハンドルウエハは、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造の製造に役立つ。本発明によると、単結晶半導体ハンドルウエハの中の電荷トラップ層は、酸化界面付近の領域に形成される。有利には、本発明の方法は、電荷トラップ層を提供するが、この層は、半導体・オン・インシュレータ基板およびデバイス製品の製造における熱処理ステップなどの熱処理に対して安定である。
本発明のいくつかの具体例では、図３を参照すると、単結晶半導体ハンドル基板４２（すなわち、単結晶シリコンハンドル基板）が、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造４０の製造に使用するために準備される。いくつかの具体例では、単結晶半導体ハンドル基板４２をエッチングして、基板４２の表面領域の中に多孔質層４４を形成する。エッチングプロセスは、単結晶半導体ハンドル基板４２の表面領域内の露出表面積を増加させる。いくつかの具体例では、単結晶半導体ハンドル基板４２を電気化学的にエッチングして、基板の表面領域に多孔質層を形成する。エッチングされた表面を乾燥させ、酸素（例えば、空気）を含む周囲雰囲気に曝露すると、露出されエッチングされた多孔質膜の表面が酸化される。いくつかの具体例では、乾燥時の空気への暴露は、細孔の表面の十分な酸化をもたらし得る。いくつかの具体例では、細孔は、陽極酸化または熱酸化される。いくつかの具体例では、選択的に酸化膜を含むエッチングされた多孔質領域は、半導体材料で充填される。いくつかの具体例では、選択的に酸化膜を含むエッチングされた多孔質領域は、単結晶半導体ハンドル基板と同じ種類の半導体材料で充填される。いくつかの具体例では、単結晶半導体ハンドル基板は、単結晶シリコンハンドル基板を含み、エッチングされた多孔質領域は、シリコンで充填される。いくつかの具体例では、多結晶シリコンが堆積されて多孔質層の細孔を充填する。いくつかの具体例では、アモルファスシリコンが堆積されて多孔質層の細孔を充填する。いくつかの具体例では、エッチングされた多孔質領域が酸化されて、それによって半導体酸化物、例えば二酸化シリコンで細孔を充填する。充填された細孔を含む構造の表面を研磨して、表面を接着可能にすることができる。例えば、充填構造は、単結晶半導体ハンドル基板の表面上に充填材料の過剰な層を含むことができる。充填材料の過剰層を研磨して、ハンドル基板の表面を接着可能にすることができる。
結果として得られたハンドル基板４２は、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造４０の製造における使用に適している。研磨された表面上で層転写が行われ、ハンドル基板４２と、充填された細孔を含む複合層４４と、誘電体層（例えば、埋め込み酸化物）４６と、単結晶半導体デバイス層４８（例えば、単結晶シリコンドナー基板から得られたシリコン層）と、を含む半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造４０が形成される。本発明の半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造４０は、高周波チップを製造する際の初期基板として使用することができる。結果として得られたチップは、寄生効果を抑制する。特に、本発明の方法によって製造されたハンドル基板４２を含む半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造４０は、埋め込み酸化物の下に誘導導電チャネルを有さない。
本発明の方法によると、単結晶半導体ハンドル基板４２の表面領域の中の複合膜４４が、多孔質層を製造し、細孔の露出した壁を酸化し、堆積した半導体（例えば、シリコン）で細孔を再充填することによって、または細孔に半導体酸化物（例えば、二酸化シリコン）を再充填することによって、得られる。結果として得られる複合膜４４は、ＳＯＩウエハ中の熱的に安定したトラップリッチ層として使用するのに適している。熱安定性は、従来の電荷トラップ層である通常の多結晶シリコンと、本発明の複合膜４４との間の基本的な相違である。この点に関して、従来の電荷トラップ層を含む構造をアニールすることは、その後の熱処理ステップ中に行われ、系をより低い自由エネルギー状態に駆動する。多結晶シリコンが電荷トラップ層である場合、粒界に関連するエネルギーは、粒界の面積を最小化することによって最小化される。これは、電荷トラップ層としての多結晶シリコンの全体的な有効性を低下させる。本発明の複合膜を電荷トラップ層として製造する場合、酸化物の壁は膜を粒子に分け、粗大化（coarsening）は壁を溶解させる必要がある。これには１１００℃以上の温度が必要である。したがって、単結晶半導体ハンドル基板の表面領域の複合膜は、所望の温度範囲で熱的に安定である。
本発明で使用する基板は、半導体ハンドル基板、例えば単結晶半導体ハンドルウエハと、半導体ドナー基板、例えば単結晶半導体ドナーウエハとを含む。半導体・オン・インシュレータ複合構造４０の中の半導体デバイス層４８は、単結晶半導体ドナーウエハから得られる。半導体デバイス層４８は、半導体ドナー基板エッチングなどのウエハ薄化技術によって、またはダメージ面を含む半導体ドナー基板を劈開することによって、半導体ハンドル基板４２上に転写されてもよい。一般的に、単結晶半導体ハンドルウエハおよび単結晶半導体ドナーウエハは、２つの主要な、ほぼ平行な面を含む。平行面の一方は基板の表面であり、平行面の他方は基板の裏面である。基板は、表面と裏面を接合する外縁と、表面と裏面との間のバルク領域と、表面と裏面との間の中心平面と、を含む。基板は、更に、中心平面に垂直な仮想の中心軸と、中心軸から外縁まで延びる半径方向長さと、を含む。さらに、半導体基板、例えばシリコンウエハは、典型的に、いくらかの総膜厚ばらつき（total thickness variation）（ＴＴＶ）、たわみ、および反りを有するため、表面上のすべての点と裏面上のすべての点との間の中間点は、正確には平面内にはない。しかしながら、実際には、ＴＴＶ、たわみ、および反りは、典型的にはわずかであるため、中間点は、表面と裏面との間のほぼ等距離の仮想中心平面内にあると近似できる。
本明細書に記載のいずれかの操作の前には、基板の表面および裏面は、実質的に同一であってもよい。面は、単に便宜のために、「表面（front surface）」または「裏面（back surface）」と称され、本発明の方法の操作が行われる面を一般的に区別する。本発明に関して、単結晶半導体ハンドル基板、例えば単結晶シリコンハンドルウエハの「表面」は、接合構造の内側の面になる基板の主要な面を指す。この表面の上には、電荷トラップ層が形成されている。さらに、単結晶半導体ハンドル基板は、ハンドル基板の表面から中心面に向かって測定された深さＤを有する表面領域を有すると考えられる。Ｄの長さは、本発明の方法によって形成された多孔質複合層領域４４の深さを規定する。Ｄは、単結晶半導体ハンドル基板の表面から中心面に向かって測定して、約０．１マイクロメートル〜約５０マイクロメートル、例えば約０．３マイクロメートル〜約２０マイクロメートル、約１マイクロメートル〜約１０マイクロメートル、約１マイクロメートル〜約５マイクロメートルの間で変動してもよい。単結晶半導体ハンドル基板、例えばハンドルウエハの「裏面」は、接合構造の外側の面になる主要な面を指す。同様に、単結晶半導体ドナー基板、例えば単結晶シリコンドナーウエハの「表面」は、接合構造の内側の面になる単結晶半導体ドナー基板の主要な面を指す。単結晶半導体ドナー基板の表面は、１つ以上の絶縁層を含むしばしば誘電体層４６を含む。誘電体層４６は、最終構造４０の中で埋め込み酸化物（ＢＯＸ）層を形成するシリコン酸化物層を含んでもよい。単結晶半導体ドナー基板、例えば単結晶シリコンドナーウエハの「裏面」は、接合構造の外側になる主要な面を指す。従来の接合およびウエハ薄化ステップが完了すると、単結晶半導体ドナー基板は、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）複合構造４０の半導体デバイス層４８を形成する。
単結晶半導体ハンドル基板および単結晶半導体ドナー基板は、単結晶半導体ウエハであってもよい。好適な具体例では、半導体ウエハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、ガリウム砒素、ガリウム窒素、インジウムリン、インジウムガリウム砒素、ゲルマニウム、およびこれらの組合せから成るグループから選択された材料を含む。本発明の単結晶半導体ウエハ、例えば単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハは、典型的には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍの公称直径を有する。ウエハの厚さは、約２５０マイクロメートル〜約１５００マイクロメートル、例えば約３００マイクロメートル〜約１０００マイクロメートル、適切には約５００マイクロメートル〜約１０００マイクロメートルの範囲内で変動してもよい。いくつかの特定の具体例では、ウエハの厚さは、約７２５マイクロメートルであってもよい。
特に好適な具体例では、単結晶半導体ウエハは、従来のチョクラルスキー結晶成長法またはフローティングゾーン法によって成長した単結晶インゴットからスライスされた単結晶シリコンウエハを含む。この方法は、標準的なシリコンのスライス、ラッピング、エッチング、および研磨技術と共に、例えば、（参照により本明細書に取り込まれた）F.Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989、およびSilicon Chemical Etching,（J.Grabmaier編） Springer-Verlag, N.Y., 1982の中で開示されている。好適には、ウエハは、当業者に知られている標準的な方法によって研磨されおよび洗浄される。例えば、W.C.O'Mara他, Handbook of Semiconductor Silicon Technology, Noyes Publicationsを参照せよ。必要に応じて、ウエハは、例えば標準的なＳＣ１／ＳＣ２溶液の中で洗浄される。いくつかの具体例では、本発明の単結晶シリコンウエハは、従来のチョクラルスキー（Ｃｚ）結晶成長法によって成長した単結晶インゴットからスライスされた単結晶シリコンウエハであり、典型的には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍの公称直径を有する。好適には、単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハの両方は、傷、大きなパーティクルなどの表面欠陥のない鏡面磨きされた表面仕上がりを有する。ウエハの厚さは、約２５０マイクロメートル〜約１５００マイクロメートル、例えば約３００マイクロメートル〜約１０００マイクロメートル、適切には約５００マイクロメートル〜約１０００マイクロメートルの範囲内で変動してもよい。いくつかの特定の具体例では、ウエハの厚さは、約７２５マイクロメートルであってもよい。
いくつかの具体例では、単結晶半導体ハンドル基板および単結晶半導体ドナー基板、すなわち、単結晶半導ハンドルウエハおよび単結晶半導体ドナーウエハは、チョクラルスキー成長法によって一般的に得られる濃度の格子間酸素を含む。いくつかの具体例では、半導体ウエハは、約４ＰＰＭＡ〜約１８ＰＰＭＡの濃度の酸素を含む。いくつかの具体例では、半導体ウエハは、約１０ＰＰＭＡ〜約３５ＰＰＭＡの濃度の酸素を含む。好適には、単結晶シリコンハンドルウエハは、約１０ＰＰＭＡ以下の濃度の酸素を含む。格子間酸素は、SEMI MF 1188-1105によって測定されてもよい。
単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって得られるいかなる抵抗率を有してもよい。いくつかの具体例では、単結晶半導体ハンドル基板は、例えば約１００Ω・ｃｍ以下、約５０Ω・ｃｍ以下、約１Ω・ｃｍ以下、約０．１Ω・ｃｍ以下、または更に約０．０１Ω・ｃｍ以下などの比較的低い最小バルク抵抗率を有する。いくつかの具体例では、単結晶半導体ハンドル基板は、例えば約１００Ω・ｃｍ以下、または約１Ω・ｃｍ〜約１００Ω・ｃｍなどの比較的低い最小バルク抵抗率を有する。低抵抗率ウエハは、ホウ素（ｐ型）、ガリウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、およびヒ素（ｎ型）などの電気的にアクティブなドーパントを含んでもよい。
いくつかの具体例では、単結晶半導体ハンドル基板は、比較的高い最小バルク抵抗率を有する。高抵抗率ウエハは、一般的に、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶インゴットからスライスされる。高抵抗率ウエハは、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）およびヒ素（ｎ型）などの電気的にアクティブなドーパントを、一般に非常に低い濃度で含んでもよい。Ｃｚ成長シリコンウエハは、約６００℃〜約１０００℃の範囲の温度で熱アニールを受け、結晶成長中に取り込まれた酸素によって引き起こされた熱ドナーを消滅させてもよい。いくつかの具体例では、単結晶半導体ハンドルウエハは、少なくとも約１００Ω・ｃｍ、少なくとも約５００Ω・ｃｍ、少なくとも約１０００Ω・ｃｍ、または更には少なくとも約３０００Ω・ｃｍ、例えば約１００Ω・ｃｍ〜約１０００００Ω・ｃｍ、または約５００Ω・ｃｍ〜約１０００００Ω・ｃｍ、または約１０００Ω・ｃｍ〜約１０００００Ω・ｃｍ、または約５００Ω・ｃｍ〜約１００００Ω・ｃｍ、または約７５０Ω・ｃｍ〜約１００００Ω・ｃｍ、約１０００Ω・ｃｍ〜約１００００Ω・ｃｍ、約２０００Ω・ｃｍ〜約１００００Ω・ｃｍ、約３０００Ω・ｃｍ〜約１００００Ω・ｃｍ、または約３０００Ω・ｃｍ〜約５０００Ω・ｃｍなどの最小バルク抵抗率を有する。いくつかの具体例では、高抵抗率単結晶半導体ハンドル基板は、ホウ素、ガリウム、アルミニウム、またはインジウムなどのｐ型ドーパントを含む。いくつかの具体例では、高抵抗率単結晶半導体ハンドル基板は、リン、アンチモン、または砒素などのｎ型ドーパントを含む。高抵抗率ウエハを製造する方法は、当該技術分野において公知であり、そのような高抵抗率ウエハは、SunEdison Semiconductor Ltd（ミズーリ州セントピーターズ、元MEMC Electronic Materials, Inc）などの商業的供給業者から得ることができる。
いくつかの具体例では、単結晶半導体ハンドルウエハの表面は、エアブラスト（abrasive blasting）プロセスまたは腐食性エッチングによって意図的に損傷され得る。
ハンドル基板材料として、高抵抗率半導体、例えば高抵抗率シリコンを使用するため、いくつかの具体例では、多孔質シリコンの形成の前に、ハンドル基板の裏面上の領域にｐ型ドーパントが注入され、多孔質シリコンの形成に必要なホールの形成を促進する。これは、ホウ素などのドーパントをウエハの裏面に浅い深さで注入し、ウエハに注入アニールを施すことによって達成することができる。デバイス製造ラインにおける多層半導体・オン・インシュレータ構造、例えばシリコン・オン・インシュレータの熱処理の過程の間を通して、注入の深さは十分に浅く、ウエハの厚さは十分に大きい。したがって、ドーパントは、電荷トラップ層界面に十分に近接して拡散せず、良好なＲＦ性能のために必要なその領域のシリコンの抵抗率を低下させる。
非常に高い抵抗率のｎ型ハンドル基板に対しては、多孔質シリコンの形成のためのホールを製造するために、裏面照射が必要である。いくつかの具体例では、低ドープｎ型ウエハがこの用途で使用され、裏側からの照射は、有利に、平均細孔直径を制御するために使用されることができる。照射なしでは、細孔の直径が１００ｎｍを超えることがある。ｎ型ドープシリコンの場合、細孔サイズおよび細孔間隔の両方を約５ｎｍまで低下させることができ、細孔ネットワークは、典型的には、非常に均質でありかつ相互に接続されているように見える。照射が増加するに連れて、細孔サイズおよび細孔間隔は増加し、比表面積は減少する。構造は異方性となり、長い空隙が表面に対して垂直に走る。
いくつかの具体例では、半導体ハンドルウエハの表面は処理されて、多孔質層を形成する。多孔質層は、単結晶半導体ハンドル基板の表面をエッチング溶液に接触させることによって形成されてもよい。いくつかの具体例では、エッチング溶液は、フッ化水素酸水溶液を含む。エチルアルコールまたはイソプロピルアルコールなどのアルコール類と、ドデシル硫酸ナトリウムおよびＣＴＥＣなどの界面活性剤と、が添加されてもよい。多孔質シリコン（ｐ−Ｓｉ）がセルのアノードで生成されると、水素ガスバブルが生成される。これらのバブルは、成長するｐ−Ｓｉ表面の表面に付着する。これらのバブルはマスクとして機能し、電流とＨＦのアクセスとを阻止する。エチルアルコールまたはイソプロピルアルコールなどのアルコール類と、ドデシル硫酸ナトリウムおよびＣＴＥＣなどの界面活性剤は、この効果を軽減するのに有用である。典型的な電解液は、１：１：１（ＨＦ：ウエハ：アルコール）であり、他の例では、３：１（ＨＦ：アルコール）である。いくつかの具体例では、ハンドルウエハは、電気化学的に、例えばテフロンセル内のフッ化水素酸溶液中でエッチングされる。そのような市販のセルの１つは、ＡＭＭＴ ＧｍｂＨから入手可能な多孔質シリコンエッチング用のウェットエッチングダブルセルである。電気化学エッチングは、単結晶半導体ハンドル基板の表面領域に細孔をエッチングするのに十分な条件で行われる。間隙率、厚さ、細孔径および微細構造などの多孔質シリコンの特性は、陽極酸化条件に依存する。これらの条件には、ＨＦ濃度、電流密度、ウエハの種類および抵抗率、陽極酸化時間、照射、温度、および乾燥条件が含まれる。所望の間隙率および細孔サイズを得るための適切な条件の選択は、先行技術、例えば、O.Bisi、S.Ossicini、L.Pavesiによる“Porous silicon: a quantum sponge structure for silicon based optoelectronics”、Surface Science Reports, vol.38 (2000) pp.1-126の中に記載されている。いくつかの具体例では、電流密度は、約５ｍＡ／ｃｍ２〜約８００ｍＡ／ｃｍ２の範囲であってもよい。いくつかの具体例では、エッチング時間は、約１分〜約３０分であってもよい。溶液槽の温度は、典型的には、室温に維持される。
多孔度、すなわち細孔密度は、一般的に、電流密度が増加するに連れて増加する。さらに、固定電流密度の場合、多孔度は、ＨＦ濃度が増加すると減少する。固定されたＨＦ濃度および電流密度では、多孔度は厚さとともに増加し、深さに関して多孔度勾配が生じる。これは、ＨＦ中の多孔質シリコン層の過剰な化学的溶解のために起こる。層が厚いほど、陽極酸化時間は長くなり、ＨＦ中のＳｉの滞留時間が長いほど、化学的に溶解した多孔質シリコンの質量は増加する。この効果は、軽度にドープされたＳｉに対しては非常に重要であるが、大量にドープされたＳｉに対しては、比表面積がより低いため、ほとんど無視できる。
表面領域は、単結晶半導体ハンドル基板の表面から細孔の底面に向かって測定して、約０．１マイクロメートル〜約５０マイクロメートル、例えば約０．３マイクロメートル〜約２０マイクロメートル、例えば約１マイクロメートル〜約１０マイクロメートル、例えば約１マイクロメートル〜約５マイクロメートルの平均深さまでエッチングされてもよい。細孔のそれぞれは、ほぼ管状または円筒形である。例えば、細孔は、底面と側壁面を含む。細孔の形状は、細孔毎に著しく変化し得る。いくつかの細孔１０２を含む単結晶半導体ハンドル基板１００の表面領域の描写については、図４Ａを参照せよ。この図は、マクロ多孔質シリコンを示している。ほぼ円筒形の細孔は、細孔の側壁に沿った任意の点で測定して、約１ナノメートル〜約１０００ナノメートル、例えば約２ナノメートル〜約２００ナノメートルの平均直径を有すると考えられる。いくつかの具体例では、表面領域は、約５％〜約８０％、例えば約５％〜約５０％の細孔密度、すなわち表面領域の総体積に対する百分率としての細孔の総容積によって特徴付けられる。いくつかの具体例では、表面領域は、約５％〜約３５％、例えば約５％〜約２５％の細孔密度、すなわち表面領域の総体積に対する百分率としての細孔の総容積によって特徴付けられる。１つの特定の具体例では、ウエハは、５０％エタノール／５０％フッ化水素酸（４８ｗｔ％）の溶液の中で、２０ｍＡ／ｃｍ２の電流密度で、電気化学的にエッチングされ、その後、脱イオン化水でリンスされてもよい。エッチング時間は、１〜２０分の範囲であり、その結果、層の厚さは、約０．３〜１．５ミクロンとなる。膜は、典型的には、濃い黒色を呈する。他の電解質組成物は、上記で参照した論文に記載されているように、当業者によって適切に選択され得る。
いくつかの具体例では、表面領域に多孔質層を含む単結晶半導体ハンドル基板は、酸素含有周囲雰囲気中で乾燥されてもよい。乾燥操作より前に、選択的に、ウェット洗浄とリンスが行われ、必要に応じて複数回リンスと洗浄がされてもよい。いくつかの具体例では、ハンドル基板はリンスされ、その後、ウェット洗浄およびリンスステーションに移し、脱イオン水でリンスされ、次に空気または精製酸素などの酸素を含む酸素雰囲気中で乾燥される。乾燥すると、細孔の側壁表面全体が酸化され、厚さが約１ｎｍのいわゆる自然酸化物になる。乾燥／酸化が室温で行われた場合、典型的には、例えば１時間までの、ある程度の時間がかかる。なぜなら、フッ化水素浴の後は、表面は、水素で終端された疎水性であるからである。さらに、水素は、表面から徐々に脱着し、表面の酸化を可能にする。洗浄は、ＲＣＡ洗浄、ピラニア洗浄、またはオゾン水洗浄として半導体産業において使用されるウェット洗浄溶液中で行うこともできる。この場合、細孔の壁の表面上に、典型的には自然酸化物よりも厚い、数ナノメートルまでの化学酸化物が形成される。
いくつかの具体例では、自然酸化物層は、更に酸化されて、より厚い酸化物層を形成してもよい。これは、熱酸化（露出した半導体材料の一部が消費される）、ＣＶＤ酸化物堆積、またはプラズマ酸化物堆積などの、当該技術分野で公知の手段によって達成され得る。
いくつかの具体例では、細孔を含む単結晶半導体ハンドル基板、例えば単結晶シリコンハンドルウエハは、ＡＳＭ Ａ４００などの炉の中で熱的に酸化されてもよい。その温度は、酸化雰囲気中で７５０℃〜１２００℃の範囲であってもよい。酸化周囲雰囲気は、ＡｒまたはＮ２、およびＯ２などの不活性気体の混合物であってもよい。酸素含有量は、１％から１０％またはそれ以上まで変化してもよい。いくつかの具体例では、酸化周囲雰囲気は、１００％に達してもよい（「ドライ酸化」）。例示的な具体例では、半導体ハンドルウエハは、垂直炉内に装填されてもよい。Ｎ２とＯ２の混合物を設けて温度を酸化温度まで上昇させる。所望の酸化物厚が得られた後、Ｏ２がオフにされ、炉の温度が下げられ、炉からウエハが取り出される。熱酸化は、半導体酸化物、例えば二酸化シリコンの低い多孔度の多孔質膜を充填するために使用されることができる。
高度に多孔質である膜の熱酸化は、望ましくない。なぜなら、隣接する細孔間のシリコン壁を破壊し、したがって歩留まりを低下させることがあるからである。周波数およびパワーとしてのプラズマ条件に依存するが、プラズマ酸化を使用して、細孔の側壁上の二酸化シリコン膜の厚さを、１０〜２０ｎｍにすることができる。プラズマ酸化は、閉じたチャンバの中（典型的には真空下）に酸素プラズマを生成することからなる。プラズマは、マイクロ波、ｒｆ（高周波）、またはｄｃ（直流）プラズマ発生器によって生成できる。これは、プラズマ増殖型化学気相堆積反応炉（ＰＥＣＶＤ反応炉）とも呼ばれる。
いくつかの具体例では、多孔質シリコン上の酸化膜は、陽極酸化（anodic oxidation）（典型的には陽極酸化（anodization）と呼ばれる（例えばアルミニウムの陽極酸化））により製造されてもよい。これは、同じ多孔質シリコンの電気化学セルを用いて行われる。しかし、電解液は、希硫酸に変更される（アルミニウム陽極酸化には濃硫酸が使用される）。多孔質シリコンに対しては、文献は、１ＭのＨ２ＳＯ４の使用を提案している。電流が非常に大きいと、湾曲が発生することがある。硫酸などの酸化電解液中の、高電流下での細孔の側壁および底面の酸化は、プラズマ電解酸化と呼ばれる。しかし、電流は直流であり、周波数は存在しない。
表面領域が、約５％〜約２５％の細孔密度などの比較的低い多孔度を含むいくつかの具体例では、熱酸化は、全ての細孔を半導体酸化物、例えば二酸化シリコンで充填することによって実行されてもよい。このようにして製造されたウエハの表面は、後述するように、ウエハボンディングを可能にするように調整され、半導体材料による細孔の充填は必要とされない。更に層転写が行われ、ＳＯＩウエハが得られる。ＲＦチップがこれらのウエハ上に作られた場合、このウエハはまた、寄生サプレッサ（parasitic suppressor）として機能する追加的な第４の層を有する。この寄生サプレッサ膜は、高密度のトラップを有していないが、非常に高い抵抗率、すなわち半絶縁特性を有するので、ＲＦ寄生抑制に対して依然として効果的である。
本発明の方法のいくつかの具体例によると、半導体材料は、単結晶半導体ハンドルウエハの表面領域内に形成された細孔内に堆積される。半導体材料１０４で充填された細孔を含む単結晶半導体ハンドル基板１００を示す図４Ｂを参照せよ。細孔の表面、例えば側壁面および底面は、自然酸化物層を含んでもよく、または熱酸化またはプラズマ酸化によって追加的に酸化されてもよい。細孔を充填するのに適した半導体材料は、高抵抗率の単結晶半導体ハンドル基板と同じ組成であってもよい。そのような半導体材料は、シリコン、シリコンカーバイド、シリコンゲルマニウム、ガリウム砒素、ガリウム窒素、インジウムリン、インジウムガリウム砒素、ゲルマニウム、およびこれらの組合せから成るグループから選択されてもよい。そのような材料は、多結晶半導体材料およびアモルファス半導体材料を含む。いくつかの具体例では、多結晶またはアモルファスである材料は、シリコン（Ｓｉ）と、シリコンゲルマニウム（ＳｉＧｅ）と、シリコンカーバイド（ＳｉＣ）と、ゲルマニウム（Ｇｅ）と、を含む。多結晶材料、例えば多結晶シリコンは、ランダム結晶配向を有する小さなシリコン結晶を含む材料を意味する。多結晶シリコン粒子は、約２０ナノメートルほどの大きさであってもよい。本発明の方法によれば、堆積した多結晶シリコンの結晶粒径が小さいほど、電荷トラップ層の欠陥率は高くなる。アモルファスシリコンは、短距離秩序および長距離秩序を欠くシリコンの非結晶性同素体形態を含む。約１０ナノメートル以下の結晶化度を有するシリコン粒子も、本質的にアモルファスと考えられる。シリコンゲルマニウムは、任意のモル比のシリコンとゲルマニウムのシリコンゲルマニウムの合金を含む。シリコンカーバイドは、シリコンと炭素の化合物を含み、シリコンと炭素のモル比は、変化し得る。好適には、充填された細孔を含む電荷トラップ層は、少なくとも約１０００Ω・ｃｍ、または少なくとも約３０００Ω・ｃｍ、例えば約１０００Ω・ｃｍ〜約１００，０００Ω・ｃｍ、約１０００Ω・ｃｍ〜約１０，０００Ω・ｃｍ、約２０００Ω・ｃｍ〜約１０，０００Ω・ｃｍ、約３０００Ω・ｃｍ〜約１０，０００Ω・ｃｍ、または約３０００Ω・ｃｍ〜約５０００Ω・ｃｍなどの抵抗率を有する。
単結晶半導体ハンドルウエハの表面領域内で細孔を充填するための材料は、当該技術分野において公知の方法によって堆積されてもよい。例えば、半導体材料は、有機金属化学気相堆積（ＭＯＣＶＤ）、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、定圧化学気相堆積（ＬＰＣＶＤ）、プラズマ増殖型化学気相堆積（ＰＥＣＶＤ）、または分子線エピタキシャル（ＭＢＥ）を用いて堆積されてもよい。ＬＰＣＶＤまたはＰＥＣＶＤのためのシリコン前駆体は、特に、メチルシラン、シリコンテトラハイドライド（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）を含む。例えば、多結晶シリコンは、約５５０℃〜約６９０℃、例えば約５８０℃〜約６５０℃の温度範囲内でシラン（ＳｉＨ４）を熱分解することによって、表面酸化層の上に堆積されてもよい。チャンバ圧力は、約７０〜４００ｍＴｏｒｒの範囲であってもよい。アモルファスシリコンは、一般的に約７５℃〜約３００℃の範囲の温度で、プラズマ増殖型化学気相堆積（ＰＥＣＶＤ）によって堆積されてもよい。シリコンゲルマニウム、特にアモルファスシリコンゲルマニウムは、イソブチルゲルマン、アルキルゲルマニウムトリクロライド、およびジメチルアミノゲルマニウムトリクロライドなどの有機ゲルマニウム化合物を含むことによって、化学気相堆積によって、約３００℃までの温度で堆積されてもよい。シリコンカーバイドは、四塩化ケイ素およびメタンのような前駆体を使用するエピタキシャルリアクタの中で、熱プラズマ化学気相堆積によって堆積されてもよい。ＣＶＤまたはＰＥＣＶＤのための適切な炭素前駆体は、特に、メチルシラン、メタン、エタン、エチレンを含む。ＬＰＣＶＤ堆積に対しては、メチルシランは、炭素およびシリコンの両方を提供するので特に好ましい前駆体である。ＰＥＣＶＤ堆積に対しては、好ましい前駆体は、シランおよびメタンを含む。いくつかの具体例では、シリコン層は、原子基準で少なくとも約１％、例えば約１％〜約１０％の濃度の炭素を含んでもよい。
充填された細孔を含む電荷トラップ層の全体の厚さは、上述したように、エッチングプロセスによって決定される。したがって、単結晶半導体基板の表面領域は、単結晶半導体ハンドル基板の表面から細孔の底面に向かって測定して、約０．１マイクロメートル〜約５０マイクロメートル、例えば約０．３マイクロメートル〜約２０マイクロメートル、例えば約１マイクロメートル〜約１０マイクロメートル、例えば約１マイクロメートル〜約５マイクロメートルの平均深さを有する充填された細孔を含む電荷トラップ層を含んでもよい。
細孔を充填するステップは、いくつかの目的を達成するのに役立つ。一つの目的は、更なる層転写を可能にすることである。すなわち、多孔質表面上への層の転写は、それに対するウエハボンディングを行うことが困難であるため、望ましくない。また、ボンディングされるとき、このウエハは補強材として機能し、したがってドナーウエハにおける劈開、および最終的な層転写、および最終的なＳＯＩウエハを可能にする。他の目的は、ＳＯＩウエハの仕上げおよび半導体デバイスの製造における、更なる高温アニールステップに進展しない層を製造することである。
細孔を充填した後、充填された細孔を含む単結晶半導体ハンドル基板は、化学的機械的研磨（ＣＭＰ）されてもよい。化学的機械的研磨は、当該技術分野において公知の方法によって行われる。ウエハ表面上がＣＭＰ研磨された単結晶半導体ハンドル基板１００を示す図４を参照せよ。このステップの目的は、（１）ドナーウエハに接合可能なレベルの低い表面粗さを得ること、および（２）切断されていない部分は所望の熱安定性を有さないので、多結晶シリコン膜の切断されていない部分を除去すること、である。
本発明の方法によると、充填された細孔を含むハンドル基板の表面は、ＣＭＰ後に酸化されてもよい。いくつかの具体例では、表面は、熱的に酸化されてもよく（堆積された半導体材料膜の一部が消費される）、または半導体酸化物（例えば二酸化シリコン）の膜は、ＣＶＤ酸化物堆積によって成長させられてもよい。酸化物層は、約０．１マイクロメートル〜約１０マイクロメートル、例えば約０．１マイクロメートル〜約４マイクロメートル、約０．１マイクロメートル〜約２マイクロメートル、約０．１マイクロメートル〜約１マイクロメートルなどの厚さを有してもよい。
上記のステップの後、ウエハ洗浄は選択的である。必要に応じて、ウエハは、例えば標準的なＳＣ１／ＳＣ２溶液の中で洗浄可能である。さらに、ウエハは、特に、電荷トラップ層の上の二酸化シリコン層は、化学機械研磨（ＣＭＰ）を受け、表面粗さを、好適にはＲＭＳ2x2 平方マイクロメートルが約５オングストローム以下であるレベルまで、減少させる。ここで、二乗平均平方根は、
Figure 0006637515
であり、粗さプロファイルは、トレースに沿って規則的に等間隔に配置された点を含み、ｙｉは、平均線からデータポイントまでの垂直距離である。
本明細書に記載された方法によって製造された電荷トラップ層を含む単結晶半導体ハンドルウエハは、次に、従来の層転写方法によって製造される単結晶半導体ドナー基板、例えば単結晶半導体ドナーウエハに接合される。単結晶半導体ドナー基板は、単結晶半導体ウエハであってもよい。好適な具体例では、半導体ウエハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、ガリウム砒素、ガリウム窒素、インジウムリン、インジウムガリウム砒素、ゲルマニウム、およびこれらの組合せから成るグループから選択された材料を含む。最終的な集積回路デバイスの所望の特性に応じて、単結晶半導体（例えば、シリコン）ドナーウエハは、ホウ素、砒素、およびリンから成るグループから選択されたドーパントを含んでもよい。単結晶半導体（例えば、シリコン）ドナーウエハの抵抗率は、１〜５０Ω・ｃｍ、典型的には５〜２５Ω・ｃｍの範囲であってもよい。単結晶半導体ドナーウエハは、酸化、注入、および注入後の洗浄を含む標準的なプロセスステップを受けてもよい。したがって、多層半導体構造の製造において従来から使用されている材料の単結晶半導体ウエハなどの半導体ドナー基板、例えば単結晶シリコンドナーウエハは、エッチングされ、研磨され、選択的に酸化されたものであるが、イオン注入されて、ドナー基板の中にダメージ層を形成する。ダメージ層は、最終的に、劈開面を形成する。
いくつかの具体例では、半導体ドナー基板は、誘電体層、すなわち絶縁層を含む。適切な誘電体層は、二酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの組合せの中から選択された材料を含んでもよい。いくつかの具体例では、誘電体層は、少なくとも約１０ナノメートルの厚さ、例えば約１０ナノメートル〜約１０，０００ナノメートル、約１０ナノメートル〜約５，０００ナノメートル、約５０ナノメートル〜約４００ナノメートル、または約１００ナノメートル〜約４００ナノメートル、例えば５０ナノメートル、１００ナノメートル、または２００ナノメートルなどの厚さを有する。
いくつかの具体例では、誘電体層は、二酸化シリコン、窒化シリコン、酸窒化シリコン、およびそれらの任意の組合せから成る１つ以上の絶縁材料を含む。いくつかの具体例では、誘電体層は、少なくとも約１０ナノメートルの厚さ、例えば約１０ナノメートル〜約１０，０００ナノメートル、約１０ナノメートル〜約５，０００ナノメートル、約５０ナノメートル〜約４００ナノメートル、または約１００ナノメートル〜約４００ナノメートル、例えば５０ナノメートル、１００ナノメートル、または２００ナノメートルなどの厚さを有する。
いくつかの具体例では、誘電体層は、絶縁材料の複数の層を含む。誘電体層は、２つの絶縁層、３つの絶縁層、またはそれ以上の絶縁層を含んでもよい。各絶縁層は、二酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの任意の組合せの中から選択された材料を含んでもよい。いくつかの具体例では、各絶縁層は、二酸化シリコン、窒化シリコン、酸窒化シリコン、およびそれらの任意の組合せから成るグループから選択された材料を含んでもよい。各絶縁層は、少なくとも約１０ナノメートルの厚さ、例えば約１０ナノメートル〜約１０，０００ナノメートル、約１０ナノメートル〜約５，０００ナノメートル、約５０ナノメートル〜約４００ナノメートル、または約１００ナノメートル〜約４００ナノメートル、例えば５０ナノメートル、１００ナノメートル、または２００ナノメートルなどの厚さを有してもよい。
いくつかの具体例では、単結晶半導体ドナー基板（例えば、単結晶シリコンドナー基板）の表面は、熱的に酸化されて（堆積された半導体材料膜の一部が消費される）、半導体酸化膜を生成してもよく、または半導体酸化物（例えば、二酸化シリコン）の膜が、ＣＶＤ酸化物堆積によって成長させられてもよい。いくつかの具体例では、単結晶半導体ドナー基板は、上述したのと同様の方法で、ＡＳＭ Ａ４００などの炉の中で熱的に酸化されてもよい。いくつかの具体例では、ドナー基板は酸化されて、表面層上に、少なくとも約１０ナノメートル、例えば約１０ナノメートル〜約１０，０００ナノメートル、約１０ナノメートル〜約５，０００ナノメートル、約１００ナノメートル〜約８００ナノメートル、例えば約６００ナノメートルなどの厚さの酸化物層を提供する。
単結晶半導体ドナー基板のイオン注入は、Applied Materials Quantum Hなどの商業的に入手可能な機器によって実行されてもよい。注入されるイオンは、Ｈｅ、Ｈ、Ｈ２、またはそれらの組合せを含む。イオン注入は、半導体ドナー基板の中にダメージ層を形成するのに十分な密度および時間で実行される。注入密度は、約１０１２ｉｏｎｓ／ｃｍ２から約１０１７ｉｏｎｓ／ｃｍ２まで、例えば約１０１４ｉｏｎｓ／ｃｍ２から約１０１７ｉｏｎｓ／ｃｍ２まで、例えば約１０１５ｉｏｎｓ／ｃｍ２から約１０１６ｉｏｎｓ／ｃｍ２まで、変動してもよい。注入エネルギーは、約１ｋｅＶから約３０００ｋｅＶまで、例えば約５ｋｅＶから約１０００ｋｅＶまで、または約５ｋｅＶから約２００ｋｅＶまで、または約５ｋｅＶから約１００ｋｅＶまで、または約５ｋｅＶから約８０ｋｅＶまで、変動してもよい。注入の深さは、最終的なＳＯＩ構造の中の単結晶半導体デバイス層の厚さを決定する。いくつかの具体例では、注入後に、単結晶半導体ドナーウエハ、例えば単結晶シリコンドナーウエハを清浄することが望ましい場合がある。いくつかの好適な具体例では、洗浄は、ピラニア洗浄とそれに続くＤＩ水リンスおよびＳＣ１／ＳＣ２洗浄を含む。
本発明のいくつかの具体例では、ヘリウムイオンおよび／または水素イオンの注入によって形成されたイオン注入領域を有する単結晶半導体ドナー基板は、単結晶半導体ドナー基板内に熱的に活性化した劈開面を形成するのに十分な温度でアニールされる。適切なツールの例は、Ｂｌｕｅ Ｍモデルなどの単純なボックス炉である。いくつかの好適な具体例では、イオン注入単結晶半導体ドナー基板は、約２００℃〜約３５０℃、約２２５℃〜約３５０℃、好適には約３５０℃の温度でアニールされる。熱アニールは、約２時間〜約１０時間、例えば約２時間〜約２時間の期間行われてもよい。これらの温度範囲内での熱アニールは、熱的に活性化した劈開面を形成するのに十分である。劈開面を活性化させるための熱アニールの後、単結晶半導体ドナー基板表面は、好適には洗浄される。
いくつかの具体例では、イオン注入され、および選択的に洗浄され、および選択的にアニールされた単結晶半導体ドナー基板は、酸素プラズマおよび／または窒素プラズマ表面活性化を受ける。いくつかの具体例では、酸素プラズマ表面活性化ツールは、ＥＶＧ（登録商標）８１０ＬＴ低温プラズマ活性化システムなど、ＥＶグループから入手可能なものなどの商業的に入手可能なツールである。イオン注入され、選択的に洗浄された単結晶半導体ドナーウエハは、チャンバに装填される。チャンバは排気され、大気圧よりも低い圧力までＯ２またはＮ２で再充填され、それによってプラズマを生成する。単結晶半導体ドナーウエハは、約１秒〜約１２０秒の範囲の所望の時間、このプラズマに暴露される。酸素または窒素のプラズマ表面酸化が行われ、単結晶半導体ドナー基板の表面を親水性にし、前述の方法によって製造された単結晶半導体ハンドル基板への接合を受けさせる。プラズマ活性化のあと、活性化した表面は、脱イオン化水でリンスされる。次に、ウエハは、接合の前にスピン乾燥される。
単結晶半導体ドナー基板の親水性表面および単結晶半導体ハンドル基板の表面は、選択的に酸化され、次に、密接に接触させられて、それによって接合構造を形成する。接合構造は、誘電体層、例えば埋め込み酸化物層を含む。誘電体層の一部は、単結晶半導体ハンドル基板の酸化された表面によって提供され、誘電体層の一部は、単結晶半導体ドナー基板の酸化された表面によって提供される。いくつかの具体例では、誘電体層、例えば埋め込み酸化物層は、少なくとも約１０ナノメートル、例えば約１０ナノメートル〜約１０，０００ナノメートル、約１０ナノメートル〜約５，０００ナノメートル、約１００ナノメートル〜約８００ナノメートル、例えば約６００ナノメートルなどの厚さを有する。
ファンデルワールス力のため、機械的接合は比較的弱いので、接合構造は、更にアニールされて、ドナーウエハとハンドルウエハとの間の接合を固める。本発明のいくつかの具体例では、接合構造は、単結晶半導体ドナー基板の中に熱的に活性化した劈開面を形成するのに十分な温度でアニールされる。適切なツールの例は、Ｂｌｕｅ Ｍモデルなどの単純なボックス炉である。いくつかの好適な具体例では、接合構造は、約２００℃〜約３５０℃、約２２５℃〜約３５０℃、好適には約３５０℃の温度でアニールされる。熱アニールは、約０．５時間〜約１０時間の期間、好適には約２時間の期間行われてもよい。これらの温度範囲内での熱アニールは、熱的に活性化した劈開面を形成するのに十分である。劈開面を活性化させるための熱アニールの後、接合構造は、洗浄されてもよい。
熱アニールの後、単結晶半導体ドナー基板と単結晶半導体ハンドル基板との間の接合は、十分強く、劈開面で接合構造を劈開することによって層転写を開始する。劈開は、当該技術分野において公知の技術によって生じてもよい。いくつかの具体例では、接合構造は、一方の側に固定された吸着カップに取り付けられ、かつ他方の側のヒンジ付きアーム上の追加の吸着カップによって取り付けられた従来の劈開ステーションの中に配置されてもよい。亀裂は、吸着カップアタッチメントの近くで発生し、可動アームがヒンジを中心に旋回してウエハを劈開する。劈開は、半導体ドナーウエハの一部を除去し、それによって半導体・オン・インシュレータ複合構造上に半導体デバイス層、好適にはシリコンデバイス層が残る。
劈開の後、劈開構造は、高温アニールを受け、転写デバイス層と単結晶半導体ハンドル基との間の接合を更に強化してもよい。適切なツールの例は、ＡＳＭ Ａ４００などの垂直炉である。いくつかの好適な具体例では、接合構造は、約１０００℃〜約１２００℃、好適には約１０００℃の温度でアニールされる。熱アニールは、約０．５時間〜約８時間の期間、好適には約２〜４時間の期間行われる。これらの温度範囲内における熱アニールは、転写デバイス層と単結晶半導体ハンドル基との間の接合を強化するのに十分である。
劈開と高温アニールの後、接合構造は、表面から薄い熱酸化物を取り除き、微粒子を洗い流すように設計された洗浄プロセスを施されてもよい。いくつかの具体例では、Ｈ２をキャリアガスとして使用する水平流の枚葉式（single wafer）エピタキシャルリアクタの中で気相ＨＣｌエッチング処理を行うことによって、単結晶半導体ドナーウエハを所望の厚さおよび平滑さにすることができる。いくつかの具体例では、エピタキシャル層は、転写デバイス層の上に堆積されてもよい。完成したＳＯＩウエハは、高抵抗率単結晶半導体ハンドル基板（例えば、単結晶シリコンハンドルウエハ）、電荷トラップ層、単結晶半導体ドナーウエハの酸化から製造された誘電体層（例えば埋め込み酸化物層）、および（ドナー基板の薄化によって製造された）半導体デバイス層を含み、そしてライン計測検査工程を受け、最終的に典型的なＳＣ１−ＳＣ２プロセスを使用して洗浄されてもよい。
このＳＯＩウエハから高品質の高周波チップを製造することができる。多孔質シリコン中に分布した酸化物壁は、多結晶シリコンアニール時の粒子成長を防止する。その結果、寄生サプレッサ膜は、高い粒界面積を維持し、したがって高密度の電荷トラップを維持する。最終的に、ＲＦチップでは、たとえＲＦチップ製造において高温処理ステップが使用されたとしても、寄生導電チャネルは誘導されない。
本発明を詳細に説明したが、添付の特許請求の範囲に規定された本発明の範囲から逸脱することなく、変更および変形が可能であることは明らかであろう。
本発明の範囲から逸脱することなく、上記の組成物およびプロセスにおいて様々な変更を行うことができるから、上記の説明に含まれるすべての事項は、例示的なものであり限定的な意味ではないものとして解釈されることが意図されている。
本発明またはその好適な具体例の要素を紹介する場合に、「ある（a）」、「ある（an）」、「その（the）」、および「上記（said）」の冠詞は、１またはそれ以上の要素があることを意味することを意図する。「含む（comprising）」、「含む（including）」、および「有する（having）」の用語は、包括的であることを意図し、列挙された要素以外の追加の要素も存在し得ることを意味する。

Claims (57)

  1. その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、
    前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、
    前記単結晶半導体ハンドル基板の前記表面から前記裏面に向かって延びた表面領域であって、前記表面から前記裏面に向かって測定された深さＤを有する表面領域と、
    前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、
    を含む単結晶半導体ハンドル基板であって、
    前記表面領域は、それぞれ底面と側壁面を含む細孔を含み、
    更に、細孔は、多結晶半導体材料で充填されている、
    単結晶半導体ハンドル基板と、
    前記単結晶半導体ハンドル基板の前記表面に接触している誘電体層と、
    前記誘電体層に接触している単結晶半導体デバイス層と、
    を含む多層構造。
  2. 前記単結晶半導体ハンドル基板は、シリコンを含む請求項１に記載の多層構造。
  3. 前記単結晶半導体デバイス層は、単結晶シリコンを含む請求項１に記載の多層構造。
  4. 前記単結晶半導体ハンドル基板は、約５００Ω・ｃｍ〜約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  5. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ〜約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  6. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ〜約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  7. 前記単結晶半導体ハンドル基板は、約２０００Ω・ｃｍ〜約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  8. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ〜約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  9. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ〜約５，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  10. 前記単結晶半導体ハンドル基板の前記表面領域は、約０．１マイクロメートル〜約５０マイクロメートルの深さＤを有する請求項１に記載の多層構造。
  11. 前記単結晶半導体ハンドル基板の前記表面領域は、前記単結晶半導体ハンドル基板の前記表面から前記細孔の底面に向かって測定して、約０．３マイクロメートル〜約２０マイクロメートル、約１マイクロメートル〜約１０マイクロメートル、または約１マイクロメートル〜約５マイクロメートルの深さＤを有する請求項１に記載の多層構造。
  12. 前記単結晶半導体ハンドル基板の前記表面領域は、約５％〜約８０％の細孔密度で、細孔を含む請求項１に記載の多層構造。
  13. 前記単結晶半導体ハンドル基板の前記表面領域は、約５％〜約５０％の細孔密度で、細孔を含む請求項１に記載の多層構造。
  14. 前記細孔は、前記単結晶半導体ハンドル基板の前記表面から前記細孔の底面に向かって測定して、約１マイクロメートル〜約１０マイクロメートルの平均深さを有する請求項１に記載の多層構造。
  15. 前記細孔は、前記単結晶半導体ハンドル基板の前記表面から前記細孔の底面に向かって測定して、約１マイクロメートル〜約５マイクロメートルの平均深さを有する請求項１に記載の多層構造。
  16. 前記細孔は、前記細孔の側壁に沿った任意の点で測定して、約１ナノメートル〜約１０００ナノメートルの平均直径を有する請求項１に記載の多層構造。
  17. 前記細孔は、前記細孔の側壁に沿った任意の点で測定して、約２ナノメートル〜約２００ナノメートルの平均直径を有する請求項１に記載の多層構造。
  18. 前記細孔のそれぞれの前記底面と側壁は、半導体酸化膜を含む請求項１に記載の多層構造。
  19. 前記多結晶半導体材料は、多結晶シリコンである請求項１に記載の多層構造。
  20. 前記誘電体層は、二酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの組合せから成るグループから選択された材料を含む請求項１に記載の多層構造。
  21. 前記誘電体層は、二酸化シリコン、酸窒化シリコン、窒化シリコン、およびそれらの全ての組合せから成るグループから選択された材料を含む請求項１に記載の多層構造。
  22. 前記誘電体層は、複数の層を含み、該複数の層内の各絶縁層は、二酸化シリコン、酸窒化シリコン、および窒化シリコンから成るグループから選択された材料を含む請求項１に記載の多層構造。
  23. 前記誘電体層は、１０ナノメートル〜１０，０００ナノメートルの厚さを有する埋め込み酸化物層を含む請求項１に記載の多層構造。
  24. 前記誘電体層は、二酸化シリコンを含む請求項１に記載の多層構造。
  25. 前記二酸化シリコンは、１０ナノメートル〜１０，０００ナノメートルの厚さを有する請求項２４に記載の多層構造。
  26. 単結晶半導体ハンドル基板の表面をエッチング溶液に接触させ、それによって前記単結晶半導体ハンドル基板の表面領域の中に細孔をエッチングするステップであって、
    前記単結晶半導体ハンドル基板は、
    その一方が前記単結晶半導体ハンドル基板の前記表面であり、他方が前記単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、
    前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、
    前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含み、
    前記表面領域は、前記単結晶半導体ハンドル基板の前記表面から前記裏面に向かって延び、前記表面から前記裏面に向かって測定された深さＤを有し、
    前記細孔のそれぞれは、底面と側壁面とを含む、ステップと、
    前記細孔のそれぞれの前記底面と前記側壁面とを酸化させるステップと、
    酸化された前記底面と酸化された前記側壁面とを有する前記細孔のそれぞれを、アモルファス半導体材料、多結晶半導体材料、または半導体酸化物で充填するステップと、
    単結晶半導体ドナー基板の表面上の誘電体層を前記単結晶半導体ハンドル基板の前記表面に接合し、それによって接合構造を形成するステップであって、
    前記単結晶半導体ドナー基板は、
    その一方が前記単結晶半導体ドナー基板の前記表面であり、他方が前記単結晶半導体ドナー基板の裏面である２つの主要な、ほぼ平行な面と、
    前記単結晶半導体ドナー基板の前記表面と前記裏面を接合する外縁と、を含むステップと、
    を含み、多層構造を形成する方法。
  27. 前記単結晶半導体ハンドル基板は、シリコンを含む請求項２６に記載の方法。
  28. 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項２６に記載の方法。
  29. 前記単結晶半導体ドナー基板は、単結晶シリコンを含む請求項２６に記載の方法。
  30. 前記単結晶半導体ドナー基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされた単結晶シリコンウエハである請求項２６に記載の方法。
  31. 前記単結晶半導体ハンドル基板は、約５００Ω・ｃｍ〜約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項２６に記載の方法。
  32. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ〜約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項２６に記載の方法。
  33. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ〜約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項２６に記載の方法。
  34. 前記単結晶半導体ハンドル基板は、約２０００Ω・ｃｍ〜約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項２６に記載の方法。
  35. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ〜約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項２６に記載の方法。
  36. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ〜約５０００Ω・ｃｍのバルク抵抗率を有する請求項２６に記載の方法。
  37. 前記単結晶半導体ハンドル基板の前記表面領域は、約５％〜約８０％の細孔密度にエッチングされた請求項２６に記載の方法。
  38. 前記単結晶半導体ハンドル基板の前記表面領域は、約５％〜約５０％の細孔密度にエッチングされた請求項２６に記載の方法。
  39. 前記単結晶半導体ハンドル基板の前記表面領域は、前記単結晶半導体ハンドル基板の前記表面から前記細孔の底面に向かって測定して、約１マイクロメートル〜約１０マイクロメートルの平均深さまで前記細孔をエッチングするのに十分な時間、エッチング溶液に接触する請求項２６に記載の方法。
  40. 前記単結晶半導体ハンドル基板の前記表面領域は、前記単結晶半導体ハンドル基板の前記表面から前記細孔の底面に向かって測定して、約１マイクロメートル〜約５マイクロメートルの平均深さまで前記細孔をエッチングするのに十分な時間、エッチング溶液に接触する請求項２６に記載の方法。
  41. 前記単結晶半導体ハンドル基板の前記表面領域は、前記細孔の側壁に沿った任意の点で測定して、約１ナノメートル〜約１０００ナノメートルの平均直径まで前記細孔をエッチングするのに十分な時間、エッチング溶液に接触する請求項２６に記載の方法。
  42. 前記単結晶半導体ハンドル基板の前記表面領域は、前記細孔の側壁に沿った任意の点で測定して、約２ナノメートル〜約２００ナノメートルの平均直径まで前記細孔をエッチングするのに十分な時間、エッチング溶液に接触する請求項２６に記載の方法。
  43. 前記単結晶半導体ハンドル基板の前記表面領域は、エッチングの後に乾燥される請求項２６に記載の方法。
  44. 前記細孔のそれぞれの前記底面と前記側壁面は、前記表面領域の中に前記細孔を含む前記単結晶半導体ハンドル基板を、酸素を含む周囲雰囲気に接触させることによって、酸化される請求項２６に記載の方法。
  45. 酸素を含む前記周囲雰囲気は、空気である請求項４４に記載の方法。
  46. 前記細孔のそれぞれの前記底面と前記側壁面は、陽極酸化によって酸化される請求項２６に記載の方法。
  47. 陽極酸化は、硫酸を含む陽極酸化電解液中で起こる請求項４６に記載の方法。
  48. 前記細孔は、アモルファス半導体材料で充填される請求項２６に記載の方法。
  49. 前記細孔は、アモルファスシリコンで充填される請求項２６に記載の方法。
  50. 前記細孔は、多結晶半導体材料で充填される請求項２６に記載の方法。
  51. 前記細孔は、多結晶シリコンで充填される請求項２６に記載の方法。
  52. 前記細孔は、半導体酸化物で充填される請求項２６に記載の方法。
  53. 前記細孔は、二酸化シリコンで充填される請求項２６に記載の方法。
  54. 前記半導体ドナー基板の前記誘電体層と前記半導体ハンドル基板の前記表面上の前記半導体酸化物との間の接合を強化するのに十分な温度と時間、前記接合構造を加熱するステップを更に含む請求項２６に記載の方法。
  55. 前記単結晶半導体ドナー基板は、劈開面を含む請求項２６に記載の方法。
  56. 前記接合構造を前記単結晶半導体ドナー基板の前記劈開面で機械的に劈開し、それによって前記単結晶半導体ハンドル基板と、前記単結晶半導体ハンドル基板の前記表面領域に接触した前記誘電体層と、該誘電体層に接触した単結晶半導体デバイス層と、を含む劈開構造を製造するステップを更に含む請求項５５に記載の方法。
  57. 前記単結晶半導体デバイス層と前記単結晶半導体ハンドル基板との間の接合を強化するのに十分な温度と時間、前記劈開構造を加熱するステップを更に含む請求項５６に記載の方法。
JP2017549081A 2015-03-17 2016-03-11 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 Active JP6637515B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562134179P 2015-03-17 2015-03-17
US62/134,179 2015-03-17
PCT/US2016/022089 WO2016149113A1 (en) 2015-03-17 2016-03-11 Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures

Publications (2)

Publication Number Publication Date
JP2018509002A JP2018509002A (ja) 2018-03-29
JP6637515B2 true JP6637515B2 (ja) 2020-01-29

Family

ID=55629133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017549081A Active JP6637515B2 (ja) 2015-03-17 2016-03-11 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層

Country Status (6)

Country Link
US (1) US10290533B2 (ja)
JP (1) JP6637515B2 (ja)
CN (1) CN107408532A (ja)
FR (1) FR3033933B1 (ja)
TW (1) TWI694559B (ja)
WO (1) WO2016149113A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110402486B (zh) 2017-02-10 2023-11-28 环球晶圆股份有限公司 用于评估半导体结构的方法
US10784348B2 (en) 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
FR3066858B1 (fr) * 2017-05-23 2019-06-21 Soitec Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
FR3067517B1 (fr) * 2017-06-13 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat soi compatible avec les technologies rfsoi et fdsoi
KR102434297B1 (ko) * 2018-01-09 2022-08-18 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
CN109270423B (zh) * 2018-10-03 2020-11-20 大连理工大学 一种SiC MOSFET器件低温稳定性的评价测试方法
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN109637971B (zh) * 2018-12-07 2021-08-10 合肥市华达半导体有限公司 一种具有改进性能的半导体器件
FR3091011B1 (fr) * 2018-12-21 2022-08-05 Soitec Silicon On Insulator Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
FR3098342B1 (fr) 2019-07-02 2021-06-04 Soitec Silicon On Insulator structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
FR3117668B1 (fr) 2020-12-16 2022-12-23 Commissariat Energie Atomique Structure amelioree de substrat rf et procede de realisation
CN113106542B (zh) * 2021-04-06 2022-06-17 中国科学院苏州纳米技术与纳米仿生研究所 一种大面积铝单晶薄膜及其制备方法与应用
TWI824662B (zh) * 2022-08-12 2023-12-01 國立中央大學 碳化矽基板或基板處理方法
FR3142289A1 (fr) * 2022-11-23 2024-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un empilement comprenant une couche isolante
WO2024115414A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
WO2024115411A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
WO2024115410A1 (fr) 2022-11-29 2024-06-06 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes.
GB2625281A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for porous wall coatings
GB2625285A (en) * 2022-12-12 2024-06-19 Iqe Plc Systems and methods for stress reduction in porous layers

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2808701B2 (ja) * 1989-08-01 1998-10-08 ソニー株式会社 半導体装置の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5436173A (en) * 1993-01-04 1995-07-25 Texas Instruments Incorporated Method for forming a semiconductor on insulator device
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
JP3748500B2 (ja) * 1998-09-04 2006-02-22 キヤノン株式会社 半導体基板の作製方法
US6268068B1 (en) 1998-10-06 2001-07-31 Case Western Reserve University Low stress polysilicon film and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6372600B1 (en) 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
JP2002359247A (ja) 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6743662B2 (en) 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
EP1588416B1 (en) 2003-01-07 2009-03-25 S.O.I.Tec Silicon on Insulator Technologies Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
US20070032040A1 (en) 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US20060270190A1 (en) 2005-05-25 2006-11-30 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
KR101400699B1 (ko) 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US20110174362A1 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
CN103348473B (zh) 2010-12-24 2016-04-06 斯兰纳半导体美国股份有限公司 用于半导体装置的富陷阱层
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP5673170B2 (ja) * 2011-02-09 2015-02-18 信越半導体株式会社 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法
EP2686878B1 (en) 2011-03-16 2016-05-18 MEMC Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
CN104409411B (zh) * 2014-11-24 2017-12-08 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
FR3033933B1 (fr) 2019-05-10
CN107408532A (zh) 2017-11-28
WO2016149113A1 (en) 2016-09-22
TWI694559B (zh) 2020-05-21
US10290533B2 (en) 2019-05-14
TW201705382A (zh) 2017-02-01
US20180047614A1 (en) 2018-02-15
JP2018509002A (ja) 2018-03-29
FR3033933A1 (fr) 2016-09-23

Similar Documents

Publication Publication Date Title
JP6637515B2 (ja) 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US10784146B2 (en) Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US11239107B2 (en) High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
KR102301594B1 (ko) 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
US11508612B2 (en) Semiconductor on insulator structure comprising a buried high resistivity layer
US10475694B2 (en) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
US9831115B2 (en) Process flow for manufacturing semiconductor on insulator structures in parallel
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP2017538288A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
WO2017142704A1 (en) High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190308

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190308

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191220

R150 Certificate of patent or registration of utility model

Ref document number: 6637515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250