FR3066858B1 - Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence - Google Patents
Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence Download PDFInfo
- Publication number
- FR3066858B1 FR3066858B1 FR1754567A FR1754567A FR3066858B1 FR 3066858 B1 FR3066858 B1 FR 3066858B1 FR 1754567 A FR1754567 A FR 1754567A FR 1754567 A FR1754567 A FR 1754567A FR 3066858 B1 FR3066858 B1 FR 3066858B1
- Authority
- FR
- France
- Prior art keywords
- radio frequency
- semiconductor substrate
- frequency circuit
- vgb
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C7/00—Modulating electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Amplifiers (AREA)
Abstract
L'invention concerne un procédé pour minimiser une distorsion harmonique et/ou une distorsion d'intermodulation d'un signal radiofréquence se propageant dans un circuit radiofréquence (L) formé sur un substrat semi-conducteur (1) recouvert d'une couche électriquement isolante (2, 2b), dans lequel une courbe représentant ladite distorsion en fonction d'une puissance du signal d'entrée ou de sortie présente un creux autour d'une puissance déterminée (PDip), ledit procédé étant caractérisé en ce qu'il comprend l'application, entre le circuit radiofréquence (L) et le substrat semi-conducteur (1), d'une différence de potentiel électrique (VGB) choisie de sorte à déplacer ledit creux vers une puissance de fonctionnement déterminée du circuit radiofréquence.
Description
PROCEDE POUR MINIMISER UNE DISTORSION D’UN SIGNAL DANS UN CIRCUIT RADIOFREQUENCE
DOMAINE DE L'INVENTION
La présente invention concerne un procédé pour minimiser une distorsion harmonique et/ou une distorsion d’intermodulation d’un signal dans un circuit radiofréquence.
ETAT DE LA TECHNIQUE
Les circuits radiofréquence (RF) formés sur des substrats semi-conducteurs souffrent de la non-linéarité du matériau constituant lesdits substrats.
Cette non-linéarité provoque des interactions entre le matériau du substrat et le signal transmis au sein du circuit radiofréquence, qui se traduisent par des distorsions harmoniques et/ou des distorsions d’intermodulation (IMD, acronyme du terme anglo-saxon « Intermodulation Distortion »).
Pour des performances optimales du circuit radiofréquence, on cherche donc à maximiser la linéarité du substrat. A cet égard, les normes successives dans le domaine des télécommunications sont de plus en plus exigeantes.
Dans les applications radiofréquence, il est connu d’utiliser des substrats de type silicium sur isolant (SOI) comprenant de sa surface vers sa base une couche mince électriquement conductrice, par exemple de silicium, une couche électriquement isolante et un substrat support de silicium de haute résistivité électrique.
Dans le présent texte, on entend par « haute résistivité » une résistivité électrique supérieure à 500 Q.cm, de préférence supérieure à 1000 Q.cm voire davantage.
La figure 1A illustre ainsi une vue en perspective d’un circuit radiofréquence formé sur un SOI dont le substrat support est un substrat 1 de silicium de haute résistivité électrique. Ledit substrat est recouvert d’une couche 2 électriquement isolante, par exemple en oxyde de silicium (SiO2). Des lignes métalliques L destinées à la conduction du signal sont formées sur la couche électriquement isolante 2. La couche mince semi-conductrice du SOI située sur la couche électriquement isolante 2 a été retirée au moins localement pour le dépôt des lignes L et n’est donc pas visible sur la figure 1A, ni sur les figures 1B et 1C décrites ci-après.
Cependant, la linéarité de tels substrats reste trop limitée pour certaines applications.
Par ailleurs, des substrats SOI avec une couche de piégeage de charges située sous la couche électriquement isolante ont été développés. Ces substrats sont usuellement désignés dans le domaine des applications radiofréquence par le terme « trap rich ».
La figure 1B illustre ainsi une vue en perspective d’un circuit radiofréquence comprenant successivement un substrat 1 de silicium de haute résistivité électrique, une couche 3 de silicium polycristallin, une couche 2 électriquement isolante, par exemple en oxyde de silicium, et des lignes métalliques L destinées à la conduction du signal. La couche 3 de silicium polycristallin remplit la fonction de piégeage de charges grâce à la présence de joints de grains au niveau desquels des charges électriques présentes sous la couche électriquement isolante peuvent être piégées.
La figure 1C illustre une vue en perspective d’un circuit radiofréquence de structure dite « double BOX » (ou « double buried oxide » selon la terminologie anglo-saxonne), c’est-à-dire comprenant successivement un substrat 1 de silicium de haute résistivité électrique, une première couche 2a électriquement isolante (par exemple en oxyde de silicium), une couche 3 de silicium polycristallin, une deuxième couche 2b électriquement isolante (par exemple en oxyde de silicium), et des lignes métalliques L destinées à la conduction du signal.
Bien que les substrats de type « trap rich » donnent de bons résultats dans les applications radiofréquences, l’augmentation des exigences en termes de performances des circuits rend nécessaire la mise au point de moyens supplémentaires pour minimiser la génération d’harmoniques parasites.
EXPOSE DE L'INVENTION
Un but de l’invention est donc de concevoir un procédé de contrôle d’un circuit radiofréquence permettant de réduire des distorsions harmoniques et/ou des distorsions d’intermodulation dues à la non-linéarité du substrat sur lequel est formé ledit circuit. A cet effet, l’invention propose un procédé pour minimiser une distorsion harmonique et/ou une distorsion d’intermodulation d’un signal radiofréquence se propageant dans un circuit radiofréquence formé sur un substrat semi-conducteur recouvert d’une couche électriquement isolante, dans lequel une courbe représentant ladite distorsion en fonction d’une puissance du signal d’entrée ou de sortie présente un creux autour d’une puissance déterminée, ledit procédé étant caractérisé en ce qu’il comprend l’application, entre le circuit radiofréquence et le substrat semi-conducteur, d’une différence de potentiel électrique choisie de sorte à déplacer ledit creux vers une puissance de fonctionnement déterminée du circuit radiofréquence.
De manière particulièrement avantageuse, ladite différence de potentiel électrique est choisie de sorte à respecter l’équation suivante : Vpk = |Vgb_IfB|, où Vpk est la tension crête du signal radiofréquence et VFb est la tension de bande plate de la structure métal (des lignes conductrices du circuit radiofréquence) - isolant - semi-conducteur.
Selon un mode de réalisation, le substrat semi-conducteur présente une résistivité électrique supérieure à 500 Q.cm.
Selon une forme d’exécution, une couche de silicium polycristallin est agencée entre le substrat semi-conducteur et la couche électriquement isolante.
Eventuellement, une couche électriquement isolante additionnelle peut être agencée entre le substrat semi-conducteur et la couche de silicium polycristallin.
Selon un mode de réalisation, le substrat semi-conducteur est en silicium.
Selon une forme d’exécution de l’invention, le procédé comprend l’ajustement de la différence de potentiel électrique appliquée entre le substrat semi-conducteur et le circuit radiofréquence en fonction de la puissance de fonctionnement du circuit radiofréquence.
De manière avantageuse, le procédé peut comprendre en outre une mesure de la température du circuit radiofréquence, et l’ajustement de la différence de potentiel électrique appliquée entre le substrat semi-conducteur et le circuit radiofréquence en fonction de la température mesurée.
La courbe représentant la distorsion du signal est typiquement une courbe du niveau de génération du deuxième ou du troisième harmonique du signal d’entrée ou du signal de sortie en fonction de la puissance du signal d’entrée ou de la composante fondamentale du signal de sortie.
Un autre objet de l’invention concerne un dispositif radiofréquence dans lequel de telles distorsions harmoniques et/ou d’intermodulation peuvent être minimisées.
Ledit dispositif comprend : - un circuit radiofréquence formé sur un substrat semi-conducteur recouvert d’une couche électriquement isolante, - un contact connecté électriquement au substrat semi-conducteur, - un moyen d’application d’une différence de potentiel entre ledit contact et le circuit radiofréquence, ledit dispositif étant caractérisé en ce que ledit moyen d’application est configuré pour appliquer ladite différence de potentiel choisie de sorte à déplacer un creux autour d’une puissance déterminée dans une courbe représentant une distorsion harmonique et/ou une distorsion d’intermodulation d’un signal radiofréquence se propageant dans ledit circuit en fonction d’une puissance du signal d’entrée ou de sortie vers une puissance de fonctionnement déterminée dudit circuit radiofréquence.
Selon un mode de réalisation, ledit moyen d’application de la différence de potentiel comprend un générateur de tension et un module de contrôle de tension configuré pour ajuster la tension dudit générateur en fonction de la puissance de fonctionnement du circuit radiofréquence.
Selon un mode de réalisation, le substrat semi-conducteur présente une résistivité électrique supérieure à 500 Q.cm.
Selon une forme d’exécution, une couche de silicium polycristallin est agencée entre le substrat semi-conducteur et la couche électriquement isolante.
Eventuellement, une couche électriquement isolante additionnelle est agencée entre le substrat semi-conducteur et la couche de silicium polycristallin.
Selon un mode de réalisation, le substrat semi-conducteur est en silicium.
Le dispositif peut comprendre en outre un capteur de température couplé au moyen d’application de la différence de potentiel, ledit moyen étant configuré pour ajuster ladite différence de potentiel en fonction de la température mesurée par ledit capteur.
DESCRIPTION DES FIGURES D’autres avantages et caractéristiques de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels : - la figure 1A est une vue en perspective d’un circuit radiofréquence formé sur un substrat SOI de haute résistivité électrique ; - la figure 1B est une vue en perspective d’un circuit radiofréquence formé sur un substrat SOI de type « trap rich » ; - la figure 1C est une vue en perspective d’un circuit radiofréquence formé sur un SOI « trap rich » de type « double BOX » ; - la figure 2 présente des courbes du niveau de génération du troisième harmonique (en dBm) en fonction du niveau du premier harmonique du signal de sortie (en dBm), pour un substrat de silicium de résistivité standard, pour différentes différences de potentiel appliquées entre le substrat et le circuit radiofréquence; - la figure 3 présente des courbes du niveau de génération du deuxième harmonique (en dBm) en fonction du niveau du premier harmonique du signal d’entrée (en dBm), pour un substrat SOI « trap rich » avec un substrat support de silicium de haute résistivité ; - la figure 4 présente différentes configurations de la tension à appliquer entre le substrat semi-conducteur et le circuit radiofréquence pour atteindre la tension de bande plate de la structure métal - isolant - semi-conducteur en fonction de la tension crête du signal ; - la figure 5 présente le principe de l’optimisation des performances procurée par l’ajustement de la position du creux du niveau de génération du deuxième harmonique en fonction du niveau du premier harmonique ; - la figure 6 présente des courbes de niveau de génération du deuxième harmonique (en dBm) en fonction du niveau du premier harmonique du signal de sortie (en dBm), pour un substrat SOI avec un substrat support de silicium de haute résistivité pour différentes différences de potentiel appliquées entre le substrat semi-conducteur et le circuit radiofréquence; - les figures 7A et 7B présentent des courbes de niveau de génération du second harmonique en fonction du niveau du premier harmonique pour un substrat SOI « trap rich » présentant, sous la couche électriquement isolante, une couche de silicium polycristallin respectivement de 0,4 pm d’épaisseur et de 1,7 pm d’épaisseur, à des températures de 60° et 90°C, - les figures 8A à 8C illustrent des modes de réalisation de l’invention appliqués respectivement à un substrat SOI avec un substrat support de silicium de haute résistivité, un substrat SOI « trap rich » et un substrat SOI « trap rich double BOX ».
Pour des raisons de lisibilité des figures, les différentes couches constitutives des substrats ne sont pas nécessairement représentées à l’échelle.
DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION L’invention repose sur l’observation, avec certains substrats semi-conducteurs recouverts d’une couche électriquement isolante, d’une chute localisée du niveau de génération d’un harmonique ou du niveau d’intermodulation pour une certaine puissance du signal d’entrée.
Par « niveau de génération d’un harmonique » on entend dans le présent texte la puissance d’un harmonique déterminé mesuré en sortie du circuit radiofréquence, exprimée en dBm. Cette puissance peut être exprimée pour une puissance de la composante fondamentale du signal d’entrée (on emploiera alors la notation « in ») ou du signal de sortie (on emploiera alors la notation « out ».).
Dans la suite de la description, on considérera souvent le niveau de génération du deuxième harmonique (noté HD2), mais l’invention peut également être mise en œuvre en considérant le niveau d’un harmonique généré supérieur, par exemple le troisième harmonique (noté HD3), voire un niveau d’intermodulation. D’une manière générale, ces niveaux sont représentatifs de la non-linéarité du substrat.
Dans la suite de la description, on prendra généralement l’exemple d’un substrat de silicium de haute résistivité recouvert d’une couche d’oxyde de silicium, mais l’invention s’applique plus généralement à un substrat semi-conducteur recouvert d’une couche électriquement isolante. En général, ces substrats semi-conducteurs appartiennent à des substrats SOI dont la couche mince semi-conductrice est au moins localement retirée pour le dépôt des lignes électriquement conductrices sur la couche électriquement isolante (la couche mince semi-conductrice pouvant être conservée dans d’autres régions du substrat afin de former des composants électroniques). De manière alternative, la couche électriquement isolante pourrait être formée par oxydation d’un substrat semi-conducteur, de haute résistivité ou de résistivité standard, sans qu’un substrat SOI ne soit formé.
Une chute du niveau de génération du troisième harmonique est visible sur la figure 2, qui concerne un circuit radiofréquence formé sur un SOI comprenant un substrat de silicium présentant une résistivité électrique standard (inférieure à la haute résistivité susmentionnée, par exemple de l’ordre de 10 Q.cm), pour différentes différences de potentiel VGB appliquées entre le substrat de silicium et le circuit radiofréquence.
Une chute du niveau de génération du deuxième harmonique est également visible sur la figure 3, qui concerne un circuit radiofréquence formé sur un SOI comprenant un substrat de silicium présentant une haute résistivité électrique, pour une différence de potentiel VGB donnée appliquée entre le substrat de silicium de haute résistivité électrique du substrat SOI « trap rich » et le circuit radiofréquence.
Les figures 2 et 3 présentent le niveau de génération du troisième, respectivement du deuxième harmonique du signal de sortie, exprimé en dBm, en fonction du niveau du premier harmonique, c'est-à-dire la composante fondamentale, du signal d’entrée, également exprimé en dBm.
On rappelle que les puissances Pin et Pout en dBm sont simplement décalées d’un intervalle correspondant aux pertes de la ligne conductrice en dBm. Par exemple, si les pertes sont de 3 dBm sur l’ensemble de la ligne à la fréquence de la composante fondamentale, et que l’on observe un creux dans la courbe Pin vs. HD2 à +20 dBm de Pin, ce creux se trouvera dans la courbe Pout_H1 vs. HD2 à +17 dBm de Pout_H1.
On constate que ces courbes présentent un creux d’amplitude importante dans une gamme déterminée de la puissance Pin, cette gamme étant de largeur réduite et généralement située dans les valeurs élevées de puissance, autour d’une valeur notée PDip sur la figure 3.
La présence de ce creux implique que, de manière surprenante, dans cette gamme de puissance, le niveau de génération du troisième, respectivement du deuxième harmonique est sensiblement plus faible que si la courbe était restée sensiblement droite.
Les inventeurs expliquent la position de ce creux à la puissance d’entrée correspondant à la situation où l’amplitude crête du signal radiofréquence, notée Vpk, atteint ou dépasse la tension de bande plate, notée VFB. Ce creux apparaît donc pour un niveau de puissance en Watts PDip, associé à une amplitude de signal ypfefl.p, et exprimé par les équations suivantes :
Donc :
où ZREF est l’impédance de référence du système (généralement 50 Ohms), VGB est la différence de potentiel électrique appliquée entre le circuit radiofréquence et le substrat semi-conducteur, et VFb est la tension de bande plate de la structure semi-conducteur -isolant - métal. Cette tension caractérise un état du substrat semi-conducteur sous la couche électriquement isolante qui n’est ni en régime de désertion, ni en régime d’accumulation. Dans cet état, les niveaux de Fermi du métal, de l’isolant et du matériau semi-conducteur sont alignés.
Ainsi, le creux peut être placé au niveau de puissance souhaité par l’application d’une différence de potentiel VGB adéquate, de sorte que les équations ci-dessus soient respectées.
Comme illustré sur les figures 4 (a) à (d), il existe différentes situations selon les positions des tensions Vpk et VFB.
Dans tous les cas, il est possible de définir une différence de potentiel VGB qui permette de respecter cette équation VpkDip = |7GB - Ffb| ou tout au moins de s’en approcher.
On notera qu’il peut exister le long de la ligne conductrice une atténuation exprimée en dB/mm. La perte en Vpk sur un substrat de haute résistivité le long d’une ligne de quelques millimètres peut ainsi être d’un facteur 2.
Dans un tel cas, on pourra, au lieu de considérer une valeur Vpk unique comme ci-dessus, distinguer les bornes Vpkjn et Vpk_out :
Notamment, lorsque l’on considère une courbe de HD2 de Pout en fonction de H1 de Pout, et que l’on localise le creux PDip à un certain point de puissance de sortie (H1 de Pout), la valeur de Vpk à considérer est Vpk_out.
On notera que dans le cas de la figure 3, le circuit radiofréquence est formé sur un substrat SOI de type « trap rich » de mauvaise qualité, c’est-à-dire pour lequel la couche de silicium polycristallin a partiellement recristallisé. On attribue le phénomène de creux au fait que le comportement du substrat est alors similaire à celui d’un substrat de silicium de haute résistivité.
Les inventeurs ont donc mis à profit le phénomène susmentionné pour minimiser les distorsions harmoniques et/ou les distorsions d’intermodulation, pouvant concevoir et/ou adapter la position du creux à la puissance de travail désirée, afin de minimiser les termes de distorsion ou d’intermodulation générés.
Ainsi, comme on le voit sur la figure 5, si l’on compare la droite A qui correspond à un premier substrat ne présentant pas le creux susmentionné et la courbe B d’un second substrat présentant le creux, on observe que, pour une puissance donnée du signal
d’entrée, le niveau de génération du deuxième harmonique atteint un plafond qui est inférieur à la valeur atteinte avec la première courbe.
Dans l’exemple illustré, pour une puissance Pin du signal d’entrée correspondant à 20 dBm, le niveau de génération du deuxième harmonique est de -80 dBm pour le premier substrat, et au maximum de -95 dBm pour le second substrat. Ainsi, on gagne environ 15 dBm avec le second substrat si le niveau du premier harmonique du signal d’entrée est dans la gamme correspondant au creux. L’ajustement de la différence de potentiel VGB permet de déplacer le creux de la courbe de distorsion dans une gamme qui correspond à la puissance du signal d’entrée.
La figure 6 présente des courbes du niveau de génération du deuxième harmonique (en dBm) en fonction du niveau du premier harmonique du signal de sortie (en dBm), pour différentes différences de potentiel VGB appliquées.
Comme on peut le voir sur cette figure, une variation de VGB permet de déplacer significativement le creux.
Selon un mode de réalisation, la différence de potentiel VGB est fixe.
Selon un autre mode de réalisation, la différence de potentiel VGB est ajustée de manière dynamique, au cours du fonctionnement du circuit radiofréquence, afin de faire en sorte que le creux de la courbe de distorsion corresponde toujours à une puissance de fonctionnement déterminée du circuit radiofréquence ; ladite puissance peut être notamment la puissance maximale du signal d’entrée, ou une autre valeur de puissance choisie par l’homme du métier. A cet effet, le dispositif radiofréquence comprend une boucle d’asservissement de la différence de potentiel VGB sur la puissance Pin du signal d’entrée.
On notera que la conception du substrat semi-conducteur et de la couche électriquement isolante peut permettre d’ajuster la tension de bande plate VFb- Ainsi, par exemple, la tension VFb peut être modifiée par la modification de la quantité de charges électriques dans la couche électriquement isolante. La tension VFB peut également être modifiée par un dopage du substrat semi-conducteur, mais cette solution est moins préférée notamment dans le cas d’un substrat de haute résistivité compte tenu du fait que les dopants peuvent conduire à diminuer la résistivité électrique du substrat semi-conducteur et par conséquent à amplifier son caractère non linéaire.
Par ailleurs, des mesures ont mis en évidence l’effet de la température du circuit radiofréquence sur l’apparition du creux dans la courbe de distorsion.
Les figures 7A et 7B présentent ainsi des courbes de niveau de génération du second harmonique en fonction du niveau du premier harmonique pour un substrat SOI « trap rich » présentant, sous la couche électriquement isolante, une couche de silicium polycristallin de 0,4 pm d’épaisseur (figure 7A) et de 1,7 pm d’épaisseur (figure 7B), à des températures de 60° et 90°C.
Les courbes sont sensiblement linéaires pour une température de 60°C.
Pour une température de 90°C, on observe un creux dans la courbe de la figure 7A, tandis que celle de la figure 7B reste sensiblement linéaire.
La figure 7A met donc en évidence un effet de la température sur l’apparition d’un creux dans le niveau de génération du second harmonique. Cet effet semble s’expliquer par le fait que la température génère des porteurs de charge, qui vont remplir les pièges correspondant aux joints de grains du silicium polycristallin dont l’épaisseur est faible. Il en résulte que, pour une forte puissance Pin, le substrat SOI « trap rich » se comporte comme un substrat de haute résistivité et devient donc sensible au phénomène de bande plate.
La définition de la différence de potentiel VGB pourra donc avantageusement être effectuée à la température de fonctionnement prévue pour le circuit radiofréquence.
On pourra également mettre à profit cette observation pour contrôler le déplacement du creux en fonction de la température.
Ainsi, grâce à un capteur de température permettant de capter la température du circuit radiofréquence ou de son environnement immédiat, on pourra prendre en compte la température mesurée pour asservir la différence de potentiel VGB, afin d’assurer que le creux est en permanence dans la gamme de puissance de fonctionnement du circuit radiofréquence (par exemple la puissance maximale du signal).
Un tel capteur de température pourra par exemple être du type de celui décrit dans l’article de Deng F, He Y, Li B, et al. Design of an Embedded CMOS Température Sensor for Passive RFID Tag Chips. Passaro VMN, ed. Sensors (Basel, Switzerland). 2015; 15(5):11442-11453. doi:10.3390/s 150511442.
En pratique, l’invention peut être mise en œuvre de la manière suivante.
De manière connue en elle-même, le circuit radiofréquence est conçu, ce qui implique également la conception du substrat semi-conducteur et de la couche électriquement isolante sur laquelle il est formé.
De cette conception, on peut déduire la tension de bande plate de la structure métal - isolant - semi-conducteur.
Le cas échéant, on peut choisir de modifier la tension de bande plate, ce qui implique par exemple de modifier la quantité de charges dans la couche électriquement isolante.
Par ailleurs, connaissant la puissance Pin visée et la tension crête Vpk associée, il est possible de déduire de l’équation Vpk = | VGB - VFb | la valeur de la différence de potentiel VGB à appliquer entre le circuit radiofréquence et le substrat semi-conducteur.
Cette différence de potentiel peut être appliquée de différentes manières. D’une manière générale, elle nécessite un générateur de tension, avantageusement couplé à un module de contrôle de la tension configuré pour ajuster la tension dudit générateur en fonction de la puissance de fonctionnement du circuit radiofréquence. Ledit générateur de tension est distinct du dispositif permettant d’alimenter le circuit radiofréquence. Un contact doit par ailleurs être connecté électriquement au substrat semi-conducteur, afin d’appliquer audit substrat un potentiel de référence.
La figure 8A concerne un SOI comprenant un substrat de silicium de haute résistivité, comme sur la figure 1A dont elle reprend les signes de référence. Dans ce cas, une couche 4 de grille arrière, réalisée en un matériau électriquement conducteur, située sur la face arrière du substrat 1 (i.e. du côté opposé à la couche diélectrique 2) est mise à la masse de même que les deux lignes conductrices latérales. La ligne conductrice centrale est quant à elle mise au potentiel VGB. De manière alternative, la ligne conductrice centrale pourrait être mise à la masse et les autres électrodes (lignes conductrices latérales et couche de grille arrière) au potentiel -VGB.
La figure 8B concerne un SOI « trap rich » comprenant une couche de silicium polycristallin sous la couche électriquement isolante, comme sur la figure 1B dont elle reprend les signes de référence. Dans ce cas, une couche 4 de grille arrière électriquement conductrice située sur la face arrière du substrat 1 (i.e. du côté opposé à la couche diélectrique 2) est mise à la masse de même que les deux lignes conductrices latérales. La ligne conductrice centrale est quant à elle mise au potentiel VGB. De manière alternative, la ligne conductrice centrale pourrait être mise à la masse et les autres électrodes (lignes conductrices latérales et couche de grille arrière) au potentiel -VGB.
La figure 8C concerne un SOI « trap rich double BOX » comprenant une couche de silicium polycristallin entre deux couches électriquement isolantes, comme sur la figure 1CA dont elle reprend les signes de référence. Dans ce cas, une couche 4 de grille arrière électriquement conductrice située sur la face arrière du substrat 1 (i.e. du côté opposé à la couche diélectrique 2b) est mise à la masse de même que les deux lignes conductrices latérales. La ligne conductrice centrale est quant à elle mise au potentiel VGB. De manière alternative, la ligne conductrice centrale pourrait être mise à la masse et les autres électrodes (lignes conductrices latérales et couche de grille arrière) au potentiel -VGB.
On notera qu’il n’est pas indispensable de prévoir une couche de grille arrière sur la face arrière du substrat semi-conducteur pour permettre l’application de la différence de potentiel VGB. Un potentiel de référence peut être fixé dans le substrat semi-conducteur par tout autre moyen connu de l’homme du métier, tel qu’un via s’étendant à partir de la face avant au travers de la couche électriquement isolante jusque dans le substrat semi-conducteur.
REFERENCES
Deng F, He Y, Li B, et al. Design of an Embedded CMOS Température Sensor for Passive RFID Tag Chips. Passaro VMN, ed. Sensors (Basel, Switzerland). 2015; 15(5): 11442-11453. doi: 10.3390/s150511442
Claims (4)
- REVENDICATIONS1. Procédé pour minimiser une distorsion harmonique et/ou une distorsion d’intermodulation d’un signal radiofréquence se propageant dans un circuit radiofréquence (L) formé sur un substrat semi-conducteur (1) recouvert d’une couche électriquement isolante (2, 2b), dans lequel une courbe représentant ladite distorsion en fonction d’une puissance du signal d’entrée ou de sortie présente un creux autour d’une puissance déterminée (PDiP), ledit procédé étant caractérisé en ce qu’il comprend l’application, entre le circuit radiofréquence (L) et le substrat semi-conducteur (1), d’une différence de potentiel électrique (VGB) choisie de sorte à déplacer ledit creux vers une puissance de fonctionnement déterminée du circuit radiofréquence.
- 2. Procédé selon la revendication 1, dans lequel ladite différence de potentiel électrique (VGB) est choisie de sorte à respecter l’équation suivante : kp/c — | VGB ~ Vfb I > où Vpk est la tension crête du signal radiofréquence et VFb est la tension de bande plate. 3. Procédé selon l’une des revendications 1 ou 2, dans lequel le substrat semi-conducteur (1) présente une résistivité électrique supérieure à 500 Q.cm. 4. Procédé selon la revendication 3, dans lequel une couche (3) de silicium polycristallin est agencée entre le substrat semi-conducteur (1) et la couche électriquement isolante (2, 2b). 5. Procédé selon la revendication 4, dans lequel une couche électriquement isolante additionnelle (2a) est agencée entre le substrat semi-conducteur (1) et la couche (3) de silicium polycristallin. 6. Procédé selon l’une des revendications 1 à 5, dans lequel le substrat semi-conducteur (1) est en silicium. 7. Procédé selon l’une des revendications 1 à 6, comprenant l’ajustement de la différence de potentiel électrique (VGB) appliquée entre le substrat semi-conducteur (1) et le circuit radiofréquence en fonction de la puissance de fonctionnement du circuit radiofréquence. 8. Procédé selon l’une des revendications 1 à 7, comprenant en outre une mesure de la température du circuit radiofréquence, et l’ajustement de la différence de potentiel électrique (VGB) appliquée entre le substrat semi-conducteur (1) et le circuit radiofréquence en fonction de la température mesurée.
- 9. Procédé selon l’une des revendications 1 à 8, dans lequel la courbe représentant la distorsion du signal est une courbe du niveau de génération du deuxième ou du troisième harmonique du signal d’entrée ou du signal de sortie en fonction de la puissance du signal d’entrée ou de la composante fondamentale du signal de sortie. 10. Dispositif radiofréquence comprenant : - un circuit radiofréquence (L) formé sur un substrat semi-conducteur (1) recouvert d’une couche électriquement isolante (2, 2b), - un contact (4) connecté électriquement au substrat semi-conducteur (1), - un moyen d’application d’une différence de potentiel (VGB) entre ledit contact et le circuit radiofréquence, caractérisé en ce que ledit moyen d’application est configuré pour appliquer ladite différence de potentiel (VGB) choisie de sorte à déplacer un creux autour d’une puissance déterminée (PDip) dans une courbe représentant une distorsion harmonique et/ou une distorsion d’intermodulation d’un signal radiofréquence se propageant dans ledit circuit en fonction d’une puissance du signal d’entrée ou de sortie vers une puissance de fonctionnement déterminée dudit circuit radiofréquence.
- 11. Dispositif selon la revendication 10, dans lequel ledit moyen d’application de la différence de potentiel (VGB) comprend un générateur de tension et un module de contrôle de tension configuré pour ajuster la tension dudit générateur en fonction de la puissance de fonctionnement du circuit radiofréquence. 12. Dispositif selon l’une des revendications 10 ou 11, dans lequel le substrat semi-conducteur présente une résistivité électrique supérieure à 500 Q.cm. 13. Dispositif selon la revendication 12, dans lequel une couche (3) de silicium polycristallin est agencée entre le substrat semi-conducteur (1) et la couche électriquement isolante (2, 2b). 14. Dispositif selon la revendication 13, dans lequel une couche électriquement isolante additionnelle (2a) est agencée entre le substrat semi-conducteur (1) et la couche (3) de silicium polycristallin. 15. Dispositif selon l’une des revendications 10 à 14, dans lequel le substrat semi-conducteur (1) est en silicium. 16. Dispositif selon l’une des revendications 10 à 15, comprenant en outre un capteur de température couplé au moyen d’application de la différence de potentiel (VGB), ledit moyen étant configuré pour ajuster ladite différence de potentiel en fonction de la température mesurée par ledit capteur.
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1754567A FR3066858B1 (fr) | 2017-05-23 | 2017-05-23 | Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence |
| PCT/EP2018/063427 WO2018215498A1 (fr) | 2017-05-23 | 2018-05-23 | Procédé permettant de réduire à un minimum la distorsion d'un signal dans un circuit radiofréquence |
| JP2019559307A JP2020521353A (ja) | 2017-05-23 | 2018-05-23 | 無線周波数回路における信号の歪を最小化するための方法 |
| KR1020197037505A KR102532421B1 (ko) | 2017-05-23 | 2018-05-23 | 무선 주파수 회로에서 신호의 왜곡을 최소화하는 방법 |
| US16/614,732 US10819282B2 (en) | 2017-05-23 | 2018-05-23 | Method for minimizing distortion of a signal in a radiofrequency circuit |
| SG11201908913S SG11201908913SA (en) | 2017-05-23 | 2018-05-23 | Method for minimizing distortion of a signal in a radiofrequency circuit |
| CN201880030548.7A CN110622296B (zh) | 2017-05-23 | 2018-05-23 | 用于使射频电路中的信号失真最小化的方法 |
| EP18724587.3A EP3635777B1 (fr) | 2017-05-23 | 2018-05-23 | Procédé permettant de réduire à un minimum la distorsion d'un signal dans un circuit radiofréquence |
| TW107117577A TWI766024B (zh) | 2017-05-23 | 2018-05-23 | 用以使射頻電路中信號失真最小化之方法及射頻裝置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1754567A FR3066858B1 (fr) | 2017-05-23 | 2017-05-23 | Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence |
| FR1754567 | 2017-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3066858A1 FR3066858A1 (fr) | 2018-11-30 |
| FR3066858B1 true FR3066858B1 (fr) | 2019-06-21 |
Family
ID=59974522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1754567A Active FR3066858B1 (fr) | 2017-05-23 | 2017-05-23 | Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US10819282B2 (fr) |
| EP (1) | EP3635777B1 (fr) |
| JP (1) | JP2020521353A (fr) |
| KR (1) | KR102532421B1 (fr) |
| CN (1) | CN110622296B (fr) |
| FR (1) | FR3066858B1 (fr) |
| SG (1) | SG11201908913SA (fr) |
| TW (1) | TWI766024B (fr) |
| WO (1) | WO2018215498A1 (fr) |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075411A (en) * | 1997-12-22 | 2000-06-13 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for wideband predistortion linearization |
| FR2886465B1 (fr) * | 2005-05-27 | 2007-07-13 | Commissariat Energie Atomique | Composant microelectronique integre pour filtrage du bruit electromagnetique et circuit de transmission radiofrequence le comprenant |
| TWI416738B (zh) * | 2006-03-21 | 2013-11-21 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置 |
| US8131225B2 (en) * | 2008-12-23 | 2012-03-06 | International Business Machines Corporation | BIAS voltage generation circuit for an SOI radio frequency switch |
| US8026131B2 (en) * | 2008-12-23 | 2011-09-27 | International Business Machines Corporation | SOI radio frequency switch for reducing high frequency harmonics |
| US7843005B2 (en) * | 2009-02-11 | 2010-11-30 | International Business Machines Corporation | SOI radio frequency switch with reduced signal distortion |
| JP5375307B2 (ja) * | 2009-04-23 | 2013-12-25 | 株式会社村田製作所 | 半導体装置 |
| US8963246B2 (en) * | 2010-03-09 | 2015-02-24 | Inter-University Research Institute Corporation High Energy Accelerator Research Organization | Semiconductor device and method for manufacturing semiconductor device |
| US8674472B2 (en) * | 2010-08-10 | 2014-03-18 | International Business Machines Corporation | Low harmonic RF switch in SOI |
| FR2973159B1 (fr) * | 2011-03-22 | 2013-04-19 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de base |
| US20120313173A1 (en) * | 2011-06-07 | 2012-12-13 | Rf Micro Devices, Inc. | Method for isolating rf functional blocks on silicon-on-insulator (soi) substrates |
| CN103077949B (zh) * | 2013-01-28 | 2016-09-14 | 上海华虹宏力半导体制造有限公司 | 绝缘体上硅射频器件及其制作方法 |
| US9768056B2 (en) * | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
| EP2871775B1 (fr) * | 2013-11-12 | 2019-01-09 | Skyworks Solutions, Inc. | Dispositifs et procédés relatifs à des commutateurs radiofréquences présentant des performances améliorées |
| FI130149B (en) * | 2013-11-26 | 2023-03-15 | Okmetic Oyj | High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device |
| US20160035899A1 (en) * | 2014-07-30 | 2016-02-04 | Qualcomm Incorporated | Biasing a silicon-on-insulator (soi) substrate to enhance a depletion region |
| US9899499B2 (en) * | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| US10312134B2 (en) * | 2014-09-04 | 2019-06-04 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| US9356632B2 (en) * | 2014-10-07 | 2016-05-31 | Qualcomm Incorporated | Intermodulation distortion canceller for use in multi-carrier transmitters |
| US10381260B2 (en) * | 2014-11-18 | 2019-08-13 | GlobalWafers Co., Inc. | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers |
| JP6344271B2 (ja) * | 2015-03-06 | 2018-06-20 | 信越半導体株式会社 | 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法 |
| WO2016149113A1 (fr) * | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Couche de piégeage de charge thermiquement stable destinée à être utilisée dans la fabrication de structures semi-conducteur sur isolant |
| WO2016161029A1 (fr) * | 2015-03-31 | 2016-10-06 | Skyworks Solutions, Inc. | Polarisation de substrat pour dispositifs à transistor à effet de champ |
| KR101666752B1 (ko) * | 2015-06-18 | 2016-10-14 | 주식회사 동부하이텍 | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 |
| EP3144958B1 (fr) * | 2015-09-17 | 2021-03-17 | Soitec | Structure pour des applications de radiofréquence et procédé de fabrication d'une telle structure |
| US9831115B2 (en) * | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
| US10622247B2 (en) * | 2016-02-19 | 2020-04-14 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a buried high resistivity layer |
| US10468294B2 (en) * | 2016-02-19 | 2019-11-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
| US10269617B2 (en) * | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
| EP3533081B1 (fr) * | 2016-10-26 | 2021-04-14 | GlobalWafers Co., Ltd. | Substrat de silicium sur isolant à haute résistivité ayant une efficacité de piégeage de charge améliorée |
| EP3549162B1 (fr) * | 2016-12-05 | 2022-02-02 | GlobalWafers Co., Ltd. | Structure de silicium sur isolant à haute résistivité et son procédé de fabrication |
| US10263587B2 (en) * | 2016-12-23 | 2019-04-16 | Avago Technologies International Sales Pte. Limited | Packaged resonator with polymeric air cavity package |
| US10943813B2 (en) * | 2018-07-13 | 2021-03-09 | Globalwafers Co., Ltd. | Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability |
-
2017
- 2017-05-23 FR FR1754567A patent/FR3066858B1/fr active Active
-
2018
- 2018-05-23 CN CN201880030548.7A patent/CN110622296B/zh active Active
- 2018-05-23 WO PCT/EP2018/063427 patent/WO2018215498A1/fr active Application Filing
- 2018-05-23 TW TW107117577A patent/TWI766024B/zh active
- 2018-05-23 JP JP2019559307A patent/JP2020521353A/ja active Pending
- 2018-05-23 SG SG11201908913S patent/SG11201908913SA/en unknown
- 2018-05-23 KR KR1020197037505A patent/KR102532421B1/ko active IP Right Grant
- 2018-05-23 EP EP18724587.3A patent/EP3635777B1/fr active Active
- 2018-05-23 US US16/614,732 patent/US10819282B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI766024B (zh) | 2022-06-01 |
| TW201901968A (zh) | 2019-01-01 |
| JP2020521353A (ja) | 2020-07-16 |
| SG11201908913SA (en) | 2019-10-30 |
| CN110622296A (zh) | 2019-12-27 |
| KR102532421B1 (ko) | 2023-05-15 |
| KR20200010386A (ko) | 2020-01-30 |
| WO2018215498A1 (fr) | 2018-11-29 |
| CN110622296B (zh) | 2023-08-29 |
| EP3635777A1 (fr) | 2020-04-15 |
| US20200169222A1 (en) | 2020-05-28 |
| EP3635777B1 (fr) | 2021-01-13 |
| FR3066858A1 (fr) | 2018-11-30 |
| US10819282B2 (en) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2652197A1 (fr) | Transformateurs du type symetrique-dissymetrique perfectionnes. | |
| EP3627275B1 (fr) | Dispositif électronique capable de former un capteur de température ou une source de courant délivrant un courant indépendant de la température | |
| WO2018142052A1 (fr) | Structure pour application radiofréquence | |
| FR2691839A1 (fr) | Capteur à Effet Hall. | |
| FR2680927A1 (fr) | Processeur non lineaire a reflexion equilibree utilisant des transistors a effet de champ. | |
| EP3293880A1 (fr) | Circuit d adaptation pour amplificateur bas bruit et amplificateur bas bruit comprenant un tel circuit | |
| EP2614553A1 (fr) | Ligne de transmission haute frequence accordable | |
| FR3066858B1 (fr) | Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence | |
| EP0011694A1 (fr) | Procédé et dispositif d'ajustement réversible des paramètres électriques d'un circuit électrique | |
| EP0044758A1 (fr) | Dispositif de terminaison d'une ligne de transmission, en hyperfréquence, à taux d'ondes stationnaires minimal | |
| EP4088312B1 (fr) | Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| EP1233299A1 (fr) | Composant optique intégré monolithique comportant un modulateur et un transistor bipolaire à hétérojonction | |
| WO2001031349A1 (fr) | Capteur d'ondes electromagnetiques | |
| EP0040567B1 (fr) | Elément résistif en technique microbande | |
| EP0136941A2 (fr) | Perfectionnement aux commutateurs d'ondes électromagnétiques millimétriques | |
| FR2882204A1 (fr) | Circuit amplificateur large bande et circuit de polarisation | |
| EP1387409B1 (fr) | Commutateur optoélectronique ultra rapide à grand pouvoir d'isolement et large bande passante | |
| EP3648346B1 (fr) | Circuit de polarisation d'un composant de puissance | |
| EP2076960B1 (fr) | Oscillateur hyperfréquence en technologie des circuits intégrés | |
| EP1966888B1 (fr) | Generateur d'impulsions electriques de forte puissance | |
| FR2958085A1 (fr) | Ligne de transmission haute frequence accordable | |
| EP2036116B1 (fr) | Dispositif et procédé à capacité commandable | |
| FR3146766A1 (fr) | Transition améliorée entre un contact central d’un composant coaxial et une ligne de transmission, notamment radiofréquence (RF). | |
| FR3030476A1 (fr) | Mems rf capacitif destines a des applications de forte puissance | |
| EP1091425A2 (fr) | Capteur à effet Hall et circuit intégré comprenant un tel capteur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20181130 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |