KR20200010386A - 무선 주파수 회로에서 신호의 왜곡을 최소화하는 방법 - Google Patents

무선 주파수 회로에서 신호의 왜곡을 최소화하는 방법 Download PDF

Info

Publication number
KR20200010386A
KR20200010386A KR1020197037505A KR20197037505A KR20200010386A KR 20200010386 A KR20200010386 A KR 20200010386A KR 1020197037505 A KR1020197037505 A KR 1020197037505A KR 20197037505 A KR20197037505 A KR 20197037505A KR 20200010386 A KR20200010386 A KR 20200010386A
Authority
KR
South Korea
Prior art keywords
radio frequency
semiconductor substrate
frequency circuit
potential difference
power
Prior art date
Application number
KR1020197037505A
Other languages
English (en)
Other versions
KR102532421B1 (ko
Inventor
마르셀 브뢰카르트
프레데릭 알리베르
에릭 데보네
장-피에르 라스킨
마틴 랙
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20200010386A publication Critical patent/KR20200010386A/ko
Application granted granted Critical
Publication of KR102532421B1 publication Critical patent/KR102532421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C7/00—Modulating electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전기 절연 층(2, 2b)으로 코팅된 반도체 기판(1) 상에 형성된 무선 주파수 회로(L)에서 전파되는 무선 주파수 신호의 고조파 왜곡 및/또는 상호 변조 왜곡을 최소화하기 위한 방법에 관한 것이고, 여기서 입력 또는 출력 신호의 전력의 함수로서 상기 왜곡을 표현하는 곡선은 주어진 전력(PDip) 주위에서 트로프(trough)를 나타내고, 상기 방법은 무선 주파수 회로(L)와 반도체 기판(1) 사이에, 무선 주파수 회로의 주어진 동작 전력을 향해 상기 트로프를 이동시키도록 선택된 전위차(VGB)를 인가하는 단계를 포함하는 것을 특징으로 한다.

Description

무선 주파수 회로에서 신호의 왜곡을 최소화하는 방법
본 발명은 무선 주파수 회로에서 신호의 고조파 왜곡 및/또는 상호 변조 왜곡을 최소화하기 위한 방법에 관한 것이다.
반도체 기판들 상에 형성된 무선 주파수(RF) 회로들은 상기 기판들을 형성하는 재료의 비선형성(non-linearity)을 겪는다.
이러한 비선형성은 기판의 재료와 무선 주파수 회로 내에서 송신된 신호 사이의 상호작용들을 야기하며, 이러한 상호작용들은 고조파 왜곡 및/또는 상호 변조 왜곡(IMD)에 반영된다.
따라서, 무선 주파수 회로의 최적의 성능을 위해, 기판의 선형성을 최대화하는 것이 추구된다.
이와 관련하여, 전기통신 분야의 연속적인 표준들은 점점 더 엄격해지고 있다.
무선 주파수 애플리케이션들에서, 표면으로부터 베이스까지, 예를 들어 실리콘으로 제조된 전기 전도성 박층, 전기 절연 층 및 높은 전기 비저항(electrical resistivity)을 갖는 실리콘 캐리어 기판을 포함하는 SOI(silicon on insulator) 유형의 기판들을 사용하는 것이 공지되어 있다.
본 명세서에서, "높은 비저항"은 500Ω.cm 초과, 바람직하게는 1000Ω.cm 초과, 또는 그 이상의 전기 비저항을 의미하는 것으로 이해된다.
따라서, 도 1a는, 높은 전기 비저항을 갖는 실리콘 기판(1)인 캐리어 기판을 갖는 SOI 상에 형성된 무선 주파수 회로의 사시도를 예시한다. 상기 기판은 예를 들어 실리콘 산화물(SiO2)로 제조된 전기 절연 층(2)으로 코팅된다. 신호를 전도하도록 의도된 금속 라인(L)은 전기 절연 층(2) 상에 형성된다. 전기 절연 층(2) 상에 위치되는 층인 SOI의 반도체 박층은 라인들(L)을 증착하기 위해 적어도 국부적으로 제거되었고, 따라서, 이하 설명되는 도 1a 또는 도 1b 및 도 1c에서는 보이지 않는다.
그러나, 이러한 기판들의 선형성은 특정 애플리케이션들에 대해 너무 제한되어 있다.
또한, 전기 절연 층 아래에 위치된 전하 트랩 층을 갖는 SOI 기판들이 개발되었다. 이러한 기판들은 일반적으로 무선 주파수 애플리케이션들의 분야에서 '트랩 리치(trap rich)'라는 용어를 사용하여 언급된다.
따라서, 도 1b는 높은 전기 비저항을 갖는 실리콘 기판(1), 다결정 실리콘 층(3), 예를 들어 실리콘 산화물로 제조된 전기 절연 층(2) 및 신호를 전도하기 위한 금속 라인들(L)을 연속적으로 포함하는 무선 주파수 회로의 사시도를 예시한다. 다결정 실리콘 층(3)은 전기 절연 층 아래에 존재하는 전하들이 포획될 수 있는 입자 경계들의 존재로 인해 전하 포획 기능을 수행한다.
도 1c는, 말하자면, 높은 전기 비저항을 갖는 실리콘 기판(1), 제1 전기 절연 층(2a)(예를 들어, 실리콘 산화물로 제조됨), 다결정 실리콘 층(3), 제2 전기 절연 층(2b)(예를 들어, 실리콘 산화물로 제조됨) 및 신호를 전도하기 위한 금속 라인들(L)을 연속적으로 포함하는 '이중 BOX'(또는 '이중 매립 산화물') 구조로 지칭되는 무선 주파수 회로의 사시도를 예시한다.
'트랩 리치' 유형의 기판들은 무선 주파수 애플리케이션들에서 양호한 결과들을 제공하지만, 회로 성능 관점에서 요건들의 증가는 기생 고조파의 생성을 최소화하기 위한 추가적인 수단을 개발하는 것을 필요하게 한다.
따라서, 본 발명의 하나의 목적은 상기 회로가 형성된 기판의 비선형성에 의해 야기되는 고조파 왜곡 및/또는 상호 변조 왜곡을 감소시킬 수 있는 무선 주파수 회로를 제어하기 위한 방법을 설계하는 것이다.
이를 위해, 본 발명은 전기 절연 층으로 코팅된 반도체 기판 상에 형성된 무선 주파수 회로에서 전파되는 무선 주파수 신호의 고조파 왜곡 및/또는 상호 변조 왜곡을 최소화하기 위한 방법을 제안하며, 여기서 입력 또는 출력 신호의 전력의 함수로서 상기 왜곡을 표현하는 곡선이 주어진 전력 주위에서 트로프(trough)를 나타내고, 상기 방법은 무선 주파수 회로와 반도체 기판 사이에, 무선 주파수 회로의 주어진 동작 전력을 향해 상기 트로프를 이동시키도록 선택된 전위차를 인가하는 단계를 포함하는 것을 특징으로 한다.
특히, 유리하게는, 상기 전위차는 하기 방정식을 준수하도록 선택된다:
Figure pct00001
, 여기서 Vpk는 무선 주파수 신호의 피크 전압이고, VFB는 금속(무선 주파수 회로의 반도체 라인들)-절연체-반도체 구조의 플랫 밴드 전압(flat band voltage)이다.
일 실시예에 따르면, 반도체 기판은 500Ω.cm보다 큰 전기 비저항을 갖는다.
일 구현 형태에 따르면, 다결정 실리콘 층이 반도체 기판과 전기 절연 층 사이에 배열된다.
선택적으로, 추가적인 전기 절연 층은 반도체 기판과 다결정 실리콘 층 사이에 배열될 수 있다.
일 실시예에 따르면, 반도체 기판은 실리콘으로 제조된다.
본 발명의 일 구현 형태에 따르면, 방법은 무선 주파수 회로의 동작 전력에 따라 반도체 기판과 무선 주파수 회로 사이에 인가된 전위차를 조정하는 단계를 포함한다.
유리하게는, 방법은 또한 무선 주파수 회로의 온도를 측정하는 단계, 및 측정된 온도에 따라 반도체 기판과 무선 주파수 회로 사이에 인가된 전위차를 조정하는 단계를 포함할 수 있다.
신호의 왜곡을 표현하는 곡선은 통상적으로 입력 신호의 전력 또는 출력 신호의 기본 성분의 함수로서, 입력 신호 또는 출력 신호의 제2 또는 제3 고조파의 생성 레벨의 곡선이다.
본 발명의 다른 주제는 이러한 고조파 및/또는 상호 변조 왜곡이 또한 최소화될 수 있는 무선 주파수 디바이스에 관한 것이다.
상기 디바이스는,
- 전기 절연 층으로 코팅된 반도체 기판 상에 형성된 무선 주파수 회로,
- 반도체 기판에 전기적으로 연결된 접촉부,
- 상기 접촉부와 무선 주파수 회로 사이에 전위차를 인가하기 위한 수단을 포함하고,
상기 디바이스는, 상기 인가 수단이 입력 또는 출력 신호의 전력의 함수로서 상기 회로에서 전파되는 무선 주파수 신호의 고조파 왜곡 및/또는 상호 변조 왜곡을 표현하는 곡선에서 주어진 전력 주위의 트로프를 상기 무선 주파수 회로의 주어진 동작 전력을 향해 이동시키도록 선택된 상기 전위차를 인가하도록 구성되는 것을 특징으로 한다.
일 실시예에 따르면, 상기 전위차를 인가하기 위한 수단은 전압 생성기 및 무선 주파수 회로의 동작 전력에 따라 상기 생성기의 전압을 조정하도록 구성된 전압 제어 모듈을 포함한다.
일 실시예에 따르면, 반도체 기판은 500Ω.cm보다 큰 전기 비저항을 갖는다.
일 구현 형태에 따르면, 다결정 실리콘 층이 반도체 기판과 전기 절연 층 사이에 배열된다.
선택적으로, 추가적인 전기 절연 층은 반도체 기판과 다결정 실리콘 층 사이에 배열된다.
일 실시예에 따르면, 반도체 기판은 실리콘으로 제조된다.
디바이스는 또한 전위차를 인가하기 위한 수단에 결합된 온도 센서를 포함할 수 있고, 상기 수단은 상기 센서에 의해 측정된 온도에 따라 상기 전위차를 조정하도록 구성된다.
본 발명의 다른 이성들 및 특징들은 첨부된 도면들을 참조하여 하기 상세한 설명으로부터 나타날 것이다.
도 1a는, 높은 전기 비저항을 갖는 SOI 기판 상에 형성된 무선 주파수 회로의 사시도이다.
도 1b는, '트랩 리치' 유형의 SOI 기판 상에 형성된 무선 주파수 회로의 사시도이다.
도 1c는, '이중 BOX' 유형의 '트랩 리치' SOI 상에 형성된 무선 주파수 회로의 사시도이다.
도 2는 기판과 무선 주파수 회로 사이에 인가된 다양한 전위차들에 대해, 표준 비저항을 갖는 실리콘 기판에 대한 출력 신호(dBm 단위)의 제1 고조파 레벨의 함수로서 제3 고조파(dBm 단위)의 생성 레벨의 곡선들을 도시한다.
도 3은 높은 비저항을 갖는 실리콘 캐리어 기판을 갖는 '트랩 리치' SOI 기판에 대해, 입력 신호(dBm 단위)의 제1 고조파 레벨의 함수로서 제2 고조파(dBm 단위)의 생성 레벨의 곡선들을 도시한다.
도 4는 신호의 피크 전압의 함수로서 금속-절연체-반도체 구조의 플랫 밴드 전압을 달성하기 위해 반도체 기판과 무선 주파수 회로 사이에 인가될 전압의 다양한 구성들을 도시한다.
도 5는 제1 고조파 레벨의 함수로서 제2 고조파의 생성 레벨의 트로프의 위치를 조정함으로써 제공되는 성능 최적화의 원리를 도시한다.
도 6은 반도체 기판과 무선 주파수 회로 사이에 인가된 다양한 전위차들에 대해, 높은 비저항을 갖는 실리콘 캐리어 기판을 갖는 SOI 기판에 대한 출력 신호(dBm 단위)의 제1 고조파 레벨의 함수로서 제2 고조파(dBm 단위)의 생성 레벨의 곡선들을 도시한다.
도 7a 및 도 7b는, 60°및 90℃의 온도들에서, 0.4 ㎛의 두께 및 1.7 ㎛의 두께를 각각 갖는, 전기 절연 층 아래에 다결정 실리콘 층을 갖는 '트랩 리치' SOI 기판에 대한 제1 고조파 레벨의 함수로서 제2 고조파의 생성 레벨의 곡선들을 도시한다.
도 8a 내지 8c는 각각 높은 비저항을 갖는 실리콘 캐리어 기판을 갖는 SOI 기판, '트랩 리치' SOI 기판 및 '트랩 리치 이중 BOX' SOI 기판에 적용되는 본 발명의 실시예들을 예시한다.
도면을 명확하게 하기 위해, 기판들을 형성하는 다양한 층들은 반드시 축척대로 도시되지 않는다.
본 발명은 전기 절연 층으로 코팅된 특정 반도체 기판들에 있어서, 입력 신호의 특정 전력에 대한 고조파의 생성 레벨 또는 상호 변조 레벨의 국부적 저하의 관측에 기초한다.
본 명세서에서, 용어 '고조파의 생성 레벨'은 dBm 단위로 표현된 무선 주파수 회로의 출력에서 측정된 주어진 고조파의 전력을 의미하는 것으로 이해된다. 이러한 전력은 입력 신호(그 다음, 표기 'in'이 사용될 것임) 또는 출력 신호(그 다음, 표기 'out'이 사용될 것임)의 기본 성분의 전력에 대해 표현될 수 있다.
본 설명의 나머지에서, 종종 제2 고조파(HD2로 표기됨)의 생성 레벨이 고려될 것이지만, 본 발명은 또한 더 높은 생성된 고조파, 예를 들어 제3 고조파(HD3으로 표기됨)의 레벨, 또는 심지어 상호 변조 레벨을 고려하여 구현될 수 있다. 일반적 방식으로, 이러한 레벨들은 기판의 비선형성을 표현한다.
본 설명의 나머지에서, 예는 일반적으로 실리콘 산화물 층으로 코팅된 높은 비저항을 갖는 실리콘 기판에 관한 것이지만, 본 발명은 전기 절연 층으로 코팅된 반도체 기판에 보다 일반적으로 적용된다. 일반적으로, 이러한 반도체 기판들은 전기 절연 층 상에 전기 전도성 라인들을 증착시키기 위해 반도체 박층이 적어도 국부적으로 제거되는 SOI 기판에 속한다(반도체 박층은 전자 컴포넌트들을 형성하기 위해 기판의 다른 영역들에서 유지될 수 있다). 대안으로서, 전기 절연 층은 SOI 기판이 형성되지 않고 높은 비저항 또는 표준 비저항을 갖는 반도체 기판의 산화에 의해 형성될 수 있다.
제3 고조파의 생성 레벨에서의 감소는 도 2에서 볼 수 있는데, 이는 실리콘 기판과 무선 주파수 회로 사이에 인가된 다양한 전위차들 VGB에 대해, 표준 전기 비저항(예를 들어, 10 Ω.cm 정도로 전술된 높은 비저항보다 낮음)을 갖는 실리콘 기판을 포함하는 SOI 상에 형성된 무선 주파수 회로에 관한 것이다.
제2 고조파의 생성 레벨에서의 감소는 또한 도 3에서 볼 수 있는데, 이는 '트랩 리치' SOI 기판의 높은 전기 비저항을 갖는 실리콘 기판과 무선 주파수 회로 사이에 인가된 주어진 전위차 VGB에 대해, 높은 전기 비저항을 갖는 실리콘 기판을 포함하는 SOI 상에 형성된 무선 주파수 회로에 관한 것이다.
도 2 및 도 3은, 말하자면, dBm으로 표현되는 입력 신호의 기본 성분인 제1 고조파 레벨의 함수로서, 또한 dBm으로 표현되는 출력 신호의 제3 및 제2 고조파의 생성 레벨을 각각 도시한다.
dBm 단위인 전력들 Pin 및 Pout는 dBm 단위인 전도성 라인의 손실들에 대응하는 간격만큼 간단히 오프셋되는 것을 상기한다. 예를 들어, 손실들이 기본 성분의 주파수에서 전체 라인에 걸쳐 3 dBm이고, 트로프가 Pin으로부터 +20 dBm에서 곡선 Pin 대 HD2에서 관측되면, 이러한 트로프는 곡선 Pout_H1 대 HD2에서 Pout_H1로부터 +17 dBm에 위치될 것이다.
이러한 곡선들은 전력 Pin의 주어진 범위에서 상당한 진폭을 갖는 트로프를 가지며, 이러한 범위는 폭이 작고 일반적으로 높은 전력 값들에 위치되며, 도 3에서 PDip로 표기된 값 주위에 있다.
이러한 트로프의 존재는 놀랍게도, 이러한 전력 범위에서, 제2 고조파 각각의 제3의 생성 레벨이, 곡선이 실질적으로 직선으로 유지된 경우보다 실질적으로 낮음을 의미한다.
본 발명자들은 Vpk로 표기된 무선 주파수 신호의 피크 진폭이 VFB로 표기된 플랫 밴드 전압에 도달하거나 이를 초과하는 상황에 대응하는 입력 전력을 통해 이러한 트로프의 위치를 처리한다. 따라서, 이러한 트로프는 신호 진폭
Figure pct00002
과 연관된 와트 단위의 전력 레벨 P_Dip에 대해 나타나며 다음 방정식들로 표현된다.
Figure pct00003
따라서,
Figure pct00004
여기서 ZREF는 시스템의 기준 임피던스(일반적으로 50 옴)이고, VGB는 무선 주파수 회로와 반도체 기판 사이에 적용되는 전위차이며, VFB는 반도체-절연체-금속 구조의 플랫 밴드 전압이다. 이러한 전압은 유기 영역(desertion regime) 또는 축적 영역에 있지 않은 전기 절연 층 아래의 반도체 기판의 상태를 특성화한다. 이러한 상태에서, 금속, 절연체 및 반도체 재료의 페르미(Fermi) 레벨이 정렬된다.
따라서, 트로프는 상기 방정식들을 준수하기 위해 적절한 전위차 VGB를 인가함으로써 원하는 전력 레벨에 위치될 수 있다.
도 4의 (a) 내지 (d)에 예시된 바와 같이, 전압 Vpk 및 VFB의 위치들에 따라 다양한 상황들이 존재한다.
어느 경우이든, 이러한 방정식
Figure pct00005
을 준수할 수 있게 하거나 최소한 그에 가깝게 되게 하는 전위차 VGB를 정의할 수 있다.
전도성 라인을 따라 dB/mm 단위로 표현되는 감쇠가 있을 수 있음을 주목할 것이다. 따라서, 수 밀리미터의 라인을 따라 높은 비저항을 갖는 기판 상에서의 Vpk 관점의 손실은 2배가 될 수 있다.
이러한 경우, 위에서와 같이 단일 값 Vpk를 고려하는 대신 단자들 Vpk_in과 Vpk_out을 구별할 수 있다:
Figure pct00006
특히, Pout의 H1의 함수로서 Pout의 HD2의 곡선을 고려하고 트로프 PDip가 특정 출력 전력 포인트(Pout의 H1)에 위치할 때, 고려될 Vpk의 값은 Vpk_out이다.
도 3의 경우에, 무선 주파수 회로는 불량한 품질인, 즉 다결정 실리콘 층이 부분적으로 재결정화된 '트랩 리치'유형의 SOI 기판 상에 형성됨을 주목할 것이다. 트로프 현상은 기판의 거동이 높은 비저항을 갖는 실리콘 기판의 거동과 유사하다는 사실에 기인한다.
따라서, 본 발명자들은 고조파 왜곡 및/또는 상호 변조 왜곡을 최소화하기 위해 전술된 현상을 이용하는데, 이는, 이러한 현상이, 생성되는 왜곡 또는 상호 변조 항들을 최소화하기 위해 트로프의 위치를 원하는 동작 전력으로 설계 및/또는 조정할 수 있기 때문이다.
따라서, 도 5에 도시된 바와 같이, 전술된 트로프를 갖지 않는 제1 기판에 대응하는 직선 A가 트로프를 갖는 제2 기판의 곡선 B와 비교되면, 주어진 입력 신호의 전력에서, 제2 고조파의 생성 레벨은 제1 곡선으로 도달된 값보다 낮은 천장에 도달하는 것이 관측된다.
예시된 예에서, 20 dBm에 대응하는 입력 신호의 전력 Pin에 대해, 제2 고조파의 생성 레벨은 제1 기판에 대해 -80 dBm이고, 제2 기판에 대해 최대 -95 dBm이다. 따라서, 입력 신호의 제1 고조파의 레벨이 트로프에 대응하는 범위 내에 있으면 제2 기판에 있어서 약 15dBm의 이득이 존재한다.
전위차 VGB를 조정하는 것은 왜곡 곡선의 트로프를 입력 신호의 전력에 대응하는 범위로 이동시킬 수 있다.
도 6은 다양한 인가된 전위차들 VGB에 대해, 출력 신호(dBm 단위)의 제1 고조파 레벨의 함수로서 제2 고조파(dBm 단위)의 생성 레벨의 곡선들을 도시한다.
이러한 도면에서 볼 수 있는 바와 같이, VGB를 변경하는 것은 트로프를 상당히 이동시킬 수 있다.
일 실시예에 따르면, 전위차 VGB가 고정된다.
다른 실시예에 따르면, 전위 곡선 VGB는 무선 주파수 회로의 동작 동안 동적으로 조정되어, 왜곡 곡선의 트로프가 항상 무선 주파수 회로의 주어진 동작 전력에 대응하고; 상기 전력은 특히 입력 신호의 최대 전력, 또는 당업자에 의해 선택된 다른 전력 값일 수 있는 것을 보장한다.
이를 위해, 무선 주파수 디바이스는 입력 신호의 전력 Pin에 대한 전위차 VGB를 서보-제어(servo-controlling)하기 위한 루프를 포함한다.
반도체 기판 및 전기 절연 층의 설계는 플랫 밴드 전압 VFB를 조정하는 것을 가능하게 할 수 있음을 주목할 것이다. 따라서, 예를 들어, 전압 VFB는 전기 절연 층에서 전하량을 수정함으로써 수정될 수 있다. 전압 VFB는 또한 반도체 기판을 도핑함으로써 수정될 수 있지만, 이러한 솔루션은 특히 도펀트들이 반도체 기판의 전기 비저항에서의 감소 및 그에 따른 비선형 성질의 증폭을 초래할 수 있다는 사실로 인해 높은 비저항을 갖는 기판의 경우 특히 바람직하지 않다.
또한, 측정들은 왜곡 곡선에서 트로프의 외관에 대한 무선 주파수 회로의 온도의 영향을 입증하였다.
따라서, 도 7a 및 도 7b는, 60°및 90℃의 온도들에서, 0.4 ㎛(도 7a)의 두께 및 1.7 ㎛(도 7b)의 두께를 갖는, 전기 절연 층 아래에 다결정 실리콘 층을 갖는 '트랩 리치' SOI 기판에 대한 제1 고조파 레벨의 함수로서 제2 고조파의 생성 레벨의 곡선들을 도시한다.
곡선은 60℃의 온도에서 실질적으로 선형이다.
90℃의 온도에 대해, 도 7a의 곡선에서 트로프가 관측되는 한편, 도 7b의 곡선은 실질적으로 선형으로 유지된다.
따라서, 도 7a는 제2 고조파의 생성 레벨에서 트로프의 외관에 대한 온도의 영향을 입증한다. 이러한 효과는, 온도가 전하 캐리어들을 생성한다는 사실에 의해 설명되도록 나타나며, 전하 캐리어들은 두께가 작은 다결정 실리콘의 입자 경계들에 대응하는 트랩들을 채울 것이다. 그 결과, 고전력 Pin의 경우, '트랩 리치' SOI 기판은 높은 비저항을 갖는 기판처럼 동작하고, 따라서 플랫 밴드 현상에 민감하게 된다.
따라서, 전위차 VGB는 유리하게는 무선 주파수 회로에 대해 예상되는 동작 온도에서 정의될 수 있다.
또한, 온도에 따라 트로프의 이동을 제어하기 위해 이러한 관측을 이용하는 것이 가능하다.
따라서, 무선 주파수 회로 또는 그 바로 주변의 온도를 감지할 수 있게 하는 온도 센서에 의해, 전위차 VGB를 제어하기 위해 측정된 온도를 고려하여, 최저점이 항상 무선 주파수 회로의 동작 전력 범위(예를 들어, 신호의 최대 전력) 내에 있는 것을 보장할 수 있다.
이러한 온도 센서는 예를 들어 Deng F, He Y, Li B 등에 의한 기사, Design of an Embedded CMOS Temperature Sensor for Passive RFID Tag Chips. Passaro VMN, ed. Sensors (Basle, Switzerland). 2015;15(5):11442-11453. doi:10.3390/s150511442에서 설명된 유형일 수 있다.
실제로, 본 발명은 다음과 같이 구현될 수 있다.
공지된 방식으로, 무선 주파수 회로가 설계되고, 이는 일반적으로 반도체 기판 및 그 위에 형성된 전기 절연 층을 설계하는 것을 수반한다.
이러한 설계로부터, 금속-절연체-반도체 구조의 플랫 밴드 전압을 유도할 수 있다.
적절한 경우, 플랫 밴드 전압을 수정하도록 선택하는 것이 가능하고, 이는 예를 들어 전기 절연 층에서 전하량을 수정한다.
또한, 목표 전력 Pin 및 연관된 피크 전압 Vpk에 대한 지식으로, 방정식
Figure pct00007
으로부터, 무선 주파수 회로와 반도체 기판 사이에 인가될 전위차 VGB의 값을 유도하는 것이 가능하다.
이러한 전위차는 다양한 방식들로 인가될 수 있다. 일반적으로, 전압을 제어하기 위한 모듈에 유리하게 결합된 전압 생성기가 요구되며, 이러한 모듈은 무선 주파수 회로의 동작 전력에 따라 상기 생성기의 전압을 조정하도록 구성된다. 상기 전압 생성기는 무선 주파수 회로에 전력을 공급하기 위한 디바이스와 별개이다. 또한, 상기 기판에 기준 전위를 인가하기 위해 접촉부가 반도체 기판에 전기적으로 연결되어야 한다.
도 8a는 도 1a에서와 같이 높은 비저항을 갖는 실리콘 기판을 포함하는 SOI에 관한 것이며, 이들의 참조 부호들은 도 8a에 의해 채택된다. 이러한 경우, 전기 전도성 재료로 제조되고 기판(1)의 후면 상에(즉, 유전체 층(2)의 반대쪽에 있는) 후방 게이트 층(4)이 2개의 측방향 전도성 라인들과 같이 접지된다. 중앙 전도성 라인은 그 일부에 대해 잠재적인 VGB로 설정된다. 대안으로서, 중앙 전도성 라인은 접지될 수 있고, 다른 전극들(측방향 전도성 라인들 및 후방 게이트 층)은 전위 -VGB로 설정된다.
도 8b는 도 1b에서와 같이 전기 절연 층 아래에 다결정 실리콘 기판을 포함하는 '트랩 리치' SOI에 관한 것이며, 이들의 참조 부호들은 도 8b에 의해 채택된다. 이러한 경우, 기판(1)의 후면 상에(즉, 유전체 층(2)의 반대쪽에 있는) 위치된 전기 전도성 후방 게이트 층(4)이 2개의 측방향 전도성 라인들과 같이 접지된다. 중앙 전도성 라인은 그 일부에 대해 잠재적인 VGB로 설정된다. 대안으로서, 중앙 전도성 라인은 접지될 수 있고, 다른 전극들(측방향 전도성 라인들 및 후방 게이트 층)은 전위 -VGB로 설정된다.
도 8c는 도 1c에서와 같이 2개의 전기 절연 층들 사이에 다결정 실리콘 기판을 포함하는 '트랩 리치 이중 BOX' SOI에 관한 것이며, 이들의 참조 부호들은 도 8c에 의해 채택된다. 이러한 경우, 기판(1)의 후면 상에(즉, 유전체 층(2b)의 반대쪽에 있는) 위치된 전기 전도성 후방 게이트 층(4)이 2개의 측방향 전도성 라인들과 같이 접지된다. 중앙 전도성 라인은 그 일부에 대해 잠재적인 VGB로 설정된다. 대안으로서, 중앙 전도성 라인은 접지될 수 있고, 다른 전극들(측방향 전도성 라인들 및 후방 게이트 층)은 전위 -VGB로 설정된다.
전위차 VGB를 인가할 수 있게 하기 위해 반도체 기판의 후면 상에 후방 게이트 층을 제공하는 것은 필수적이 아님을 주목할 것이다. 기준 전위는 전면으로부터 전기 절연 층을 통해 반도체 기판 내까지 연장되는 비아와 같은, 당업자에게 공지된 임의의 다른 수단에 의해 반도체 기판에서 설정될 수 있다.
참조문헌
Deng F, He Y, Li B, et al. Design of an Embedded CMOS Temperature Sensor for Passive RFID Tag Chips. Passaro VMN, ed. Sensors (Basle, Switzerland). 2015;15(5):11442-11453. doi:10.3390/s150511442

Claims (16)

  1. 전기 절연 층(2, 2b)으로 코팅된 반도체 기판(1) 상에 형성된 무선 주파수 회로(L)에서 전파되는 무선 주파수 신호의 고조파 왜곡 및/또는 상호 변조 왜곡을 최소화하기 위한 방법으로서,
    입력 또는 출력 신호의 전력의 함수로서 상기 왜곡을 표현하는 곡선은 주어진 전력(PDip) 주위에서 트로프(trough)를 나타내고,
    상기 방법은 상기 무선 주파수 회로(L)와 상기 반도체 기판(1) 사이에, 상기 무선 주파수 회로의 주어진 동작 전력을 향해 상기 트로프를 이동시키도록 선택된 전위차(VGB)를 인가하는 단계를 포함하는 것을 특징으로 하는,
    방법.
  2. 제1항에 있어서,
    상기 전위차(VGB)는
    Figure pct00008
    을 준수하도록 선택되고, Vpk는 상기 무선 주파수 신호의 피크 전압이고 VFB는 플랫 밴드 전압(flat band voltage)인,
    방법.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체 기판(1)은 500Ω.cm보다 큰 전기 비저항을 갖는,
    방법.
  4. 제3항에 있어서,
    상기 반도체 기판(1)과 상기 전기 절연 층(2, 2b) 사이에 다결정 실리콘 층(3)이 배열되는,
    방법.
  5. 제4항에 있어서,
    상기 반도체 기판(1)과 상기 다결정 실리콘 층(3) 사이에 추가적인 전기 절연 층(2a)이 배열되는,
    방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반도체 기판(1)은 실리콘으로 제조되는,
    방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 무선 주파수 회로의 상기 동작 전력에 따라 상기 반도체 기판(1)과 상기 무선 주파수 회로 사이에 인가된 상기 전위차(VGB)를 조정하는 단계를 포함하는,
    방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 무선 주파수 회로의 온도를 측정하는 단계, 및 상기 측정된 온도에 따라 상기 반도체 기판(1)과 상기 무선 주파수 회로 사이에 인가된 상기 전위차(VGB)를 조정하는 단계를 더 포함하는,
    방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 신호의 왜곡을 표현하는 상기 곡선은 상기 입력 신호의 전력 또는 상기 출력 신호의 기본 성분의 함수로서, 상기 입력 신호 또는 상기 출력 신호의 제2 또는 제3 고조파의 생성 레벨의 곡선인,
    방법.
  10. 무선 주파수 디바이스로서,
    - 전기 절연 층(2, 2b)으로 코팅된 반도체 기판(1) 상에 형성된 무선 주파수 회로(L),
    - 상기 반도체 기판(1)에 전기적으로 연결된 접촉부(4),
    - 상기 접촉부와 상기 무선 주파수 회로 사이에 전위차(VGB)를 인가하기 위한 수단
    을 포함하고,
    상기 인가 수단이 입력 또는 출력 신호의 전력의 함수로서 상기 회로에서 전파되는 무선 주파수 신호의 고조파 왜곡 및/또는 상호 변조 왜곡을 표현하는 곡선에서 주어진 전력(PDip) 주위의 트로프를 상기 무선 주파수 회로의 주어진 동작 전력을 향해 이동시키도록 선택된 상기 전위차(VGB)를 인가하도록 구성되는 것을 특징으로 하는,
    무선 주파수 디바이스.
  11. 제10항에 있어서,
    상기 전위차(VGB)를 인가하기 위한 수단은 전압 생성기 및 상기 무선 주파수 회로의 동작 전력에 따라 상기 생성기의 전압을 조정하도록 구성된 전압 제어 모듈을 포함하는,
    무선 주파수 디바이스.
  12. 제10항 또는 제11항에 있어서,
    상기 반도체 기판은 500Ω.cm보다 큰 전기 비저항을 갖는,
    무선 주파수 디바이스.
  13. 제12항에 있어서,
    상기 반도체 기판(1)과 상기 전기 절연 층(2, 2b) 사이에 다결정 실리콘 층(3)이 배열되는,
    무선 주파수 디바이스.
  14. 제13항에 있어서,
    상기 반도체 기판(1)과 상기 다결정 실리콘 층(3) 사이에 추가적인 전기 절연 층(2a)이 배열되는,
    무선 주파수 디바이스.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 반도체 기판(1)은 실리콘으로 제조되는,
    무선 주파수 디바이스.
  16. 제10항 내지 제15항 중 어느 한 항에 있어서,
    상기 전위차(VGB)를 인가하기 위한 수단에 결합된 온도 센서를 더 포함하고, 상기 수단은 상기 센서에 의해 측정된 온도에 따라 상기 전위차를 조정하도록 구성되는,
    무선 주파수 디바이스.
KR1020197037505A 2017-05-23 2018-05-23 무선 주파수 회로에서 신호의 왜곡을 최소화하는 방법 KR102532421B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1754567 2017-05-23
FR1754567A FR3066858B1 (fr) 2017-05-23 2017-05-23 Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
PCT/EP2018/063427 WO2018215498A1 (en) 2017-05-23 2018-05-23 Method for minimizing distortion of a signal in a radiofrequency circuit

Publications (2)

Publication Number Publication Date
KR20200010386A true KR20200010386A (ko) 2020-01-30
KR102532421B1 KR102532421B1 (ko) 2023-05-15

Family

ID=59974522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037505A KR102532421B1 (ko) 2017-05-23 2018-05-23 무선 주파수 회로에서 신호의 왜곡을 최소화하는 방법

Country Status (9)

Country Link
US (1) US10819282B2 (ko)
EP (1) EP3635777B1 (ko)
JP (1) JP2020521353A (ko)
KR (1) KR102532421B1 (ko)
CN (1) CN110622296B (ko)
FR (1) FR3066858B1 (ko)
SG (1) SG11201908913SA (ko)
TW (1) TWI766024B (ko)
WO (1) WO2018215498A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010075051A1 (en) * 2008-12-23 2010-07-01 International Business Machines Corporation Bias voltage generation circuit for an soi radio frequency switch
WO2010091755A1 (en) * 2009-02-11 2010-08-19 International Business Machines Corporation Soi radio frequency switch with reduced signal distortion
US20120038024A1 (en) * 2010-08-10 2012-02-16 International Business Machines Corporation Low harmonic rf switch in soi
EP2503592A1 (en) * 2011-03-22 2012-09-26 Soitec Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
EP3144958A1 (en) * 2015-09-17 2017-03-22 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
KR20170040202A (ko) * 2014-07-30 2017-04-12 퀄컴 인코포레이티드 공핍 영역을 강화시키기 위해 soi 기판을 바이어싱하는 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075411A (en) * 1997-12-22 2000-06-13 Telefonaktiebolaget Lm Ericsson Method and apparatus for wideband predistortion linearization
FR2886465B1 (fr) * 2005-05-27 2007-07-13 Commissariat Energie Atomique Composant microelectronique integre pour filtrage du bruit electromagnetique et circuit de transmission radiofrequence le comprenant
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
US8026131B2 (en) * 2008-12-23 2011-09-27 International Business Machines Corporation SOI radio frequency switch for reducing high frequency harmonics
JP5375307B2 (ja) * 2009-04-23 2013-12-25 株式会社村田製作所 半導体装置
US8963246B2 (en) * 2010-03-09 2015-02-24 Inter-University Research Institute Corporation High Energy Accelerator Research Organization Semiconductor device and method for manufacturing semiconductor device
US20120313173A1 (en) * 2011-06-07 2012-12-13 Rf Micro Devices, Inc. Method for isolating rf functional blocks on silicon-on-insulator (soi) substrates
CN103077949B (zh) * 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
US9768056B2 (en) * 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
EP3506504B1 (en) * 2013-11-12 2021-09-01 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having improved performance
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
US10312134B2 (en) * 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9899499B2 (en) * 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9356632B2 (en) * 2014-10-07 2016-05-31 Qualcomm Incorporated Intermodulation distortion canceller for use in multi-carrier transmitters
EP3221884B1 (en) * 2014-11-18 2022-06-01 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof
JP6344271B2 (ja) * 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
JP6637515B2 (ja) * 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US20160322385A1 (en) * 2015-03-31 2016-11-03 Skyworks Solutions, Inc. Substrate bias for field-effect transistor devices
KR101666752B1 (ko) * 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
US10468294B2 (en) * 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) * 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142849A1 (en) * 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
CN110178211B (zh) * 2016-10-26 2022-12-13 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
US10468295B2 (en) * 2016-12-05 2019-11-05 GlobalWafers Co. Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
US10263587B2 (en) * 2016-12-23 2019-04-16 Avago Technologies International Sales Pte. Limited Packaged resonator with polymeric air cavity package
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010075051A1 (en) * 2008-12-23 2010-07-01 International Business Machines Corporation Bias voltage generation circuit for an soi radio frequency switch
WO2010091755A1 (en) * 2009-02-11 2010-08-19 International Business Machines Corporation Soi radio frequency switch with reduced signal distortion
US20120038024A1 (en) * 2010-08-10 2012-02-16 International Business Machines Corporation Low harmonic rf switch in soi
EP2503592A1 (en) * 2011-03-22 2012-09-26 Soitec Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
KR20170040202A (ko) * 2014-07-30 2017-04-12 퀄컴 인코포레이티드 공핍 영역을 강화시키기 위해 soi 기판을 바이어싱하는 방법
EP3144958A1 (en) * 2015-09-17 2017-03-22 Soitec Structure for radiofrequency applications and process for manufacturing such a structure

Also Published As

Publication number Publication date
TWI766024B (zh) 2022-06-01
JP2020521353A (ja) 2020-07-16
EP3635777A1 (en) 2020-04-15
TW201901968A (zh) 2019-01-01
WO2018215498A1 (en) 2018-11-29
US20200169222A1 (en) 2020-05-28
FR3066858B1 (fr) 2019-06-21
CN110622296A (zh) 2019-12-27
CN110622296B (zh) 2023-08-29
KR102532421B1 (ko) 2023-05-15
US10819282B2 (en) 2020-10-27
EP3635777B1 (en) 2021-01-13
FR3066858A1 (fr) 2018-11-30
SG11201908913SA (en) 2019-10-30

Similar Documents

Publication Publication Date Title
US10971359B2 (en) Managed substrate effects for stabilized SOI FETs
US4908694A (en) Semiconductor device
SG11201807888XA (en) Optical modulator
US11929535B2 (en) Phase shifter and phased array antenna
US9349693B2 (en) Semiconductor device with an isolation structure coupled to a cover of the semiconductor device
US9627208B2 (en) Semiconductor switch
US9953938B2 (en) Tunable active silicon for coupler linearity improvement and reconfiguration
EP2919384B1 (en) Distributed amplifier
JP2015175960A (ja) 半導体光変調装置
JP5711778B2 (ja) 半導体装置
US9136573B2 (en) Tunable high-frequency transmission line
KR20200010386A (ko) 무선 주파수 회로에서 신호의 왜곡을 최소화하는 방법
US9099763B2 (en) Tunable slow wave coplanar waveguide transmission line having a movable shielding plane
CN114976532B (zh) 移相器、天线和通信设备
US20220399625A1 (en) Phase shifter, manufacture method and drive method therefor, and electronic device
JP2016134600A (ja) 半導体装置
KR20240075346A (ko) 액정 기반 평면 회로의 성능 측정 장치
US7345326B2 (en) Electric signal transmission line
JP2015149645A (ja) ストリップ線路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant