JP2017538288A - 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 - Google Patents
高抵抗率半導体・オン・インシュレータウエハおよび製造方法 Download PDFInfo
- Publication number
- JP2017538288A JP2017538288A JP2017526096A JP2017526096A JP2017538288A JP 2017538288 A JP2017538288 A JP 2017538288A JP 2017526096 A JP2017526096 A JP 2017526096A JP 2017526096 A JP2017526096 A JP 2017526096A JP 2017538288 A JP2017538288 A JP 2017538288A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal semiconductor
- layer
- handle substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
Abstract
Description
であり、粗さプロファイルは、トレースに沿って規則的に等間隔に配置された点を含み、yiは、平均線からデータポイントまでの垂直距離である。
単結晶半導体ドナー基板、例えば単結晶半導体ドナーウエハに接合される。すなわち、単結晶半導体ドナーウエハは、酸化、注入、および注入後の洗浄を含む標準的なプロセスステップを受けてもよい。したがって、多層半導体構造の製造において従来から使用されている材料の単結晶半導体ウエハなどの単結晶半導体ドナー基板、例えば単結晶シリコンドナーウエハは、エッチングされ、研磨され、選択的に酸化されたものであるが、イオン注入されて、ドナー基板の中にダメージ層を形成する。
Claims (78)
- その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である2つの主要な、ほぼ平行な面と、前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、前記単結晶半導体ハンドル基板の前記表面と前記裏面の間の中心平面と、および前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも500Ω・cmの最小バルク領域抵抗率を有する単結晶半導体ハンドル基板と、
ゲルマニウムを含み、前記単結晶半導体ハンドル基板の前記表面に界面接触している緩和半導体層と、
前記緩和半導体層に界面接触している多結晶シリコン層と、
前記多結晶シリコン層に界面接触している誘電体層と、
前記誘電体層に界面接触している単結晶半導体デバイス層と、
を含む多層構造。 - 前記単結晶半導体ハンドル基板は、シリコンを含む請求項1に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項1に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約500Ω・cm〜約100,000Ω・cmのバルク抵抗率を有する請求項1に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約1000Ω・cm〜約100,000Ω・cmのバルク抵抗率を有する請求項1に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約1000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項1に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約2000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項1に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約3000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項1に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約3000Ω・cm〜約5000Ω・cmのバルク抵抗率を有する請求項1に記載の多層構造。
- 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも20モル%である請求項1に記載の多層構造。
- 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも50モル%である請求項1に記載の多層構造。
- 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも90モル%である請求項1に記載の多層構造。
- 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも99.9モル%である請求項1に記載の多層構造。
- 前記緩和半導体層は、本質的にゲルマニウムから成る請求項1に記載の多層構造。
- 前記緩和半導体層は、臨界厚さより厚い請求項1に記載の多層構造。
- 前記緩和半導体層の平均厚さは、少なくとも約10ナノメートルである請求項1に記載の多層構造。
- 前記緩和半導体層の平均厚さは、約10ナノメートル〜約3000ナノメートルである請求項1に記載の多層構造。
- 前記誘電体層は、二酸化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの組合せから成るグループから選択される請求項1に記載の多層構造。
- 前記誘電体層は、少なくとも約10ナノメートルの厚さ、例えば約10ナノメートル〜約10,000ナノメートル、約10ナノメートル〜約5000ナノメートル、または約100ナノメートル〜約400ナノメートルなどの厚さを有する埋め込み酸化物層を含む請求項1に記載の多層構造。
- 前記誘電体層は、二酸化シリコンを含む請求項1に記載の多層構造。
- 前記二酸化シリコンは、少なくとも約10ナノメートルの厚さ、例えば約10ナノメートル〜約10,000ナノメートル、約10ナノメートル〜約5000ナノメートル、または約100ナノメートル〜約400ナノメートルなどの厚さを有する請求項20に記載の多層構造。
- 単結晶半導体ハンドル基板の表面に界面接触するように半導体層を形成するステップであって、前記単結晶半導体ハンドル基板は、その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である2つの主要な、ほぼ平行な面と、前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、前記単結晶半導体ハンドル基板の前記表面と前記裏面の間の中心平面と、および前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも500Ω・cmの最小バルク領域抵抗率を有し、更に、前記半導体層は、少なくとも20モル%のゲルマニウムのモルパーセントでゲルマニウムを含むステップと、
前記半導体層を少なくとも部分的に緩和するのに十分な温度および時間で、前記単結晶半導体ハンドル基板の前記表面に界面接触している半導体層を有する前記単結晶半導体ハンドル基板をアニールし、それによって緩和半導体層を形成するステップと、
前記緩和半導体層に界面接触している多結晶シリコン層を形成するステップと、
単結晶半導体ドナー基板の表面上の誘電体層を前記単結晶半導体ハンドル基板の前記多結晶シリコン層に接合させることによって接合構造を形成するステップであって、前記単結晶半導体ドナー基板は、その一方が前記半導体ドナー基板の表面であり、他方が前記半導体ドナー基板の裏面である2つの主要な、ほぼ平行な面と、前記半導体ドナー基板の前記表面と前記裏面を接合する外縁と、前記半導体ドナー基板の前記表面と前記裏面の間の中心平面と、を含み、更に、前記半導体ドナー基板の前記表面は、前記誘電体層を含むステップと、
を含む多層構造の製造方法。 - 前記単結晶半導体ハンドル基板は、シリコンを含む請求項22に記載の方法。
- 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項22に記載の方法。
- 前記単結晶半導体ハンドル基板は、約500Ω・cm〜約100,000Ω・cmのバルク抵抗率を有する請求項22に記載の方法。
- 前記単結晶半導体ハンドル基板は、約1000Ω・cm〜約100,000Ω・cmのバルク抵抗率を有する請求項22に記載の方法。
- 前記単結晶半導体ハンドル基板は、約1000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項22に記載の方法。
- 前記単結晶半導体ハンドル基板は、約2000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項22に記載の方法。
- 前記単結晶半導体ハンドル基板は、約3000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項22に記載の方法。
- 前記単結晶半導体ハンドル基板は、約3000Ω・cm〜約5000Ω・cmのバルク抵抗率を有する請求項22に記載の方法。
- 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも50モル%である請求項22に記載の方法。
- 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも90モル%である請求項22に記載の方法。
- 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも99.9モル%である請求項22に記載の方法。
- 前記緩和半導体層は、ゲルマニウムを含む請求項22に記載の方法。
- 単結晶半導体ドナー基板の表面上の前記誘電体層に接合させるステップの前に前記多結晶シリコン層を酸化させるステップを更に含む請求項22に記載の方法。
- 前記半導体ドナー基板の前記誘電体層と前記単結晶半導体ハンドル基板の前記表面上の前記多結晶シリコン層との間の接合を強化するのに十分な温度で、および十分な期間、前記接合構造を加熱するステップを更に含む請求項22に記載の方法。
- 前記単結晶半導体ドナー基板は、イオン注入されたダメージ層を含む請求項22に記載の方法。
- 前記単結晶半導体ドナー基板の前記イオン注入されたダメージ層で前記接合構造を機械的に劈開し、それによって前記単結晶半導体ハンドル基板と、前記緩和半導体層と、前記緩和半導体層に接触している前記多結晶シリコン層と、前記誘電体層と、前記誘電体層に接触している単結晶半導体デバイス層と、を含む劈開構造を製造するステップを更に含む請求項37に記載の方法。
- 前記単結晶半導体デバイス層と前記単結晶半導体ハンドル基板との間の接合を強化するのに十分な温度で、および十分な期間、前記劈開構造を加熱するステップを更に含む請求項38に記載の方法。
- その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である2つの主要な、ほぼ平行な面と、前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、前記単結晶半導体ハンドル基板の前記表面と前記裏面の間の中心平面と、および前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも500Ω・cmの最小バルク領域抵抗率を有する単結晶半導体ハンドル基板と、
シリコンゲルマニウムを含み、前記単結晶半導体ハンドル基板の前記表面に界面接触している半導体層と、
シリコンおよびゲルマニウムを含む前記半導体層に界面接触している誘電体層と、
前記誘電体層に界面接触している単結晶半導体デバイス層と、
を含む多層構造。 - 前記単結晶半導体ハンドル基板は、シリコンを含む請求項40に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項40に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約500Ω・cm〜約100,000Ω・cmのバルク抵抗率を有する請求項40に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約1000Ω・cm〜約100,000Ω・cmのバルク抵抗率を有する請求項40に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約1000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項40に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約2000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項40に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約3000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項40に記載の多層構造。
- 前記単結晶半導体ハンドル基板は、約3000Ω・cm〜約5000Ω・cmのバルク抵抗率を有する請求項40に記載の多層構造。
- シリコンゲルマニウムを含む前記半導体層の中のゲルマニウムのモルパーセントは、少なくとも5モル%である請求項40に記載の多層構造。
- シリコンゲルマニウムを含む前記半導体層の中のゲルマニウムのモルパーセントは、約5モル%〜約20モル%である請求項40に記載の多層構造。
- 前記半導体層は、炭素を更に含む請求項40に記載の多層構造。
- 前記半導体層は、単結晶である請求項40に記載の多層構造。
- 前記半導体層は、多結晶である請求項40に記載の多層構造。
- 前記半導体層は、約10ナノメートル〜約1000ナノメートルの平均厚さを有する請求項40に記載の多層構造。
- 前記半導体層は、約50ナノメートル〜約500ナノメートルの平均厚さを有する請求項40に記載の多層構造。
- 前記誘電体層は、二酸化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの組合せから成るグループから選択される請求項1に記載の多層構造。
- 前記誘電体層は、少なくとも約10ナノメートルの厚さ、例えば約10ナノメートル〜約10,000ナノメートル、約10ナノメートル〜約5000ナノメートル、または約100ナノメートル〜約400ナノメートルなどの厚さを有する埋め込み酸化物層を含む請求項1に記載の多層構造。
- 前記誘電体層は、二酸化シリコンを含む請求項1に記載の多層構造。
- 単結晶半導体ハンドル基板の表面に界面接触するように半導体層を堆積させるステップであって、前記単結晶半導体ハンドル基板は、その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である2つの主要な、ほぼ平行な面と、前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、前記単結晶半導体ハンドル基板の前記表面と前記裏面の間の中心平面と、および前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも500Ω・cmの最小バルク領域抵抗率を有し、更に、前記半導体層は、シリコンゲルマニウムを含み、更に、シリコンゲルマニウムを含む前記半導体層の中のゲルマニウムのモルパーセントは、少なくとも5モル%であるステップと、
単結晶半導体ドナー基板の表面に界面接触している誘電体層を単結晶半導体ハンドル基板の前記表面に界面接触しているシリコンゲルマニウムを含む前記半導体層に接合させることによって接合構造を形成するステップであって、前記単結晶半導体ドナー基板は、その一方が前記半導体ドナー基板の表面であり、他方が前記半導体ドナー基板の裏面である2つの主要な、ほぼ平行な面と、前記半導体ドナー基板の前記表面と前記裏面を接合する外縁と、前記半導体ドナー基板の前記表面と前記裏面の間の中心平面と、を含み、更に、前記半導体ドナー基板の前記表面は、前記誘電体層を含むステップと、
を含む多層構造の製造方法。 - 前記単結晶半導体ハンドル基板は、シリコンを含む請求項59に記載の方法。
- 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項59に記載の方法。
- 前記単結晶半導体ハンドル基板は、約500Ω・cm〜約100,000Ω・cmのバルク抵抗率を有する請求項59に記載の方法。
- 前記単結晶半導体ハンドル基板は、約1000Ω・cm〜約100,000Ω・cmのバルク抵抗率を有する請求項59に記載の方法。
- 前記単結晶半導体ハンドル基板は、約1000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項59に記載の方法。
- 前記単結晶半導体ハンドル基板は、約2000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項59に記載の方法。
- 前記単結晶半導体ハンドル基板は、約3000Ω・cm〜約10,000Ω・cmのバルク抵抗率を有する請求項59に記載の方法。
- 前記単結晶半導体ハンドル基板は、約3000Ω・cm〜約5000Ω・cmのバルク抵抗率を有する請求項59に記載の方法。
- 前記半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、約5モル%〜約20モル%である請求項59に記載の方法。
- 前記半導体層は、炭素を更に含む請求項59に記載の方法。
- 前記半導体層は、エピタキシャル堆積によって堆積される請求項59に記載の方法。
- 前記半導体層は、多結晶である請求項59に記載の方法。
- 前記半導体層は、約10ナノメートル〜約1000ナノメートルの平均厚さを有する請求項59に記載の方法。
- 前記半導体層は、約50ナノメートル〜約500ナノメートルの平均厚さを有する請求項59に記載の方法。
- シリコンおよびゲルマニウムを含む前記半導体層を酸化させるステップを更に含む請求項59に記載の方法。
- 前記半導体ドナー基板の前記誘電体層と前記単結晶半導体ハンドル基板の前記表面上のシリコンゲルマニウムを含む前記半導体層との間の接合を強化するのに十分な温度で、および十分な期間、前記接合構造を加熱するステップを更に含む請求項59に記載の方法。
- 前記単結晶半導体ドナー基板は、イオン注入されたダメージ層を含む請求項59に記載の方法。
- 前記単結晶半導体ドナー基板の前記イオン注入されたダメージ層で前記接合構造を機械的に劈開し、それによって前記単結晶半導体ハンドル基板と、シリコンゲルマニウムを含む前記半導体層と、シリコンゲルマニウムを含む前記半導体層に接触する前記誘電体層と、前記誘電体層を有する単結晶半導体デバイス層と、を含む劈開構造を製造するステップを更に含む請求項76に記載の方法。
- 前記単結晶半導体デバイス層と前記単結晶半導体ハンドル基板との間の接合を強化するのに十分な温度で、および十分な期間、前記劈開構造を加熱するステップを更に含む請求項77に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462081352P | 2014-11-18 | 2014-11-18 | |
US62/081,352 | 2014-11-18 | ||
PCT/US2015/060854 WO2016081356A1 (en) | 2014-11-18 | 2015-11-16 | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020068195A Division JP7191886B2 (ja) | 2014-11-18 | 2020-04-06 | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017538288A true JP2017538288A (ja) | 2017-12-21 |
JP2017538288A5 JP2017538288A5 (ja) | 2018-12-06 |
JP6726180B2 JP6726180B2 (ja) | 2020-07-22 |
Family
ID=54705879
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017526096A Active JP6726180B2 (ja) | 2014-11-18 | 2015-11-16 | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
JP2020068195A Active JP7191886B2 (ja) | 2014-11-18 | 2020-04-06 | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
JP2021208175A Active JP7206366B2 (ja) | 2014-11-18 | 2021-12-22 | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
JP2023000068A Active JP7451777B2 (ja) | 2014-11-18 | 2023-01-04 | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020068195A Active JP7191886B2 (ja) | 2014-11-18 | 2020-04-06 | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
JP2021208175A Active JP7206366B2 (ja) | 2014-11-18 | 2021-12-22 | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
JP2023000068A Active JP7451777B2 (ja) | 2014-11-18 | 2023-01-04 | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US10483152B2 (ja) |
EP (3) | EP3573094B1 (ja) |
JP (4) | JP6726180B2 (ja) |
WO (1) | WO2016081356A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021531645A (ja) * | 2018-07-13 | 2021-11-18 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム |
JP7480448B2 (ja) | 2019-01-09 | 2024-05-10 | ソイテック | 無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセス及び係る構造を製造するためのプロセス |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6447439B2 (ja) * | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
WO2017142849A1 (en) * | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
US10825681B2 (en) * | 2016-08-13 | 2020-11-03 | Applied Materials, Inc. | 3D CTF integration using hybrid charge trap layer of sin and self aligned SiGe nanodot |
US10546771B2 (en) * | 2016-10-26 | 2020-01-28 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
CN110352484B (zh) * | 2016-12-05 | 2022-12-06 | 环球晶圆股份有限公司 | 高电阻率绝缘体上硅结构及其制造方法 |
CN110943066A (zh) * | 2018-09-21 | 2020-03-31 | 联华电子股份有限公司 | 具有高电阻晶片的半导体结构及高电阻晶片的接合方法 |
US11296190B2 (en) * | 2020-01-15 | 2022-04-05 | Globalfoundries U.S. Inc. | Field effect transistors with back gate contact and buried high resistivity layer |
US11715886B2 (en) | 2020-05-08 | 2023-08-01 | Mobix Labs, Inc. | Low-cost, IPD and laminate based antenna array module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214199A (ja) * | 2006-02-07 | 2007-08-23 | Canon Inc | 半導体基板及びその製造方法 |
JP2013513234A (ja) * | 2009-12-04 | 2013-04-18 | ソイテック | 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造 |
Family Cites Families (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4501060A (en) | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
US4755865A (en) | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
JPH0648686B2 (ja) | 1988-03-30 | 1994-06-22 | 新日本製鐵株式会社 | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 |
JPH06105691B2 (ja) | 1988-09-29 | 1994-12-21 | 株式会社富士電機総合研究所 | 炭素添加非晶質シリコン薄膜の製造方法 |
JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
US6043138A (en) | 1996-09-16 | 2000-03-28 | Advanced Micro Devices, Inc. | Multi-step polysilicon deposition process for boron penetration inhibition |
US5783469A (en) | 1996-12-10 | 1998-07-21 | Advanced Micro Devices, Inc. | Method for making nitrogenated gate structure for improved transistor performance |
FR2765393B1 (fr) * | 1997-06-25 | 2001-11-30 | France Telecom | Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique |
US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
JP4313874B2 (ja) | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
US6204205B1 (en) | 1999-07-06 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Using H2anneal to improve the electrical characteristics of gate oxide |
US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
US20020090758A1 (en) | 2000-09-19 | 2002-07-11 | Silicon Genesis Corporation | Method and resulting device for manufacturing for double gated transistors |
JP4463957B2 (ja) | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
US20050026432A1 (en) | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
US6562127B1 (en) | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
US6562703B1 (en) * | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US7057234B2 (en) | 2002-12-06 | 2006-06-06 | Cornell Research Foundation, Inc. | Scalable nano-transistor and memory using back-side trapping |
KR100889886B1 (ko) | 2003-01-07 | 2009-03-20 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법 |
JP4853990B2 (ja) | 2003-01-29 | 2012-01-11 | ソイテック | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 |
US6995427B2 (en) | 2003-01-29 | 2006-02-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same |
US7005160B2 (en) | 2003-04-24 | 2006-02-28 | Asm America, Inc. | Methods for depositing polycrystalline films with engineered grain structures |
KR20060039915A (ko) * | 2003-07-30 | 2006-05-09 | 에이에스엠 아메리카, 인코포레이티드 | 완화된 실리콘 게르마늄 층의 에피택셜 성장 |
WO2005022610A1 (ja) | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
KR20060118437A (ko) | 2003-09-26 | 2006-11-23 | 위니베르시트카솔리끄드루뱅 | 저항손을 감소시키는 다층 반도체 구조의 제조 방법 |
US6992025B2 (en) | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
US7018882B2 (en) * | 2004-03-23 | 2006-03-28 | Sharp Laboratories Of America, Inc. | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon |
US7279400B2 (en) | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
US7312487B2 (en) | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
DE102004041378B4 (de) | 2004-08-26 | 2010-07-08 | Siltronic Ag | Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung |
GB0424290D0 (en) * | 2004-11-02 | 2004-12-01 | Koninkl Philips Electronics Nv | Method of growing a strained layer |
US7476594B2 (en) | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
FR2890489B1 (fr) | 2005-09-08 | 2008-03-07 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant |
FR2897982B1 (fr) | 2006-02-27 | 2008-07-11 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
US7936043B2 (en) * | 2006-03-17 | 2011-05-03 | Sychip Inc. | Integrated passive device substrates |
FR2902233B1 (fr) | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
FR2911430B1 (fr) | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
CN101681807B (zh) | 2007-06-01 | 2012-03-14 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
JP4445524B2 (ja) | 2007-06-26 | 2010-04-07 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP2009016692A (ja) | 2007-07-06 | 2009-01-22 | Toshiba Corp | 半導体記憶装置の製造方法と半導体記憶装置 |
US20090278233A1 (en) | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
US7915716B2 (en) | 2007-09-27 | 2011-03-29 | Stats Chippac Ltd. | Integrated circuit package system with leadframe array |
US7879699B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Ag | Wafer and a method for manufacturing a wafer |
US8128749B2 (en) | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
US7868419B1 (en) | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
JP2009135453A (ja) | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
US20090236689A1 (en) | 2008-03-24 | 2009-09-24 | Freescale Semiconductor, Inc. | Integrated passive device and method with low cost substrate |
FR2933234B1 (fr) | 2008-06-30 | 2016-09-23 | S O I Tec Silicon On Insulator Tech | Substrat bon marche a structure double et procede de fabrication associe |
FR2933233B1 (fr) | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat de haute resistivite bon marche et procede de fabrication associe |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
JP2010258083A (ja) | 2009-04-22 | 2010-11-11 | Panasonic Corp | Soiウェーハ、その製造方法および半導体装置の製造方法 |
CN102687277B (zh) | 2009-11-02 | 2016-01-20 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
JP5644096B2 (ja) | 2009-11-30 | 2014-12-24 | ソニー株式会社 | 接合基板の製造方法及び固体撮像装置の製造方法 |
US8252624B2 (en) | 2010-01-18 | 2012-08-28 | Applied Materials, Inc. | Method of manufacturing thin film solar cells having a high conversion efficiency |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
WO2011118643A1 (ja) | 2010-03-26 | 2011-09-29 | テルモ株式会社 | 留置針組立体 |
US8859393B2 (en) | 2010-06-30 | 2014-10-14 | Sunedison Semiconductor Limited | Methods for in-situ passivation of silicon-on-insulator wafers |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
JP5117588B2 (ja) | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
JP5627649B2 (ja) | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
CN102465336B (zh) * | 2010-11-05 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 一种高锗浓度的锗硅外延方法 |
FR2967812B1 (fr) | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
JP6004285B2 (ja) | 2010-12-24 | 2016-10-05 | クォルコム・インコーポレイテッド | 半導体デバイスのためのトラップリッチ層 |
US8536021B2 (en) * | 2010-12-24 | 2013-09-17 | Io Semiconductor, Inc. | Trap rich layer formation techniques for semiconductor devices |
US8796116B2 (en) | 2011-01-31 | 2014-08-05 | Sunedison Semiconductor Limited | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
US20120235283A1 (en) * | 2011-03-16 | 2012-09-20 | Memc Electronic Materials, Inc. | Silicon on insulator structures having high resistivity regions in the handle wafer |
FR2973159B1 (fr) | 2011-03-22 | 2013-04-19 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de base |
FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
FR2980916B1 (fr) | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
US9496255B2 (en) | 2011-11-16 | 2016-11-15 | Qualcomm Incorporated | Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same |
US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
US20130193445A1 (en) | 2012-01-26 | 2013-08-01 | International Business Machines Corporation | Soi structures including a buried boron nitride dielectric |
US8921209B2 (en) | 2012-09-12 | 2014-12-30 | International Business Machines Corporation | Defect free strained silicon on insulator (SSOI) substrates |
US9202711B2 (en) | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
WO2014190165A2 (en) | 2013-05-24 | 2014-11-27 | Sunedison Semiconductor Limited | Methods for producing low oxygen silicon ingots |
US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
JP6454716B2 (ja) | 2014-01-23 | 2019-01-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 高抵抗率soiウエハおよびその製造方法 |
WO2015119742A1 (en) | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
JP6118757B2 (ja) | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6179530B2 (ja) | 2015-01-23 | 2017-08-16 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
-
2015
- 2015-11-16 EP EP19185201.1A patent/EP3573094B1/en active Active
- 2015-11-16 EP EP15801615.4A patent/EP3221885B1/en active Active
- 2015-11-16 EP EP22213747.3A patent/EP4170705A3/en active Pending
- 2015-11-16 JP JP2017526096A patent/JP6726180B2/ja active Active
- 2015-11-16 US US15/526,640 patent/US10483152B2/en active Active
- 2015-11-16 WO PCT/US2015/060854 patent/WO2016081356A1/en active Application Filing
-
2018
- 2018-12-28 US US16/235,305 patent/US11139198B2/en active Active
-
2020
- 2020-04-06 JP JP2020068195A patent/JP7191886B2/ja active Active
-
2021
- 2021-08-25 US US17/445,840 patent/US11699615B2/en active Active
- 2021-12-22 JP JP2021208175A patent/JP7206366B2/ja active Active
-
2023
- 2023-01-04 JP JP2023000068A patent/JP7451777B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214199A (ja) * | 2006-02-07 | 2007-08-23 | Canon Inc | 半導体基板及びその製造方法 |
JP2013513234A (ja) * | 2009-12-04 | 2013-04-18 | ソイテック | 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021531645A (ja) * | 2018-07-13 | 2021-11-18 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム |
JP2021532570A (ja) * | 2018-07-13 | 2021-11-25 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ構造 |
JP7248711B2 (ja) | 2018-07-13 | 2023-03-29 | グローバルウェーハズ カンパニー リミテッド | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ構造 |
JP7275172B2 (ja) | 2018-07-13 | 2023-05-17 | グローバルウェーハズ カンパニー リミテッド | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム |
JP7470233B2 (ja) | 2018-07-13 | 2024-04-17 | グローバルウェーハズ カンパニー リミテッド | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム |
JP7480448B2 (ja) | 2019-01-09 | 2024-05-10 | ソイテック | 無線周波数用途のための半導体・オン・インシュレータ構造用のレシーバ基板を製造するためのプロセス及び係る構造を製造するためのプロセス |
Also Published As
Publication number | Publication date |
---|---|
US20170316968A1 (en) | 2017-11-02 |
JP2022037175A (ja) | 2022-03-08 |
JP7451777B2 (ja) | 2024-03-18 |
JP7191886B2 (ja) | 2022-12-19 |
EP3221885B1 (en) | 2019-10-23 |
JP6726180B2 (ja) | 2020-07-22 |
EP4170705A2 (en) | 2023-04-26 |
JP2023036918A (ja) | 2023-03-14 |
US11699615B2 (en) | 2023-07-11 |
WO2016081356A1 (en) | 2016-05-26 |
US20190139818A1 (en) | 2019-05-09 |
EP3221885A1 (en) | 2017-09-27 |
US10483152B2 (en) | 2019-11-19 |
EP3573094A1 (en) | 2019-11-27 |
JP7206366B2 (ja) | 2023-01-17 |
EP3573094B1 (en) | 2023-01-04 |
US11139198B2 (en) | 2021-10-05 |
JP2020113792A (ja) | 2020-07-27 |
EP4170705A3 (en) | 2023-10-18 |
US20210384070A1 (en) | 2021-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7222128B2 (ja) | 多層構造 | |
US10658227B2 (en) | Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress | |
US10381261B2 (en) | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers | |
JP7206366B2 (ja) | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 | |
US10741437B2 (en) | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency | |
TW201834222A (zh) | 高電阻率絕緣體上矽結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181026 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20190926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200406 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200406 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200415 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6726180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |