JP2022037175A - 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 - Google Patents

高抵抗率半導体・オン・インシュレータウエハおよび製造方法 Download PDF

Info

Publication number
JP2022037175A
JP2022037175A JP2021208175A JP2021208175A JP2022037175A JP 2022037175 A JP2022037175 A JP 2022037175A JP 2021208175 A JP2021208175 A JP 2021208175A JP 2021208175 A JP2021208175 A JP 2021208175A JP 2022037175 A JP2022037175 A JP 2022037175A
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
handle substrate
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021208175A
Other languages
English (en)
Other versions
JP7206366B2 (ja
Inventor
イゴール・ペイドウス
Peidous Igor
ルー・フェイ
Lu Fei
ジェフリー・ルイス・リバート
Louis Libbert Jeffrey
アンドリュー・エム・ジョーンズ
M Jones Andrew
アレックス・ユーセンコ
Usenko Alex
ワン・ガン
Gan Wang
ショーン・ジー・トーマス
G Thomas Shawn
スリカント・コンム
Kommu Srikanth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2022037175A publication Critical patent/JP2022037175A/ja
Priority to JP2023000068A priority Critical patent/JP7451777B2/ja
Application granted granted Critical
Publication of JP7206366B2 publication Critical patent/JP7206366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Abstract

【課題】電荷トラップ層を含む半導体・オン・インシュレータ多層構造及び該構造を形成する方法を提供する。【解決手段】半導体・オン・インシュレータ構造１００は、高抵抗率単結晶半導体ハンドル基板１０２と、選択的にシリコン、ゲルマニウム又はシリコンゲルマニウムを含む緩和半導体層１０４と、選択的な多結晶シリコン層１０６と、誘電体層（埋め込み酸化物層１０８）と、単結晶半導体デバイス層１１０と、を含む。【選択図】図３

Description

関連出願の相互参照
この出願は、２０１４年１１月１８日に出願された米国仮出願第６２／０８１，３５２の優先権を主張し、その開示全体が参照により本明細書に組み込まれる。
本発明は、一般的に、半導体ウエハ製造の分野に関する。特に、本発明は、電荷トラップ層を含む半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造を形成する方法に関する。
半導体ウエハは、一般的に、単結晶インゴット（例えばシリコンインゴット）から製造される。このインゴットは、トリミングおよび研磨され、後続の手順の中でウエハを適切に方向付けるための１つ以上のフラットまたはノッチを有する。次に、インゴットは、スライスされて個々のウエハになる。本明細書ではシリコンから構成された半導体ウエハについて述べるが、ゲルマニウム、シリコンカーバイド、シリコンゲルマニウム、またはガリウム砒素などの他の材料を使用して半導体ウエハを製造してもよい。
半導体ウエハ（例えばシリコンウエハ）は、複合層構造の製造に利用され得る。複合層構造（例えば、半導体・オン・インシュレータ、特にシリコン・オン・インシュレータ（ＳＯＩ）構造）は、一般的に、ハンドルウエハまたはハンドル層、デバイス層、およびハンドル層とデバイス層の間の絶縁（すなわち、誘電体）膜（典型的には酸化物層）を含む。一般的に、デバイス層は、０．０１～２０マイクロメートルの厚さ、例えば０．０５～２０マイクロメートルの厚さである。一般的に、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン・オン・サファイア（ＳＯＳ）、およびシリコン・オン・クォーツなどの複合層構造は、２つのウエハを密に接触させ、続いて熱処理を行って結合を強化することによって製造される。
熱アニールの後、接合された構造は、更に処理を受け、ドナーウエハの実質的な部分を除去して層の転写を達成する。例えば、しばしばバックエッチングＳＯＩ（すなわち、ＢＥＳＯＩ）と呼ばれるウエハ薄化技術、例えばエッチングまたはグライディングが使用されるが、ここではシリコンウエハは、ハンドルウエハに接合され、その後、ハンドルウエハ上のシリコンの薄い層のみが残るまでゆっくりとエッチング除去される。例えば、その開示全体が説明されたものとして本明細書に取り込まれる、米国特許第５，１８９，５００を参照せよ。この方法は、時間およびコストがかかり、１つの基板を無駄にし、および一般的に、数ミクロンよりも薄い層に対して適切な厚さの均一性を有さない。
層の転写を実現する別の一般的な方法は、水素注入とそれに続く熱誘起層分離を利用する。粒子（例えば、水素原子または水素とヘリウム原子の組合せ）は、ドナーウエハの表面の下の特定の深さに注入される。注入された粒子は、注入された特定の深さでドナーウエハの中に劈開面を形成する。ドナーウエハの表面は洗浄され、注入プロセス中にウエハ上に堆積した有機化合物を除去する。
次に、ドナーウエハの表面は、ハンドルウエハに接合され、親水性の接合プロセスにより接合ウエハを形成する。接合の前に、ドナーウエハおよび／またはハンドルウエハは、ウエハの表面を例えば酸素および窒素を含むプラズマに暴露することによって活性化される。プラズマへの暴露は、しばしば表面活性化と呼ばれるプロセスの中で表面の構造を変化させるが、ここで活性化プロセスは、ドナー水およびハンドルウエハの一方または双方の表面を親水性にするものである。次に、ウエハは共に圧縮され、ウエハ間に接合が形成される。この接合は比較的弱く、更なる処理が行われる前に強化されなければならない。
いくつかのプロセスでは、ドナーウエハとハンドルウエハ（すなわち接合ウエハ）の間の親水性の接合は、接合ウエハのペアを加熱またはアニールすることによって強化される。いくつかのプロセスでは、ウエハ接合は、約３００℃～５００℃などの低温で行われてもよい。いくつかのプロセスでは、ウエハ接合は、約８００℃～１１００℃などの高温で行われてもよい。上昇した温度は、ドナーウエハの隣接表面とハンドルウエハとの間に共有結合を形成し、ドナーウエハとハンドルウエハとの間の接合を凝固させる。接合ウエハの加熱またはアニールと同時に、ドナーウエハに先に注入された粒子は、劈開面を弱める。
次にドナーウエハの一部は、接合ウエハから劈開面に沿って分離されて（すなわち劈開されて）、ＳＯＩウエハを形成する。劈開は、接合ウエハの対向する側に対して垂直に機械的な力が加えられる固定具の中に、接合ウエハを置くことによって行われ、ドナーウエハの一部を接合ウエハから引き剥がす。いくつかの方法によると、機械的な力を加えるために吸着カップが利用される。ドナーウエハの一部の分離は、劈開面の結合されたウエハの縁に機械的くさびを当てることによって開始され、劈開面に沿って亀裂の伝播を開始させる。次に、吸着カップによって加えられる機械的な力は、接合ウエハからドナーウエハの一部を引き離し、ＳＯＩウエハを形成する。
他の方法によると、接合されたペアは、代わりに一定時間にわたって高温にさらされ、接合ウエハからドナーウエハの一部を分離してもよい。高温にさらすことは、劈開面に沿って亀裂の伝播を開始させ、ドナーウエハの一部を分離させる。この方法は、転写された層のより良好な均一性を可能にし、ドナーウエハのリサイクルを可能にするが、典型的には、注入され結合されたペアを５００℃に近い温度に加熱することを必要とする。
アンテナスイッチなどのＲＦ関連デバイスに対する高抵抗率半導体・オン・インシュレータ（例えばシリコン・オン・インシュレータ）ウエハの使用は、コストおよび集積の点で従来の基板に優る恩恵を提供する。高周波用途のために導電性基板を使用する場合に、寄生電力損失を低減し、および固有の高調波ひずみを最小にするためには、それだけでは不十分ではあるが、高抵抗率の基板ウエハを使用することが必要である。したがって、ＲＦデバイスについてのハンドルウエハの抵抗率は、一般的に、約５００Ω・ｃｍより大きい。ここで図１を参照すると、シリコン・オン・インシュレータ構造２は、非常に高い抵抗率のシリコンウエハ４、埋め込み酸化物（ＢＯＸ）層６、およびシリコンデバイス層１０を含む。このような基板は、ＢＯＸ／ハンドル界面に自由キャリア（電子またはホール）を発生させる高伝導率の電荷反転層または蓄積層１２を形成しやすく、デバイスがＲＦ周波数で動作する場合に、基板の実効抵抗率を減らし、寄生的な電力損失およびデバイスの非線形性を生じさせる。これらの反転／蓄積層は、ＢＯＸ固定電荷、酸化物トラップ電荷、界面トラップ電荷、およびデバイス自体に印加されるＤＣバイアスにより生じ得る。
したがって、誘導された反転または蓄積層に電荷をトラップし、非常に近い表面領域の中でも基板の高抵抗率を維持する方法が必要とされる。高抵抗率ハンドル基板と埋め込み酸化物（ＢＯＸ）との間の電荷トラップ層（ＣＴＬ）は、ＳＯＩウエハを使用して製造されたＲＦデバイスの性能を向上させ得ることが知られている。これらの高界面トラップ層を形成するための多くの方法が提案されている。例えば、ここで図２を参照すると、ＲＦデバイス用途のためのＣＴＬを有する半導体・オン・インシュレータ構造２０（例えば、シリコン・オン・インシュレータ、またはＳＯＩ）を生成する１つの方法は、高抵抗率を有するシリコン基板２２上の非ドープ多結晶シリコン膜２８を堆積させること、および次に酸化物スタック２４とその上の最上部のシリコン層２６とを形成することに基づく。多結晶シリコン層２８は、シリコン基板２２と埋め込み酸化物層２４との間の高抵抗率層として機能する。図２を参照すると、シリコン・オン・インシュレータ構造２０の中の高抵抗率基板２２と埋め込み酸化物層２４との間の電荷トラップ層として使用するための多結晶シリコン膜を示している。別の方法は、重イオンを注入して、近接した表面ダメージ層を作ることである。無線周波数デバイスなどのデバイスは、最上部シリコン層２６の中に組み込まれる。
学術研究では、酸化物と基板との間にある多結晶シリコン層が、デバイス分離性を改善し、伝送路損失を減少させ、高調波ひずみを減少させることが示されている。例えば、H.S.Gamble他“Low-loss CPW lines on surface stabilized high resistivity silicon,” Microwave Guided Wave Lett., 9(10), pp.395-397, 1999、D.Lederer, R.LobetおよびJ.-P.Raskin,“Enhanced high resistivity SOI wafers for RF applications,” IEEE Intl. SOI Conf., pp.46-47, 2004、D.LedererおよびJ.-P.Raskin, “New substrate passivation method dedicated to high resistivity SOI wafer fabrication with increased substrate resistivity,” IEEE Electron Device Letters, vol.26, no.11, pp.805-807, 2005、D.Lederer, B.Aspar, C.LaghaeおよびJ.-P.Raskin,“Performance of RF passive structures and SOI MOSFETs transferred on a passivated HR SOI substrate,” IEEE International SOI Conference, pp.29-30, 2006、および、Daniel C. Kerr他“Identification of RF harmonic distortion on Si substrates and its reduction using a trap-rich layer”, Silicon Monolithic Integrated Circuits in RF Systems, 2008. SiRF 2008 （IEEE Topical Meeting）, pp.151-154, 2008、を参照せよ。
簡潔にいえば、本発明は、多層構造に関する。この多層構造は、その一方が単結晶半導体ハンドル基板の表面であり、他方が単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、単結晶半導体ハンドル基板の表面と裏面を接合する外縁と、単結晶半導体ハンドル基板の表面と裏面の間の中心平面と、および単結晶半導体ハンドル基板の表面と裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも５００Ω・ｃｍの最小バルク領域抵抗率を有する単結晶半導体ハンドル基板と、ゲルマニウムを含み、単結晶半導体ハンドル基板の表面に界面接触している緩和半導体層と、緩和半導体層に界面接触している多結晶シリコン層と、多結晶シリコン層に界面接触している誘電体層と、誘電体層に界面接触している単結晶半導体デバイス層と、を含む。
本発明は、更に、多層構造の製造方法に関する。この方法は、単結晶半導体ハンドル基板の表面に界面接触するように半導体層を形成するステップであって、単結晶半導体ハンドル基板は、その一方が単結晶半導体ハンドル基板の表面であり、他方が単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、単結晶半導体ハンドル基板の表面と裏面を接合する外縁と、単結晶半導体ハンドル基板の表面と裏面の間の中心平面と、および単結晶半導体ハンドル基板の表面と裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも５００Ω・ｃｍの最小バルク領域抵抗率を有し、更に、半導体層は、少なくとも２０モル％のゲルマニウムを含むステップと、半導体層を少なくとも部分的に緩和するのに十分な温度および時間で、単結晶半導体ハンドル基板の表面に界面接触している半導体層を有する単結晶半導体ハンドル基板をアニールし、それによって緩和半導体層を形成するステップと、緩和半導体層に界面接触している多結晶シリコン層を形成するステップと、単結晶半導体ドナー基板の表面上の誘電体層を単結晶半導体ハンドル基板の多結晶シリコン層に接合させることによって接合構造を形成するステップであって、単結晶半導体ドナー基板は、その一方が半導体ドナー基板の表面であり、他方が半導体ドナー基板の裏面である２つの主要な、ほぼ平行な面と、半導体ドナー基板の表面と裏面を接合する外縁と、半導体ドナー基板の表面と裏面の間の中心平面と、を含み、更に、半導体ドナー基板の表面は、誘電体層を含むステップと、を含む。
本発明は、なお更に、多層構造に関し、この構造は、その一方が単結晶半導体ハンドル基板の表面であり、他方が単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、単結晶半導体ハンドル基板の表面と裏面を接合する外縁と、単結晶半導体ハンドル基板の表面と裏面の間の中心平面と、および単結晶半導体ハンドル基板の表面と裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも５００Ω・ｃｍの最小バルク領域抵抗率を有する単結晶半導体ハンドル基板と、シリコンゲルマニウムを含み、単結晶半導体ハンドル基板の表面に界面接触している半導体層と、シリコンおよびゲルマニウムを含む半導体層に界面接触している誘電体層と、誘電体層に界面接触している単結晶半導体デバイス層と、を含む。
本発明は、なお更に、多層構造の製造方法に関する。この方法は、単結晶半導体ハンドル基板の表面に界面接触するように半導体層を堆積させるステップであって、単結晶半導体ハンドル基板は、その一方が単結晶半導体ハンドル基板の表面であり、他方が単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、単結晶半導体ハンドル基板の表面と裏面を接合する外縁と、単結晶半導体ハンドル基板の表面と裏面の間の中心平面と、および単結晶半導体ハンドル基板の表面と裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも５００Ω・ｃｍの最小バルク領域抵抗率を有し、更に、半導体層は、シリコンゲルマニウムを含み、更に、シリコンゲルマニウムを含む半導体層の中のゲルマニウムのモルパーセントは、少なくとも５モル％であるステップと、単結晶半導体ドナー基板の表面に界面接触している誘電体層を単結晶半導体ハンドル基板の表面に界面接触しているシリコンゲルマニウムを含む半導体層に接合させることによって接合構造を形成するステップであって、単結晶半導体ドナー基板は、その一方が半導体ドナー基板の表面であり、他方が半導体ドナー基板の裏面である２つの主要な、ほぼ平行な面と、半導体ドナー基板の表面と裏面を接合する外縁と、半導体ドナー基板の表面と裏面の間の中心平面と、を含み、更に、半導体ドナー基板の表面は、誘電体層を含むステップと、を含む。
本発明の他の目的および特徴は、一部は明白であり、一部は以下に指摘される。
高抵抗率基板および埋め込み酸化物層を含むシリコン・オン・インシュレータウエハの図である。 高抵抗率基板と埋め込み酸化物層との間に多結晶シリコン電荷トラップ層を含むシリコン・オン・インシュレータウエハの図である。 本発明によるシリコン・オン・インシュレータウエハの図である。 本発明によるシリコン・オン・インシュレータウエハの図である。
本発明によると、単結晶半導体ハンドル基板、例えば単結晶半導体ハンドルウエハの上に電荷トラップ層を製造する方法が提供される。電荷トラップ層を含む単結晶半導体ハンドル基板、例えば単結晶半導体ハンドルウエハは、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造の製造に役立つ。本発明によると、単結晶半導体ハンドル基板、例えば単結晶半導体ハンドルウエハの中の電荷トラップ層は、酸化界面付近の領域に形成される。有利には、本発明の方法は、非常に欠陥のある電荷トラップ層を提供するが、この層は、半導体・オン・インシュレータ基板およびデバイスの製造に続く熱処理ステップなどの熱処理に対して安定する。
いくつかの具体例では、本発明は、無線周波数（ＲＦ）デバイス用途に適した半導体・オン・インシュレータ構造（例えば、シリコン・オン・インシュレータ（ＳＯＩ））を形成する方法を目的とする。半導体・オン・インシュレータ構造は、デバイス層、埋め込み酸化物層、および高抵抗率シリコンハンドルウエハを含む。さらに、高抵抗率ハンドルは、ＳＯＩ構造のＢＯＸ層とハンドルウエハとの界面に隣接しているハンドル表面の上に形成された電荷をトラップすることができる多結晶シリコン層をも含む。本発明のいくつかの具体例では、高抵抗率ハンドルウエハと多結晶シリコン層との間に高濃度のＳｉＧｅまたは純Ｇｅの完全緩和層が形成され、ＳＯＩ製造の中に含まれる高温処理ステップの間、多結晶シリコン電荷トラップ層の再結晶化を防止する転位ネットワークを提供する。
いくつかの具体例では、本発明は、反転層の形成に対して改善された耐性を有する高抵抗率の単結晶半導体ハンドル基板を形成する方法を目的とする。高抵抗率の単結晶半導体ハンドル基板は、ＢＯＸ／基板界面に高濃度のゲルマニウムを有するように製造される。ゲルマニウムは、酸化物との界面において極めて低い電子移動度を示す。さらに、Ｇｅ／ＳｉＯ２界面は、電荷トラップとして機能する高い界面欠陥を有する。その結果、Ｎ型反転層の形成が抑制される。最後に、もしＮ型反転層が形成されたとしても、電子移動度が低いため、Ｇｅ層を通る導電率は低い。結果として、Ｇｅ層を含む単結晶半導体ハンドル基板を使用して作製されたＲＦデバイスは、改善された性能を有する。
本発明で使用する基板は、半導体ハンドル基板、例えば単結晶半導体ハンドルウエハと、半導体ドナー基板、例えば単結晶半導体ドナーウエハとを含む。半導体・オン・インシュレータ複合構造の中の半導体デバイス層は、半導体ドナー基板、例えば単結晶半導体ドナーウエハから得られる。半導体デバイス層は、半導体ドナー基板エッチングなどのウエハ薄化技術によって、またはダメージ面を含む半導体ドナー基板を劈開することによって、半導体ハンドル基板上に転写されてもよい。一般的に、単結晶半導体ハンドルウエハおよび単結晶半導体ドナーウエハは、２つの主要な、ほぼ平行な面を含む。平行面の一方は基板の表面であり、平行面の他方は基板の裏面である。基板は、表面と裏面を接合する外縁と、表面と裏面の間の中心平面とを含む。基板は、更に、中心平面に垂直な仮想の中心軸と、中心軸から外縁まで延びる半径方向長さとを含む。さらに、半導体基板、例えばシリコンウエハは、典型的に、いくらかの総膜厚ばらつき（total thickness variation）（ＴＴＶ）、たわみ、および反りを有するため、表面上のすべての点と裏面上のすべての点との間の中間点は、正確には平面内にはない。しかしながら、実際には、ＴＴＶ、たわみ、および反りは、典型的にはわずかであるため、中間点は、表面と裏面との間のほぼ等距離の仮想中心平面内にあると近似できる。
本明細書に記載のいずれかの操作の前には、基板の表面および裏面は、実質的に同一であってもよい。面は、単に便宜のために、「表面（front surface）」または「裏面（back surface）」と称され、本発明の方法の操作が行われる面を一般的に区別する。本発明に関して、単結晶半導体ハンドル基板、例えば単結晶シリコンハンドルウエハの「表面」は、接合構造の内側の面になる基板の主要な面を指す。この表面の上には、電荷トラップ層が形成されている。したがって、単結晶半導体ハンドル基板、例えばハンドルウエハの「裏面」は、接合構造の外側の面になる主要な面を指す。同様に、単結晶半導体ドナー基板、例えば単結晶シリコンドナーウエハの「表面」は、接合構造の内側の面になる単結晶半導体ドナー基板の主要な面を指す。単結晶半導体ドナー基板の表面は、しばしば誘電体層、例えばシリコン酸化物層を含むが、これは最終構造の中で埋め込み酸化物（ＢＯＸ）層を形成する。単結晶半導体ドナー基板、例えば単結晶シリコンドナーウエハの「裏面」は、接合構造の外側になる主要な面を指す。従来の接合およびウエハ薄化ステップが完了すると、単結晶半導体ドナー基板は、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）複合構造の半導体デバイス層を形成する。
単結晶半導体ハンドル基板および単結晶半導体ドナー基板は、単結晶半導体ウエハであってもよい。いくつかの具体例では、半導体ウエハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、ガリウム砒素、ガリウム窒素、インジウムリン、インジウムガリウム砒素、ゲルマニウム、およびこれらの組合せから成るグループから選択された材料を含む。いくつかの好適な具体例では、半導体ウエハは、シリコン、シリコンカーバイド、およびシリコンゲルマニウムの中から選択された半導体材料を含む。本発明の単結晶半導体ウエハ、例えば単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハは、典型的には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍの公称直径を有する。ウエハの厚さは、約２５０マイクロメートル～約１５００マイクロメートル、例えば約３００マイクロメートル～約１０００マイクロメートル、適切には約５００マイクロメートル～約１０００マイクロメートルの範囲内で変動してもよい。いくつかの特定の具体例では、ウエハの厚さは、約７２５マイクロメートルであってもよい。
特に好適な具体例では、単結晶半導体ウエハは、従来のチョクラルスキー結晶成長法またはフローティングゾーン法によって成長した単結晶インゴットからスライスされた単結晶シリコンウエハを含む。この方法は、標準的なシリコンのスライス、ラッピング、エッチング、および研磨技術と共に、例えば、（参照により本明細書に取り込まれた）F.Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989、およびSilicon Chemical Etching,（J.Grabmaier編） Springer-Verlag, N.Y., 1982の中で開示されている。好適には、ウエハは、当業者に知られている標準的な方法によって研磨されおよび洗浄される。例えば、W.C.O'Mara他, Handbook of Semiconductor Silicon Technology, Noyes Publicationsを参照せよ。必要に応じて、ウエハは、例えば標準的なＳＣ１／ＳＣ２溶液の中で洗浄される。いくつかの具体例では、本発明の単結晶シリコンウエハは、従来のチョクラルスキー（Ｃｚ）結晶成長法によって成長した単結晶インゴットからスライスされた単結晶シリコンウエハであり、典型的には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍの公称直径を有する。好適には、単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハの両方は、傷、大きなパーティクルなどの表面欠陥のない鏡面磨きされた表面仕上がりを有する。ウエハの厚さは、約２５０マイクロメートル～約１５００マイクロメートル、例えば約３００マイクロメートル～約１０００マイクロメートル、適切には約５００マイクロメートル～約１０００マイクロメートルの範囲内で変動してもよい。いくつかの特定の具体例では、ウエハの厚さは、約７２５マイクロメートルであってもよい。
いくつかの具体例では、単結晶半導体ウエハ、すなわちハンドルウエハおよびドナーウエハは、チョクラルスキー成長法によって一般的に得られる濃度の格子間酸素を含む。いくつかの具体例では、半導体ウエハは、約４ＰＰＭＡ～約１８ＰＰＭＡの濃度の酸素を含む。いくつかの具体例では、半導体ウエハは、約１０ＰＰＭＡ～約３５ＰＰＭＡの濃度の酸素を含む。好適には、単結晶シリコンハンドルウエハは、約１０ＰＰＭＡ以下の濃度の酸素を含む。格子間酸素は、SEMI MF 1188-1105によって測定されてもよい。
いくつかの具体例では、半導体ハンドル基板、例えば単結晶シリコンハンドルウエハなどの単結晶半導体ハンドル基板は、比較的高い最小バルク抵抗率を有する。高抵抗率ウエハは、一般的に、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶インゴットからスライスされる。Ｃｚ成長シリコンウエハは、約６００℃～約１０００℃の範囲の温度で熱アニールを受け、結晶成長中に取り込まれた酸素によって引き起こされた熱ドナーを消滅させてもよい。いくつかの具体例では、単結晶半導体ハンドルウエハは、少なくとも約１０Ω・ｃｍ、少なくとも約１００Ω・ｃｍ、少なくとも約５００Ω・ｃｍ、少なくとも約１０００Ω・ｃｍ、または更には少なくとも約３０００Ω・ｃｍ、例えば約１００Ω・ｃｍ～約１００，０００Ω・ｃｍ、または約５００Ω・ｃｍ～約１００，０００Ω・ｃｍ、または約１０００Ω・ｃｍ～約１００，０００Ω・ｃｍ、または約５００Ω・ｃｍ～約１０，０００Ω・ｃｍ、または約７５０Ω・ｃｍ～約１０，０００Ω・ｃｍ、約１０００Ω・ｃｍ～約１０，０００Ω・ｃｍ、約２０００Ω・ｃｍ～約１０，０００Ω・ｃｍ、約３０００Ω・ｃｍ～約１０，０００Ω・ｃｍ、または約３０００Ω・ｃｍ～約５０００Ω・ｃｍなどの最小バルク抵抗率を有する。高抵抗率ウエハを製造する方法は、当該技術分野において公知であり、そのような高抵抗率ウエハは、SunEdison Semiconductor Ltd（ミズーリ州セントピーターズ、元MEMC Electronic Materials, Inc）などの商業的供給業者から得ることができる。
いくつかの具体例では、単結晶半導体ハンドル基板は、ｐ型またはｎ型のドーパントを含む。適切なドーパントは、砒素、リン、およびホウ素を含む。いくつかの具体例では、単結晶半導体ハンドル基板は、ｐ型ドーパントを含む。いくつかの具体例では、単結晶半導体ハンドル基板は、ホウ素などのｐ型ドーパントを含む単結晶シリコンウエハである。ホウ素ドーパントは、例えば１×１０１４ａｔｏｍｓ／ｃｍ３、好適には１×１０１３ａｔｏｍｓ／ｃｍ３の比較的低い濃度で存在し、高抵抗率ハンドル基板を得る。
いくつかの具体例では、単結晶半導体ハンドルウエハの表面は、サンドブラストプロセスまたは腐食性エッチングによって意図的に損傷され得る。いくつかの具体例では、単結晶半導体ハンドルウエハの表面は、電荷トラップ層の堆積前に、熱酸化（そこで単結晶半導体材料の一部が消費される）および／またはＣＶＤ酸化物堆積などの従来の酸化方法によって酸化されてもよい。
本発明の方法によると、電荷トラップ層は、単結晶半導体ハンドル基板の表面上に堆積される。いくつかの具体例では、半導体材料は、選択的に露光酸化表面層を含み得る単結晶半導体ハンドルウエハの露光表面の上に堆積される。半導体・オン・インシュレータデバイスの中に電荷トラップ層を形成する際に使用するのに適切な半導体材料は、製造されたデバイスの中に、高度に欠陥のある層を適切に形成することができる。そのような材料は、単結晶半導体材料、多結晶半導体材料、およびアモルファス半導体材料を含む。単結晶、多結晶、またはアモルファスの半導体材料は、シリコン、ゲルマニウム、またはシリコンとゲルマニウムとの組合せを含む。シリコン、ゲルマニウム、またはシリコンとゲルマニウムとの組合せを含む単結晶半導体材料は、当該技術分野において慣用されているエピタキシャル技術によって堆積されてもよい。多結晶材料は、ランダム結晶配向を有する小さな結晶を含む材料を意味する。多結晶質粒子は、約２０ナノメートルほどの小さいサイズであってもよい。本発明の方法によると、堆積された多結晶材料の結晶粒径が小さいほど、電荷トラップ層の欠陥率が高くなる。アモルファス材料は、シリコンおよびゲルマニウムの非晶同素体を含み、短距離秩序および長距離秩序を欠くものである。約１０ナノメートル未満の結晶化度を有する粒も、本質的にアモルファスであると考えられる。多結晶材料およびアモルファス材料は、有機金属化学気相堆積（ＭＯＣＶＤ）、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、定圧化学気相堆積（ＬＰＣＶＤ）、プラズマ増殖型化学気相堆積（ＰＥＣＶＤ）、または分子線エピタキシャル（ＭＢＥ）を用いて堆積されてもよい。シリコンゲルマニウムは、任意のモル比のシリコンとゲルマニウムのシリコンゲルマニウムの合金を含む。シリコンおよびゲルマニウムを含む半導体材料は、炭素ドープされてもよい。好適には、電荷トラップ層は、少なくとも約１０００Ω・ｃｍ、または少なくとも約３０００Ω・ｃｍ、例えば約１０００Ω・ｃｍ～約１００，０００Ω・ｃｍ、約１０００Ω・ｃｍ～約１０，０００Ω・ｃｍ、約２０００Ω・ｃｍ～約１０，０００Ω・ｃｍ、約３０００Ω・ｃｍ～約１０，０００Ω・ｃｍ、または約３０００Ω・ｃｍ～約５０００Ω・ｃｍなどの抵抗率を有する。
いくつかの具体例では、特に単結晶半導体ハンドル基板上に多結晶シリコン電荷トラップ層が続いて堆積される具体例では、半導体材料は、シリコンおよびゲルマニウムを含むが、ここでゲルマニウムのモルパーセントは、少なくとも２０モル％である。いくつかの具体例では、半導体材料は、シリコンおよびゲルマニウムを含むが、ここでゲルマニウムのモルパーセントは、少なくとも約５０モル％、少なくとも約９０モル％、例えば少なくとも約９９．９％である。いくつかの具体例では、半導体材料は、本質的にゲルマニウムから成る。ここでは、本質的にゲルマニウムから成る半導体材料は、ゲルマニウム前駆体を用いた堆積によって形成される。本質的にゲルマニウムから成る最終的な半導体材料は、約０．１モル％未満、好適には約０．０１モル％未満の微量不純物を含むが、これは好適にはゲルマニウム層の物理的および電気的性質に影響を与えない。シリコン、ゲルマニウム、またはシリコンとゲルマニウムとの組合せを含む半導体材料は、臨界厚さ、すなわち、ひずみ緩和熱アニールの間に格子不整合による弾性ひずみが緩和され得る厚さを超える厚さまで堆積されてもよい。臨界厚さは、ゲルマニウム濃度に依存してもよい。ゲルマニウム濃度が低くなれば、臨界厚さは大きくなる。したがって、シリコンと少なくとも約２０モル％のＧｅを有するゲルマニウムとを含む堆積された半導体層は、一般的に、約１ナノメートル～約３０００ナノメートル、例えば約１０ナノメートル～約３０００ナノメートル、約１０ナノメートル～約１０００ナノメートルの厚さまで堆積される。Ｇｅ濃度が増加するにつれて、臨界厚さはより小さくなり得る。１００モル％のＧｅ層については、厚さは、約０．１ナノメートル～約１０００ナノメートル、例えば約１ナノメートル～約１０００ナノメートル、または約１０ナノメートル～約５００ナノメートルである。
いくつかの具体例では、半導体層は、シリコンおよびゲルマニウムを含むが、ここでゲルマニウム含有量は、少なくとも約５モル％である。いくつかの具体例では、半導体層は、シリコンおよびゲルマニウムを含むが、ここでゲルマニウム含有量は、約２０モル％未満、例えば約５モル％～約２０モル％である。いくつかの具体例では、ゲルマニウムリッチシリコン層は、単結晶半導体ハンドル基板の表面上に堆積され、単独で電荷トラップ層として機能する。より低い濃度のＧｅでは、例えば約５ナノメートル～約４０００ナノメートル、または約１０ナノメートル～約３０００ナノメートル、または約２０ナノメートル～約１０００ナノメートルなど、緩和を確実にするために層をより厚く堆積させてもよい。いくつかの具体例では、ゲルマニウムリッチシリコン層は、約０．１モル％～約５モル％、例えば約０．５モル％～約１モル％の炭素を含んでもよい。そのような具体例では、層は、約１０ナノメートル～約８０００ナノメートル、または約１０ナノメートル～約６０００ナノメートル、または約２０ナノメートル～約３０００ナノメートルの厚さを有してもよい。
単結晶半導体ハンドルウエハの表面上に堆積されて電荷トラップ層を形成するための材料は、当該技術分野において公知の方法によって堆積されてもよい。例えば、半導体材料は、エピタキシャル堆積、有機金属化学気相堆積（ＭＯＣＶＤ）、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、定圧化学気相堆積（ＬＰＣＶＤ）、プラズマ増殖型化学気相堆積（ＰＥＣＶＤ）、または分子線エピタキシャル（ＭＢＥ）を用いて堆積されてもよい。ＬＰＣＶＤまたはＰＥＣＶＤのためのシリコン前駆体は、特に、メチルシラン、シリコンテトラハイドライド（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、四塩化ケイ素（ＳｉＣｌ４）を含む。例えば、多結晶シリコンは、約５５０℃～約６９０℃、例えば約５８０℃～約６５０℃の温度範囲内でシラン（ＳｉＨ４）を熱分解することによって、表面酸化層の上に堆積されてもよい。チャンバ圧力は、約７０～４００ｍＴｏｒｒの範囲であってもよい。アモルファスシリコンは、一般的に約７５℃～約３００℃の範囲の温度で、プラズマ増殖型化学気相堆積（ＰＥＣＶＤ）によって堆積されてもよい。シリコンゲルマニウム、特にアモルファスシリコンゲルマニウムは、イソブチルゲルマン、アルキルゲルマニウムトリクロライド、およびジメチルアミノゲルマニウムトリクロライドなどの有機ゲルマニウム化合物を含むことによって、化学気相堆積によって、約３００℃までの温度で堆積されてもよい。炭素でドープされたシリコンは、四塩化ケイ素およびメタンのような前駆体を使用するエピタキシャルリアクタの中で、熱プラズマ化学気相堆積によって堆積されてもよい。ＣＶＤまたはＰＥＣＶＤのための適切な炭素前駆体は、特に、メチルシラン、メタン、エタン、エチレンを含む。ＬＰＣＶＤ堆積に対しては、メチルシランは、炭素およびシリコンの両方を提供するので特に好ましい前駆体である。ＰＥＣＶＤ堆積に対しては、好ましい前駆体は、シランおよびメタンを含む。
いくつかの具体例では、シリコン、ゲルマニウム、またはシリコンおよびゲルマニウムを含む半導体材料の層の堆積の後、選択的に、単結晶半導体ハンドル基板は、シリコン、ゲルマニウム、またはシリコンおよびゲルマニウムを含む半導体材料を少なくとも部分的に緩和しまたは完全に緩和するのに十分な温度および時間でアニールされてもよい。弾性ひずみは、高温で緩和し始める。緩和は、層と高抵抗率半導体ハンドル基板との間の界面にミスフィット転位を生成することによって実現される。アニールの後、高密度の、すなわち約１×１０５～１×１０１０／ｃｍ２のミスフィット転位および貫通転位が存在する。緩和アニールは、６００℃を超える温度、例えば約７００℃～約９００℃で生じてもよい。緩和アニールは、約１秒～約１時間の期間、例えば約１０秒～約３０分、例えば約１分～約３０分の期間行われてもよい。
いくつかの具体例では、多結晶シリコン層は、シリコン、ゲルマニウム、またはシリコンおよびゲルマニウムを含む半導体材料の緩和層の上に堆積されてもよい。多結晶シリコン層は、適切なシリコン前駆体および条件を使用して、上記のように堆積されてもよい。シリコン、ゲルマニウム、またはシリコンおよびゲルマニウムを含む半導体材料の緩和層と多結晶シリコン層との組合せは、電荷トラップ層として機能する。有利には、ＳｉＧｅを含むか、または本質的にＧｅから成る完全緩和層は、高抵抗率ハンドルウエハと多結晶シリコン層との間に形成され、ＳＯＩ製造の中に含まれる高温プロセスステップの間、多結晶シリコン電荷トラップ層の再結晶化を防止する転位ネットワークを提供する。多結晶シリコン層は、約０．５マイクロメートル～約３マイクロメートル、または約１マイクロメートル～約３マイクロメートルの厚さまで堆積されてもよい。
いくつかの具体例では、シリコン、ゲルマニウム、またはシリコンとゲルマニウムの両方を含む半導体材料の層の堆積、および多結晶シリコン膜の選択的な堆積の後、選択的に、堆積された電荷トラップ層の上に酸化膜が形成される。これは、熱酸化（そこで堆積された半導体材料膜の一部が消費される）および／またはＣＶＤ酸化物堆積などの当該技術分野で公知の手段によって達成されてもよい。いくつかの具体例では、電荷トラップ層が熱酸化されてもよく（そこで堆積された半導体材料膜の一部が消費される）、または二酸化シリコン膜がＣＶＤ酸化物堆積によって成長してもよい。いくつかの具体例では、単結晶半導体ハンドル基板の表面上に堆積された電荷トラップ層は、ＡＳＭ Ａ４００などの炉の中で熱酸化されてもよい。その温度は、酸化雰囲気中で７５０℃～１２００℃の範囲であってもよい。酸化周囲雰囲気は、ＡｒまたはＮ２、およびＯ２などの不活性気体の混合物であってもよい。酸素含有量は、１％から１０％またはそれ以上まで変化してもよい。いくつかの具体例では、酸化周囲雰囲気は、１００％に達してもよい（「ドライ酸化」）。例示的な具体例では、半導体ハンドルウエハは、垂直炉内に装填されてもよい。Ｎ２とＯ２の混合物を設けて温度を酸化温度まで上昇させる。所望の酸化物厚が得られた後、Ｏ２がオフにされ、炉の温度が下げられ、炉からウエハが取り出される。界面層の中に窒素を組み込んで窒化シリコンまたは酸窒化シリコンを堆積させるために、雰囲気は、窒素単体または酸素と窒素の組合せを含んでもよく、温度は、１１００℃～１４００℃まで上げられてもよい。代替的な窒素源は、アンモニアである。いくつかの具体例では、電荷トラップ層は、十分な時間にわたって酸化され、少なくとも約０．０１マイクロメートルの厚さ、または少なくとも約０．０５マイクロメートルの厚さ、例えば約０．０５マイクロメートル～約４マイクロメートル、例えば約０．１マイクロメートル～約２マイクロメートル、または約０．２マイクロメートル～約０．４マイクロメートルの厚さの酸化物層を提供してもよい。シリコンゲルマニウムまたはゲルマニウムを含む膜の酸化は、酸化物層と単結晶シリコンハンドル基板の表面との界面でＧｅを濃縮させ得る。これにより、酸化物と基板との間のＧｅ濃度が非常に高くなる。次に、Ｓｉの酸化は、Ｇｅリッチ層を通って拡散するＳｉによって進行する。このようにして、ＳＯＩウエハの所望の構造が形成される。酸化プロセスは、更に、単結晶半導体ハンドルウエハの裏面を酸化させ、有利には、シリコンと二酸化シリコンの異なる熱膨張係数によって潜在的に引き起こされる反りおよび湾曲を減少させる。
電荷トラップ層の堆積、および選択的な酸化の後、ウエハ洗浄は選択的である。必要に応じて、ウエハは、例えば標準的なＳＣ１／ＳＣ２溶液の中で洗浄可能である。さらに、ウエハは、特に、電荷トラップ層の上の二酸化シリコン層は、化学機械研磨（ＣＭＰ）を受け、表面粗さを、好適にはＲＭＳ2x2 um2が約５オングストローム以下であるレベルまで、減少させる。ここで、二乗平均平方根は、
Figure 2022037175000002
であり、粗さプロファイルは、トレースに沿って規則的に等間隔に配置された点を含み、ｙｉは、平均線からデータポイントまでの垂直距離である。
電荷トラップ層、および選択的に酸化膜を含む、本明細書に記載された方法によって製造された単結晶半導体ハンドルウエハは、次に、従来の層転写方法によって製造される
単結晶半導体ドナー基板、例えば単結晶半導体ドナーウエハに接合される。すなわち、単結晶半導体ドナーウエハは、酸化、注入、および注入後の洗浄を含む標準的なプロセスステップを受けてもよい。したがって、多層半導体構造の製造において従来から使用されている材料の単結晶半導体ウエハなどの単結晶半導体ドナー基板、例えば単結晶シリコンドナーウエハは、エッチングされ、研磨され、選択的に酸化されたものであるが、イオン注入されて、ドナー基板の中にダメージ層を形成する。
いくつかの具体例では、単結晶半導体ドナー基板の表面が熱酸化されてもよく（そこで半導体材料の一部が消費される）、または二酸化シリコン膜がＣＶＤ酸化物堆積によって成長してもよい。いくつかの具体例では、単結晶半導体ドナー基板、例えば単結晶シリコンドナーウエハは、ＡＳＭ Ａ４００などの炉の中で熱酸化されてもよい。その温度は、酸化雰囲気中で７５０℃～１２００℃の範囲であってもよい。酸化周囲雰囲気は、ＡｒまたはＮ２、およびＯ２などの不活性気体の混合物であってもよい。酸素含有量は、１％から１０％またはそれ以上まで変化してもよい。いくつかの具体例では、酸化周囲雰囲気は、１００％に達してもよい（「ドライ酸化」）。例示的な具体例では、半導体ドナーウエハは、垂直炉内に装填されてもよい。Ｎ２とＯ２の混合物を設けて温度を酸化温度まで上昇させる。所望の酸化物厚が得られた後、Ｏ２がオフにされ、炉の温度が下げられ、炉からウエハが取り出される。いくつかの具体例では、ドナー基板は、酸化されて、表面層の上に少なくとも約１ナノメートル、例えば約０．０１マイクロメートル～約１０マイクロメートル、例えば約０．０１マイクロメートル～約２マイクロメートル、または約０．１マイクロメートル～約１マイクロメートルの厚さの酸化物層を提供する。酸化プロセスは、更に、ドナー基板の裏面を酸化させ、有利には、シリコンと二酸化シリコンの異なる熱膨張係数によって潜在的に引き起こされる反りおよび湾曲を減少させる。
単結晶半導体ドナー基板のイオン注入は、Applied Materials Quantum Hなどの商業的に入手可能な機器によって実行されてもよい。注入されるイオンは、Ｈｅ、Ｈ、Ｈ２、またはそれらの組合せを含む。イオン注入は、半導体ドナー基板の中にダメージ層を形成するのに十分な密度および時間で実行される。注入密度は、約１０１２ｉｏｎｓ／ｃｍ２から約１０１７ｉｏｎｓ／ｃｍ２まで、例えば約１０１４ｉｏｎｓ／ｃｍ２から約１０１７ｉｏｎｓ／ｃｍ２まで変動してもよい。注入エネルギーは、約１ｋｅＶから約３０００ｋｅＶまで、例えば約１０ｋｅＶから約３０００ｋｅＶまで変動してもよい。いくつかの具体例では、注入後に、単結晶半導体ドナーウエハ、例えば単結晶シリコンドナーウエハを清浄することが望ましい場合がある。いくつかの好適な具体例では、洗浄は、ピラニア洗浄とそれに続くＤＩ水すすぎおよびＳＣ１／ＳＣ２洗浄を含む。
本発明のいくつかの具体例では、ヘリウムイオンおよび／または水素イオンの注入によって形成されたイオン注入領域を有する単結晶半導体ドナー基板は、単結晶半導体ドナー基板内に熱的に活性化した劈開面を形成するのに十分な温度でアニールされる。適切なツールの例は、Ｂｌｕｅ Ｍモデルなどの単純なボックス炉である。いくつかの好適な具体例では、イオン注入単結晶半導体ドナー基板は、約２００℃～約３５０℃、約２２５℃～約３２５℃、好適には約３００℃の温度でアニールされる。熱アニールは、約２時間～約１０時間、例えば約２時間～約８時間の期間行われてもよい。これらの温度範囲内での熱アニールは、熱的に活性化した劈開面を形成するのに十分である。劈開面を活性化させるための熱アニールの後、単結晶半導体ドナー基板表面は、好適には洗浄される。
いくつかの具体例では、イオン注入され、および選択的に洗浄され、および選択的にアニールされた単結晶半導体ドナー基板は、酸素プラズマおよび／または窒素プラズマ表面活性化を受ける。いくつかの具体例では、酸素プラズマ表面活性化ツールは、ＥＶＧ（登録商標）８１０ＬＴ低温プラズマ活性化システムなど、ＥＶグループから入手可能なものなどの商業的に入手可能なツールである。イオン注入され、選択的に洗浄された単結晶半導体ドナーウエハは、チャンバに装填される。チャンバは排気され、および大気圧よりも低い圧力までＯ２で再充填され、それによってプラズマを生成する。単結晶半導体ドナーウエハは、約１秒～約１２０秒の範囲の所望の時間、このプラズマに暴露される。酸素プラズマ表面酸化が行われ、単結晶半導体ドナー基板の表面を親水性にし、前述の方法によって製造された単結晶半導体ハンドル基板への接合を受けさせる。
単結晶半導体ドナー基板の親水性表面および単結晶半導体ハンドル基板の表面は、電荷トラップ層を含み、かつ更に選択的に酸化されてもよいものであるが、次に、密接に接触させられて、それによって接合構造を形成する。機械的接合は比較的弱いので、接合構造は、更にアニールされて、ドナーウエハとハンドルウエハとの間の接合を固める。本発明のいくつかの具体例では、接合構造は、単結晶半導体ドナー基板の中に熱的に活性化した劈開面を形成するのに十分な温度でアニールされる。適切なツールの例は、Ｂｌｕｅ Ｍモデルなどの単純なボックス炉である。いくつかの好適な具体例では、接合構造は、約２００℃～約３５０℃、約２２５℃～約３２５℃、好適には約３００℃の温度でアニールされる。熱アニールは、約０．５時間～約１０時間の期間、好適には約２時間の期間行われてもよい。これらの温度範囲内での熱アニールは、熱的に活性化した劈開面を形成するのに十分である。劈開面を活性化させるための熱アニールの後、接合構造は、洗浄されてもよい。
熱アニールの後、単結晶半導体ドナー基板と単結晶半導体ハンドル基板との間の接合は、十分強く、劈開面で接合構造を劈開することによって層転写を開始する。劈開は、当該技術分野において公知の技術によって生じてもよい。いくつかの具体例では、接合構造は、一方の側に固定された吸着カップに取り付けられ、かつ他方の側のヒンジ付きアーム上の追加の吸着カップによって取り付けられた従来の劈開ステーションの中に配置されてもよい。亀裂は、吸着カップアタッチメントの近くで発生し、可動アームがヒンジを中心に旋回してウエハを劈開する。劈開は、半導体ドナーウエハの一部を除去し、それによって半導体・オン・インシュレータ複合構造上に半導体デバイス層、好適にはシリコンデバイス層が残る。
劈開の後、劈開構造は、高温アニールを受け、転写デバイス層と単結晶半導体ハンドル基との間の接合を更に強化してもよい。適切なツールの例は、ＡＳＭ Ａ４００などの垂直炉である。いくつかの好適な具体例では、接合構造は、約１０００℃～約１２００℃、好適には約１０００℃の温度でアニールされる。熱アニールは、約０．５時間～約８時間の期間、好適には約４時間の期間行われる。これらの温度範囲内における熱アニールは、転写デバイス層と単結晶半導体ハンドル基との間の接合を強化するのに十分である。
劈開と高温アニールの後、接合構造は、表面から薄い熱酸化物を取り除き、微粒子を洗い流すように設計された洗浄プロセスを施されてもよい。いくつかの具体例では、Ｈ２をキャリアガスとして使用する水平流の枚葉式（single wafer）エピタキシャルリアクタの中で気相ＨＣｌエッチング処理を行うことによって、単結晶半導体ドナーウエハを所望の厚さおよび平滑さにすることができる。いくつかの具体例では、デバイス層の厚さは、約１ナノメートル～約１００マイクロメートル、例えば約１０ナノメートル～約５０マイクロメートルであってもよい。いくつかの具体例では、エピタキシャル層は、転写デバイス層の上に堆積されてもよい。出来上がったＳＯＩウエハは、半導体ハンドル基板、電荷トラップ層、誘電体層（例えば埋め込み酸化物層）、および半導体デバイス層を含み、そしてライン計測検査工程を受け、最終的に典型的なＳＣ１－ＳＣ２プロセスを使用して洗浄されてもよい。
本発明によると、ＳＯＩウエハは、ＢＯＸの下に埋め込まれた堆積半導体材料電荷トラップ層と共に得られる。ここで図３を参照すると、いくつかの具体例における、本発明のいくつかの具体例に係る半導体・オン・インシュレータ構造１００、例えばシリコン・オン・インシュレータウエハが図示されている。半導体・オン・インシュレータ構造１００、例えばシリコン・オン・インシュレータウエハは、高抵抗率半導体基板１０２、例えば高抵抗率単結晶シリコン基板を含む。緩和ＳｉＧｅまたはＧｅ層１０４は、高抵抗率半導体基板１０２、例えば高抵抗率単結晶シリコン基板の表面に界面接触して形成される。多結晶シリコン層１０６は、緩和ＳｉＧｅまたはＧｅ層１０４の表面に界面接触して形成される。埋め込み酸化物層１０８は、緩和ＳｉＧｅまたはＧｅ層１０４と単結晶半導体デバイス層１１０、例えばシリコンデバイス層との間に配置される。埋め込み酸化物層１０８は、緩和ＳｉＧｅまたはＧｅ層１０４および単結晶半導体デバイス層１１０、例えばシリコンデバイス層の酸化部分から形成されてもよい。
ここで図４を参照すると、いくつかの具体例における、本発明のいくつかの具体例に係る半導体・オン・インシュレータ構造２００、例えばシリコン・オン・インシュレータウエハが図示されている。半導体・オン・インシュレータ構造２００、例えばシリコン・オン・インシュレータウエハは、高抵抗率半導体基板２０２、例えば高抵抗率単結晶シリコン基板を含む。Ｇｅリッチ層２０４は、高抵抗率半導体基板２０２、例えば高抵抗率単結晶シリコン基板の表面に界面接触して形成される。埋め込み酸化物層２０８は、Ｇｅリッチ層２０４と単結晶半導体デバイス層２１０、例えばシリコンデバイス層との間に配置される。埋め込み酸化物層２０８は、Ｇｅリッチ層２０４および単結晶半導体デバイス層２１０、例えばシリコンデバイス層の酸化部分から形成されてもよい。
本発明を詳細に説明したが、添付の特許請求の範囲に規定された本発明の範囲から逸脱することなく、変更および変形が可能であることは明らかであろう。
本発明の範囲から逸脱することなく、上記の組成物およびプロセスにおいて様々な変更を行うことができるから、上記の説明に含まれるすべての事項は、例示的なものであり限定的な意味ではないものとして解釈されることが意図されている。
本発明またはその好適な具体例の要素を紹介する場合に、「ある（a）」、「ある（an）」、「その（the）」、および「上記（said）」の冠詞は、１またはそれ以上の要素があることを意味することを意図する。「含む（comprising）」、「含む（including）」、および「有する（having）」の用語は、包括的であることを意図し、列挙された要素以外の追加の要素も存在し得ることを意味する。

Claims (78)

  1. その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、前記単結晶半導体ハンドル基板の前記表面と前記裏面の間の中心平面と、および前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも５００Ω・ｃｍの最小バルク領域抵抗率を有する単結晶半導体ハンドル基板と、
    ゲルマニウムを含み、前記単結晶半導体ハンドル基板の前記表面に界面接触している緩和半導体層と、
    前記緩和半導体層に界面接触している多結晶シリコン層と、
    前記多結晶シリコン層に界面接触している誘電体層と、
    前記誘電体層に界面接触している単結晶半導体デバイス層と、
    を含む多層構造。
  2. 前記単結晶半導体ハンドル基板は、シリコンを含む請求項１に記載の多層構造。
  3. 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項１に記載の多層構造。
  4. 前記単結晶半導体ハンドル基板は、約５００Ω・ｃｍ～約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  5. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ～約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  6. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  7. 前記単結晶半導体ハンドル基板は、約２０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  8. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  9. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ～約５０００Ω・ｃｍのバルク抵抗率を有する請求項１に記載の多層構造。
  10. 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも２０モル％である請求項１に記載の多層構造。
  11. 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも５０モル％である請求項１に記載の多層構造。
  12. 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも９０モル％である請求項１に記載の多層構造。
  13. 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも９９．９モル％である請求項１に記載の多層構造。
  14. 前記緩和半導体層は、本質的にゲルマニウムから成る請求項１に記載の多層構造。
  15. 前記緩和半導体層は、臨界厚さより厚い請求項１に記載の多層構造。
  16. 前記緩和半導体層の平均厚さは、少なくとも約１０ナノメートルである請求項１に記載の多層構造。
  17. 前記緩和半導体層の平均厚さは、約１０ナノメートル～約３０００ナノメートルである請求項１に記載の多層構造。
  18. 前記誘電体層は、二酸化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの組合せから成るグループから選択される請求項１に記載の多層構造。
  19. 前記誘電体層は、少なくとも約１０ナノメートルの厚さ、例えば約１０ナノメートル～約１０，０００ナノメートル、約１０ナノメートル～約５０００ナノメートル、または約１００ナノメートル～約４００ナノメートルなどの厚さを有する埋め込み酸化物層を含む請求項１に記載の多層構造。
  20. 前記誘電体層は、二酸化シリコンを含む請求項１に記載の多層構造。
  21. 前記二酸化シリコンは、少なくとも約１０ナノメートルの厚さ、例えば約１０ナノメートル～約１０，０００ナノメートル、約１０ナノメートル～約５０００ナノメートル、または約１００ナノメートル～約４００ナノメートルなどの厚さを有する請求項２０に記載の多層構造。
  22. 単結晶半導体ハンドル基板の表面に界面接触するように半導体層を形成するステップであって、前記単結晶半導体ハンドル基板は、その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、前記単結晶半導体ハンドル基板の前記表面と前記裏面の間の中心平面と、および前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも５００Ω・ｃｍの最小バルク領域抵抗率を有し、更に、前記半導体層は、少なくとも２０モル％のゲルマニウムのモルパーセントでゲルマニウムを含むステップと、
    前記半導体層を少なくとも部分的に緩和するのに十分な温度および時間で、前記単結晶半導体ハンドル基板の前記表面に界面接触している半導体層を有する前記単結晶半導体ハンドル基板をアニールし、それによって緩和半導体層を形成するステップと、
    前記緩和半導体層に界面接触している多結晶シリコン層を形成するステップと、
    単結晶半導体ドナー基板の表面上の誘電体層を前記単結晶半導体ハンドル基板の前記多結晶シリコン層に接合させることによって接合構造を形成するステップであって、前記単結晶半導体ドナー基板は、その一方が前記半導体ドナー基板の表面であり、他方が前記半導体ドナー基板の裏面である２つの主要な、ほぼ平行な面と、前記半導体ドナー基板の前記表面と前記裏面を接合する外縁と、前記半導体ドナー基板の前記表面と前記裏面の間の中心平面と、を含み、更に、前記半導体ドナー基板の前記表面は、前記誘電体層を含むステップと、
    を含む多層構造の製造方法。
  23. 前記単結晶半導体ハンドル基板は、シリコンを含む請求項２２に記載の方法。
  24. 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項２２に記載の方法。
  25. 前記単結晶半導体ハンドル基板は、約５００Ω・ｃｍ～約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項２２に記載の方法。
  26. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ～約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項２２に記載の方法。
  27. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項２２に記載の方法。
  28. 前記単結晶半導体ハンドル基板は、約２０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項２２に記載の方法。
  29. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項２２に記載の方法。
  30. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ～約５０００Ω・ｃｍのバルク抵抗率を有する請求項２２に記載の方法。
  31. 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも５０モル％である請求項２２に記載の方法。
  32. 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも９０モル％である請求項２２に記載の方法。
  33. 前記緩和半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、少なくとも９９．９モル％である請求項２２に記載の方法。
  34. 前記緩和半導体層は、ゲルマニウムを含む請求項２２に記載の方法。
  35. 単結晶半導体ドナー基板の表面上の前記誘電体層に接合させるステップの前に前記多結晶シリコン層を酸化させるステップを更に含む請求項２２に記載の方法。
  36. 前記半導体ドナー基板の前記誘電体層と前記単結晶半導体ハンドル基板の前記表面上の前記多結晶シリコン層との間の接合を強化するのに十分な温度で、および十分な期間、前記接合構造を加熱するステップを更に含む請求項２２に記載の方法。
  37. 前記単結晶半導体ドナー基板は、イオン注入されたダメージ層を含む請求項２２に記載の方法。
  38. 前記単結晶半導体ドナー基板の前記イオン注入されたダメージ層で前記接合構造を機械的に劈開し、それによって前記単結晶半導体ハンドル基板と、前記緩和半導体層と、前記緩和半導体層に接触している前記多結晶シリコン層と、前記誘電体層と、前記誘電体層に接触している単結晶半導体デバイス層と、を含む劈開構造を製造するステップを更に含む請求項３７に記載の方法。
  39. 前記単結晶半導体デバイス層と前記単結晶半導体ハンドル基板との間の接合を強化するのに十分な温度で、および十分な期間、前記劈開構造を加熱するステップを更に含む請求項３８に記載の方法。
  40. その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、前記単結晶半導体ハンドル基板の前記表面と前記裏面の間の中心平面と、および前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも５００Ω・ｃｍの最小バルク領域抵抗率を有する単結晶半導体ハンドル基板と、
    シリコンゲルマニウムを含み、前記単結晶半導体ハンドル基板の前記表面に界面接触している半導体層と、
    シリコンおよびゲルマニウムを含む前記半導体層に界面接触している誘電体層と、
    前記誘電体層に界面接触している単結晶半導体デバイス層と、
    を含む多層構造。
  41. 前記単結晶半導体ハンドル基板は、シリコンを含む請求項４０に記載の多層構造。
  42. 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項４０に記載の多層構造。
  43. 前記単結晶半導体ハンドル基板は、約５００Ω・ｃｍ～約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項４０に記載の多層構造。
  44. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ～約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項４０に記載の多層構造。
  45. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項４０に記載の多層構造。
  46. 前記単結晶半導体ハンドル基板は、約２０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項４０に記載の多層構造。
  47. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項４０に記載の多層構造。
  48. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ～約５０００Ω・ｃｍのバルク抵抗率を有する請求項４０に記載の多層構造。
  49. シリコンゲルマニウムを含む前記半導体層の中のゲルマニウムのモルパーセントは、少なくとも５モル％である請求項４０に記載の多層構造。
  50. シリコンゲルマニウムを含む前記半導体層の中のゲルマニウムのモルパーセントは、約５モル％～約２０モル％である請求項４０に記載の多層構造。
  51. 前記半導体層は、炭素を更に含む請求項４０に記載の多層構造。
  52. 前記半導体層は、単結晶である請求項４０に記載の多層構造。
  53. 前記半導体層は、多結晶である請求項４０に記載の多層構造。
  54. 前記半導体層は、約１０ナノメートル～約１０００ナノメートルの平均厚さを有する請求項４０に記載の多層構造。
  55. 前記半導体層は、約５０ナノメートル～約５００ナノメートルの平均厚さを有する請求項４０に記載の多層構造。
  56. 前記誘電体層は、二酸化ケイ素、窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの組合せから成るグループから選択される請求項１に記載の多層構造。
  57. 前記誘電体層は、少なくとも約１０ナノメートルの厚さ、例えば約１０ナノメートル～約１０，０００ナノメートル、約１０ナノメートル～約５０００ナノメートル、または約１００ナノメートル～約４００ナノメートルなどの厚さを有する埋め込み酸化物層を含む請求項１に記載の多層構造。
  58. 前記誘電体層は、二酸化シリコンを含む請求項１に記載の多層構造。
  59. 単結晶半導体ハンドル基板の表面に界面接触するように半導体層を堆積させるステップであって、前記単結晶半導体ハンドル基板は、その一方が単結晶半導体ハンドル基板の表面であり、他方が前記単結晶半導体ハンドル基板の裏面である２つの主要な、ほぼ平行な面と、前記単結晶半導体ハンドル基板の前記表面と前記裏面を接合する外縁と、前記単結晶半導体ハンドル基板の前記表面と前記裏面の間の中心平面と、および前記単結晶半導体ハンドル基板の前記表面と前記裏面の間のバルク領域と、を含む単結晶半導体ハンドル基板であって、少なくとも５００Ω・ｃｍの最小バルク領域抵抗率を有し、更に、前記半導体層は、シリコンゲルマニウムを含み、更に、シリコンゲルマニウムを含む前記半導体層の中のゲルマニウムのモルパーセントは、少なくとも５モル％であるステップと、
    単結晶半導体ドナー基板の表面に界面接触している誘電体層を単結晶半導体ハンドル基板の前記表面に界面接触しているシリコンゲルマニウムを含む前記半導体層に接合させることによって接合構造を形成するステップであって、前記単結晶半導体ドナー基板は、その一方が前記半導体ドナー基板の表面であり、他方が前記半導体ドナー基板の裏面である２つの主要な、ほぼ平行な面と、前記半導体ドナー基板の前記表面と前記裏面を接合する外縁と、前記半導体ドナー基板の前記表面と前記裏面の間の中心平面と、を含み、更に、前記半導体ドナー基板の前記表面は、前記誘電体層を含むステップと、
    を含む多層構造の製造方法。
  60. 前記単結晶半導体ハンドル基板は、シリコンを含む請求項５９に記載の方法。
  61. 前記単結晶半導体ハンドル基板は、チョクラルスキー法またはフローティングゾーン法によって成長した単結晶シリコンインゴットからスライスされたシリコンウエハを含む請求項５９に記載の方法。
  62. 前記単結晶半導体ハンドル基板は、約５００Ω・ｃｍ～約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項５９に記載の方法。
  63. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ～約１００，０００Ω・ｃｍのバルク抵抗率を有する請求項５９に記載の方法。
  64. 前記単結晶半導体ハンドル基板は、約１０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項５９に記載の方法。
  65. 前記単結晶半導体ハンドル基板は、約２０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項５９に記載の方法。
  66. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ～約１０，０００Ω・ｃｍのバルク抵抗率を有する請求項５９に記載の方法。
  67. 前記単結晶半導体ハンドル基板は、約３０００Ω・ｃｍ～約５０００Ω・ｃｍのバルク抵抗率を有する請求項５９に記載の方法。
  68. 前記半導体層は、シリコンゲルマニウムを含み、ゲルマニウムのモルパーセントは、約５モル％～約２０モル％である請求項５９に記載の方法。
  69. 前記半導体層は、炭素を更に含む請求項５９に記載の方法。
  70. 前記半導体層は、エピタキシャル堆積によって堆積される請求項５９に記載の方法。
  71. 前記半導体層は、多結晶である請求項５９に記載の方法。
  72. 前記半導体層は、約１０ナノメートル～約１０００ナノメートルの平均厚さを有する請求項５９に記載の方法。
  73. 前記半導体層は、約５０ナノメートル～約５００ナノメートルの平均厚さを有する請求項５９に記載の方法。
  74. シリコンおよびゲルマニウムを含む前記半導体層を酸化させるステップを更に含む請求項５９に記載の方法。
  75. 前記半導体ドナー基板の前記誘電体層と前記単結晶半導体ハンドル基板の前記表面上のシリコンゲルマニウムを含む前記半導体層との間の接合を強化するのに十分な温度で、および十分な期間、前記接合構造を加熱するステップを更に含む請求項５９に記載の方法。
  76. 前記単結晶半導体ドナー基板は、イオン注入されたダメージ層を含む請求項５９に記載の方法。
  77. 前記単結晶半導体ドナー基板の前記イオン注入されたダメージ層で前記接合構造を機械的に劈開し、それによって前記単結晶半導体ハンドル基板と、シリコンゲルマニウムを含む前記半導体層と、シリコンゲルマニウムを含む前記半導体層に接触する前記誘電体層と、前記誘電体層を有する単結晶半導体デバイス層と、を含む劈開構造を製造するステップを更に含む請求項７６に記載の方法。
  78. 前記単結晶半導体デバイス層と前記単結晶半導体ハンドル基板との間の接合を強化するのに十分な温度で、および十分な期間、前記劈開構造を加熱するステップを更に含む請求項７７に記載の方法。
JP2021208175A 2014-11-18 2021-12-22 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 Active JP7206366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023000068A JP7451777B2 (ja) 2014-11-18 2023-01-04 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462081352P 2014-11-18 2014-11-18
US62/081,352 2014-11-18
JP2020068195A JP7191886B2 (ja) 2014-11-18 2020-04-06 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020068195A Division JP7191886B2 (ja) 2014-11-18 2020-04-06 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023000068A Division JP7451777B2 (ja) 2014-11-18 2023-01-04 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Publications (2)

Publication Number Publication Date
JP2022037175A true JP2022037175A (ja) 2022-03-08
JP7206366B2 JP7206366B2 (ja) 2023-01-17

Family

ID=54705879

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2017526096A Active JP6726180B2 (ja) 2014-11-18 2015-11-16 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP2020068195A Active JP7191886B2 (ja) 2014-11-18 2020-04-06 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP2021208175A Active JP7206366B2 (ja) 2014-11-18 2021-12-22 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP2023000068A Active JP7451777B2 (ja) 2014-11-18 2023-01-04 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017526096A Active JP6726180B2 (ja) 2014-11-18 2015-11-16 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP2020068195A Active JP7191886B2 (ja) 2014-11-18 2020-04-06 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023000068A Active JP7451777B2 (ja) 2014-11-18 2023-01-04 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Country Status (4)

Country Link
US (3) US10483152B2 (ja)
EP (3) EP4170705A3 (ja)
JP (4) JP6726180B2 (ja)
WO (1) WO2016081356A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2017142849A1 (en) * 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US10825681B2 (en) * 2016-08-13 2020-11-03 Applied Materials, Inc. 3D CTF integration using hybrid charge trap layer of sin and self aligned SiGe nanodot
WO2018080772A1 (en) * 2016-10-26 2018-05-03 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
US10468295B2 (en) * 2016-12-05 2019-11-05 GlobalWafers Co. Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
FR3091618B1 (fr) * 2019-01-09 2021-09-24 Soitec Silicon On Insulator Procédé de fabrication d’un substrat receveur pour une structure de type semi-conducteur sur isolant pour applications radiofrequences et procédé de fabrication d’une telle structure
US11296190B2 (en) * 2020-01-15 2022-04-05 Globalfoundries U.S. Inc. Field effect transistors with back gate contact and buried high resistivity layer
US11715886B2 (en) * 2020-05-08 2023-08-01 Mobix Labs, Inc. Low-cost, IPD and laminate based antenna array module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343052A (ja) * 2003-01-29 2004-12-02 Soi Tec Silicon On Insulator Technologies 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
JP2007214199A (ja) * 2006-02-07 2007-08-23 Canon Inc 半導体基板及びその製造方法
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
FR2765393B1 (fr) * 1997-06-25 2001-11-30 France Telecom Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
US6995427B2 (en) 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
WO2005013326A2 (en) * 2003-07-30 2005-02-10 Asm America, Inc. Epitaxial growth of relaxed silicon germanium layers
US7625808B2 (en) 2003-09-01 2009-12-01 Sumco Corporation Method for manufacturing bonded wafer
JP2007507093A (ja) 2003-09-26 2007-03-22 ユニべルシテ・カトリック・ドゥ・ルベン 抵抗損を低減させた積層型半導体構造の製造方法
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7018882B2 (en) * 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
GB0424290D0 (en) * 2004-11-02 2004-12-01 Koninkl Philips Electronics Nv Method of growing a strained layer
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US7936043B2 (en) * 2006-03-17 2011-05-03 Sychip Inc. Integrated passive device substrates
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
KR101495153B1 (ko) 2007-06-01 2015-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작 방법 및 반도체장치
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
WO2011087878A2 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
WO2011118643A1 (ja) 2010-03-26 2011-09-29 テルモ株式会社 留置針組立体
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
CN102465336B (zh) * 2010-11-05 2014-07-09 上海华虹宏力半导体制造有限公司 一种高锗浓度的锗硅外延方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
EP2656388B1 (en) 2010-12-24 2020-04-15 QUALCOMM Incorporated Trap rich layer for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP6228462B2 (ja) * 2011-03-16 2017-11-08 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
WO2014190165A2 (en) 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
KR102189611B1 (ko) 2014-01-23 2020-12-14 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
JP6487454B2 (ja) 2014-02-07 2019-03-20 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343052A (ja) * 2003-01-29 2004-12-02 Soi Tec Silicon On Insulator Technologies 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
JP2007214199A (ja) * 2006-02-07 2007-08-23 Canon Inc 半導体基板及びその製造方法
JP2013513234A (ja) * 2009-12-04 2013-04-18 ソイテック 電気的損失が低減した半導体オンインシュレータタイプの構造の製造プロセス及び対応する構造

Also Published As

Publication number Publication date
JP7451777B2 (ja) 2024-03-18
JP6726180B2 (ja) 2020-07-22
EP3221885A1 (en) 2017-09-27
JP7206366B2 (ja) 2023-01-17
US20170316968A1 (en) 2017-11-02
JP2023036918A (ja) 2023-03-14
EP4170705A2 (en) 2023-04-26
US11699615B2 (en) 2023-07-11
US20190139818A1 (en) 2019-05-09
EP3221885B1 (en) 2019-10-23
US10483152B2 (en) 2019-11-19
EP3573094A1 (en) 2019-11-27
JP2020113792A (ja) 2020-07-27
EP4170705A3 (en) 2023-10-18
US11139198B2 (en) 2021-10-05
JP2017538288A (ja) 2017-12-21
EP3573094B1 (en) 2023-01-04
WO2016081356A1 (en) 2016-05-26
JP7191886B2 (ja) 2022-12-19
US20210384070A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
JP7222128B2 (ja) 多層構造
US10672645B2 (en) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US10658227B2 (en) Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US10381261B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
JP7451777B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230104

R150 Certificate of patent or registration of utility model

Ref document number: 7206366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150