JP6118757B2 - 貼り合わせsoiウェーハの製造方法 - Google Patents
貼り合わせsoiウェーハの製造方法 Download PDFInfo
- Publication number
- JP6118757B2 JP6118757B2 JP2014090290A JP2014090290A JP6118757B2 JP 6118757 B2 JP6118757 B2 JP 6118757B2 JP 2014090290 A JP2014090290 A JP 2014090290A JP 2014090290 A JP2014090290 A JP 2014090290A JP 6118757 B2 JP6118757 B2 JP 6118757B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- wafer
- layer
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 140
- 238000010438 heat treatment Methods 0.000 claims description 52
- 238000000151 deposition Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 37
- 230000008021 deposition Effects 0.000 claims description 33
- 238000005498 polishing Methods 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 137
- 238000002425 crystallisation Methods 0.000 description 28
- 230000008025 crystallization Effects 0.000 description 28
- 230000000694 effects Effects 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 17
- 229910052760 oxygen Inorganic materials 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
- B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2250/00—Layers arrangement
- B32B2250/02—2 layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2255/00—Coating on the layer surface
- B32B2255/20—Inorganic coating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/206—Insulating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/14—Semiconductor wafers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
一方、特許文献2にも、BOX層とベースウェーハの界面に、キャリアトラップ層としての多結晶層を形成することが記載されており、更に、多結晶シリコン層の再結晶化を防止するため、多結晶シリコン層形成後の熱処理温度を制限している。
また、特許文献3には、キャリアトラップ層としての多結晶シリコン層や非晶質シリコン層を形成することは記載されていないが、ボンドウェーハと貼り合わせる側のベースウェーハ表面の表面粗さを大きくすることによって、キャリアトラップ層と同様の効果を得ることが記載されている。
しかしながら、通常の多結晶シリコン層を堆積させキャリアトラップ層を形成すると、SOIウェーハ製造工程中またはデバイス製造工程中の熱履歴によっては多結晶シリコン層がアニールされ単結晶化しキャリアトラップ層としての効果が減少してしまうという問題があった。
従って、多結晶シリコン層堆積後に熱処理を行っても単結晶化が進まないようにする必要がある。言い換えれば、SOIウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないようなコストが安く、効果が持続する多結晶シリコン層を堆積する必要がある。
しかしながら、上記の特許文献1−3のいずれにも、多結晶シリコン層堆積後に熱処理を行っても単結晶化が進まないようにする技術については、開示も示唆もされていない。
さらに、堆積温度を900℃以上の温度にすることで、SOIウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温(例えば、1000〜1200℃程度)であっても、多結晶シリコン層の粒界成長が抑制され、キャリアトラップ層としての効果を維持することができる。
ベースウェーハと多結晶シリコン層との間に酸化膜を介在させることでRFデバイスの特性に影響する可能性があるので、形成する酸化膜厚さは薄くすることが好ましく、例えば10nm以下の厚さとすることが好ましい。このような厚さの酸化膜を形成する方法としては、ウェット洗浄を最も簡便な方法として挙げることができる。
ウェット洗浄により数nmの酸化膜を形成する場合、その上に多結晶シリコン層を堆積する温度が1010℃以下であれば、多結晶シリコン層の堆積工程中に下地酸化膜の一部が消失し、ベースウェーハのシリコン単結晶の表面と多結晶シリコン層が接触し多結晶シリコン層の単結晶化が促進されることを抑制することができる。
キャリアトラップ層としての効果を高めるためには多結晶シリコン層の厚さを厚くすることが好適であるが、厚くすればするほど堆積後のウェーハの反りが大きくなり、貼り合わせ不良の原因となる。しかし、多結晶シリコン層の堆積後であって貼り合わせ前に、多結晶シリコン層の堆積温度よりも高温の非酸化性雰囲気で熱処理を行うことでウェーハの反りを低減することができる。
多結晶シリコン層の貼り合わせ時の厚さを2μm以上とすることでウェーハ反りの影響により貼り合わせ不良の頻度が高まるが、多結晶シリコン層の貼り合わせ時の厚さが2μm以上であっても高温の非酸化性雰囲気で熱処理を行ってあれば、ウェーハの反りを低減することができるので、キャリアトラップ層としての効果を高めつつ、貼り合わせ不良の低減を図ることができる。
さらに、堆積温度を900℃以上の温度にすることで、SOIウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温(例えば、1000〜1200℃程度)であっても、多結晶シリコン層の粒界成長が抑制され、キャリアトラップ層としての効果を維持することができる。
また、本発明の貼り合わせSOIウェーハによれば、ベースウェーハと多結晶シリコン層との境界部の酸素濃度を、ベースウェーハ中の酸素濃度及び多結晶シリコン層中の酸素濃度よりも高くすることで、多結晶シリコン層の単結晶化を抑制することができ、キャリアトラップ層としての効果を維持することができる。
前述のように、より高い周波数に対応するデバイスを作製するため、SOIウェーハのBOX層下にキャリアトラップ層を形成することが必要になってきているが、通常の多結晶シリコン層を堆積させキャリアトラップ層を形成すると、SOIウェーハ製造工程中またはデバイス製造工程中の熱履歴によっては多結晶シリコン層がアニールされ単結晶化しキャリアトラップ層としての効果が減少してしまうという問題があった。
その結果、ベースウェーハのシリコン単結晶の表面と堆積する多結晶シリコン層との間に、予め酸化膜を形成しておくことによって、堆積後にSOIウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理による単結晶化を抑制することができ、さらに、堆積温度を900℃以上の温度にすることで、SOIウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温(例えば、1000〜1200℃程度)であっても、多結晶シリコン層の粒界成長が抑制され、キャリアトラップ層としての効果を維持することができることを見出し、本発明をなすに至った。
まず、シリコン単結晶からなるボンドウェーハ10を準備する(図1のステップS11、図2(a)参照)。
このような厚さの酸化膜を形成する方法としては、ウェット洗浄が最も簡便な方法として挙げることができる。具体的には、SC1(NH4OHとH2O2の混合水溶液)、SC2(HClとH2O2の混合水溶液)、硫酸過水(H2SO4とH2O2の混合水溶液)、オゾン水などを用いた洗浄や、これらを組み合わせた洗浄を行うことにより、厚さ0.5〜3nm程度の均一な酸化膜を形成することができる。
堆積温度が900℃、あるいは、900℃より高温であれば、SOIウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温(例えば、1000〜1200℃程度)であっても、多結晶シリコン層の粒界成長が抑制され、キャリアトラップ層としての効果を維持することができる。
また、堆積温度が900℃、あるいは、900℃より高温であれば、一般的なエピタキシャル成長用のCVD装置を用いて、原料ガスとしてトリクロロシランを使用し、常圧で高速に多結晶シリコン層12を堆積することができる。
多結晶シリコンが成長するのであれば、堆積温度の上限は特に限定されないが、SOIウェーハ製造工程やデバイス製造工程の最高温度よりも高くする必要はない(高くするとスリップ転位や金属汚染が発生しやすくなる)ので、その最高温度以下、例えば、1200℃以下にすることが好ましい。
なお、図1のステップS11〜S14と、図1のステップS21〜S25とは並行してすすめることができる。
上記のようにして貼り合わせSOIウェーハを製造することができる。
しかし、多結晶シリコン層の堆積後であって貼り合わせ前に、多結晶シリコン層の堆積温度よりも高温の非酸化性雰囲気で熱処理を行うことでウェーハの反りを低減することができる。非酸化性雰囲気としては、例えば、水素ガス雰囲気とすることができる。水素ガス雰囲気であれば、多結晶シリコン層の堆積後に原料ガスの導入を止めるだけで容易に切り替えることが可能である。
なお、高温の非酸化性雰囲気での熱処理は、多結晶シリコン層の表面を研磨する工程の前後のどちらに行なってもよいが、研磨後に洗浄以外の他の工程を行わずに貼り合わせることで貼り合わせ不良を低減できるので、上記熱処理は、研磨前に行うことが好ましい。
また、多結晶シリコン層の貼り合わせ時の厚さが10μm以下とすることが好ましい。
本発明の貼り合わせSOIウェーハ1は、シリコン単結晶からなるベースウェーハ11と、ベースウェーハ11上の多結晶シリコン層12と、多結晶シリコン層上の絶縁膜16と、絶縁膜16上のSOI層15とを有しており、ベースウェーハ11の抵抗率が100Ω・cm以上であり、ベースウェーハ11と多結晶シリコン層12との境界部21の酸素濃度が、ベースウェーハ11中の酸素濃度及び多結晶シリコン層12中の酸素濃度よりも高いものである。
図1−2で説明した製造方法を用いて貼り合わせSOIウェーハを作製した。ただし、ベースウェーハとして、直径200mm、結晶方位<100>、抵抗率700Ω・cm、p型の単結晶シリコンを用い、ベース酸化膜形成、多結晶シリコン層堆積(トリクロロシランを原料ガスとして使用)、BOX酸化、水素イオン注入、剥離熱処理、結合熱処理は、以下の条件で行った。
ベース酸化膜形成 :SC1+SC2洗浄 酸化膜厚約1nm
多結晶シリコン層堆積:900℃ 常圧 膜厚1.0μm(研磨後0.5μm)
BOX酸化 :1050℃ 酸化膜厚400nm
水素イオン注入 :105keV 7.5×1016/cm2
剥離熱処理 :500℃ 30分 100%Ar雰囲気
結合熱処理 :900℃パイロジェニック酸化 + 1100℃120分の
Arアニール
なお、堆積後アニールは行わなかった。
また、多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた(断面SEM観察により確認)。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、920℃ 常圧 膜厚1.5μm(研磨後1.0μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、940℃ 常圧 膜厚2.1μm(研磨後1.6μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、960℃ 常圧 膜厚2.9μm(研磨後2.4μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、980℃ 常圧 膜厚3.8μm(研磨後3.3μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、1000℃ 常圧 膜厚3.5μm(研磨後3.0μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
さらに、作製された貼り合わせSOIウェーハについて、電子顕微鏡観察(断面SEM及び断面TEM観察)により多結晶シリコン層とベースウェーハとの境界部の酸化膜の有無を確認した。また、境界部の酸素濃度をSIMS(Secondary Ion Mass Spectrometry)により測定した。
その結果、電子顕微鏡画像の目視による確認では、境界部に層状に連続した酸化膜は観察されなかった。また、ベースウェーハ及び多結晶シリコン層中の酸素濃度はいずれも1×1017〜2×1017atoms/cm3であったのに対し、境界部にはベースウェーハ及び多結晶シリコン層中の酸素濃度よりも高いピークが観察され、ピークの最大値は約8×1020atoms/cm3であった。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、1000℃ 常圧 膜厚4.9μm(研磨後3.0μm)の条件で行い、堆積後アニールは、貼り合わせ前に、1130℃ 10分 100%H2の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、1010℃ 常圧 膜厚5.5μm(研磨後5.0μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、ベース酸化膜形成は、800℃ dryO2酸化 酸化膜厚30nmの条件で行い、多結晶シリコン層堆積は、1040℃ 常圧 膜厚1.5μm(研磨後1.0μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積(モノシランを原料ガスとして使用)は、650℃ 減圧 膜厚1.5μm(研磨後1.0μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、850℃ 常圧 膜厚1.5μm(研磨後1.0μm)の条件で行った。
実施例1と同様にして多結晶シリコン層研磨後のウェーハの反りを測定し、結合熱処理後の多結晶シリコン層の単結晶化の状況を調べた。その結果を表1に示す。
実施例1と同様にして貼り合わせSOIウェーハを作製した。ただし、多結晶シリコン層堆積は、1020℃ 常圧 膜厚6.1μmの条件で行った。
比較例3においては、多結晶シリコン層堆積後のSEM観察で単結晶の堆積が確認されたため、多結晶シリコン層の堆積とはならなかったので、後の工程は実施しなかった。
また、ベース酸化膜形成をdryO2酸化で行った実施例9においては、多結晶シリコン層堆積を1040℃で行ったが、多結晶シリコン層の単結晶化は起こらなかった。これは、ベース酸化膜が30nmと比較的厚く形成されているので、後工程での熱処理によるベース酸化膜の消失が起こらなかったためと考えられる。
さらに、堆積後アニールを行った実施例7においては、ウェーハの反りが低減されていた。
12…多結晶シリコン層、 13…絶縁膜(酸化膜)、 14…貼り合わせウェーハ、
15…SOI層、 16…埋め込み酸化膜層(BOX層、絶縁膜)、
17…イオン注入層、 18…剥離ウェーハ、 19…剥離面、
20…酸化膜(ベース酸化膜)、 21…境界部。
Claims (5)
- いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせSOIウェーハを製造する方法であって、
少なくとも、
前記ベースウェーハの貼り合わせ面側に多結晶シリコン層を堆積する工程と、
該多結晶シリコン層の表面を研磨する工程と、
前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、
該絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の研磨面と前記ボンドウェーハを貼り合わせる工程と、
貼り合わせられた前記ボンドウェーハを薄膜化してSOI層を形成する工程と
を有し、
前記ベースウェーハとして抵抗率が100Ω・cm以上のシリコン単結晶ウェーハを用い、
前記多結晶シリコン層を堆積する工程は、前記ベースウェーハの前記多結晶シリコン層を堆積する表面に予め酸化膜を形成する段階をさらに含み、
前記多結晶シリコン層の堆積をCVDにより900℃以上の温度で行うことを特徴とする貼り合わせSOIウェーハの製造方法。 - 前記酸化膜を、ウェット洗浄によって形成することを特徴とする請求項1に記載された貼り合わせSOIウェーハの製造方法。
- 前記多結晶シリコン層を堆積する温度を1010℃以下とすることを特徴とする請求項2に記載された貼り合わせSOIウェーハの製造方法。
- 前記多結晶シリコン層を堆積した後、前記多結晶シリコン層の堆積温度よりも高温の非酸化性雰囲気で熱処理を行い、その後前記ベースウェーハと前記前記ボンドウェーハとを貼り合わることを特徴とする請求項1から請求項3のいずれか一項に記載された貼り合わせSOIウェーハの製造方法。
- 前記多結晶シリコン層の貼り合わせ時の厚さを2μm以上とすることを特徴とする請求項4に記載された貼り合わせSOIウェーハの製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014090290A JP6118757B2 (ja) | 2014-04-24 | 2014-04-24 | 貼り合わせsoiウェーハの製造方法 |
CN201580020540.9A CN106233426B (zh) | 2014-04-24 | 2015-03-05 | 贴合式soi晶圆的制造方法及贴合式soi晶圆 |
EP15782293.3A EP3136420B1 (en) | 2014-04-24 | 2015-03-05 | Method for manufacturing bonded soi wafer |
PCT/JP2015/001195 WO2015162842A1 (ja) | 2014-04-24 | 2015-03-05 | 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ |
US15/303,596 US10529615B2 (en) | 2014-04-24 | 2015-03-05 | Method for manufacturing a bonded SOI wafer and bonded SOI wafer |
SG11201608563SA SG11201608563SA (en) | 2014-04-24 | 2015-03-05 | Method for manufacturing a bonded soi wafer and bonded soi wafer |
KR1020167029273A KR102285114B1 (ko) | 2014-04-24 | 2015-03-05 | 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼 |
TW104107390A TWI610335B (zh) | 2014-04-24 | 2015-03-09 | 貼合式soi晶圓的製造方法及貼合式soi晶圓 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014090290A JP6118757B2 (ja) | 2014-04-24 | 2014-04-24 | 貼り合わせsoiウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015211074A JP2015211074A (ja) | 2015-11-24 |
JP6118757B2 true JP6118757B2 (ja) | 2017-04-19 |
Family
ID=54332025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014090290A Active JP6118757B2 (ja) | 2014-04-24 | 2014-04-24 | 貼り合わせsoiウェーハの製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10529615B2 (ja) |
EP (1) | EP3136420B1 (ja) |
JP (1) | JP6118757B2 (ja) |
KR (1) | KR102285114B1 (ja) |
CN (1) | CN106233426B (ja) |
SG (1) | SG11201608563SA (ja) |
TW (1) | TWI610335B (ja) |
WO (1) | WO2015162842A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005078A (ja) * | 2015-06-09 | 2017-01-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
CN107533953B (zh) | 2015-03-03 | 2021-05-11 | 环球晶圆股份有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
CN114496732B (zh) | 2015-06-01 | 2023-03-03 | 环球晶圆股份有限公司 | 制造绝缘体上硅锗的方法 |
JP6447439B2 (ja) * | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
EP3378094B1 (en) | 2015-11-20 | 2021-09-15 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
JP6443394B2 (ja) * | 2016-06-06 | 2018-12-26 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
SG11201810486VA (en) | 2016-06-08 | 2018-12-28 | Globalwafers Co Ltd | High resistivity single crystal silicon ingot and wafer having improved mechanical strength |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
JP6614076B2 (ja) | 2016-09-07 | 2019-12-04 | 信越半導体株式会社 | 貼り合わせ用基板の表面欠陥の評価方法 |
JP2018137278A (ja) * | 2017-02-20 | 2018-08-30 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN112262467B (zh) | 2018-06-08 | 2024-08-09 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
JP6827442B2 (ja) | 2018-06-14 | 2021-02-10 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ |
CN110943066A (zh) * | 2018-09-21 | 2020-03-31 | 联华电子股份有限公司 | 具有高电阻晶片的半导体结构及高电阻晶片的接合方法 |
JP2021190660A (ja) * | 2020-06-04 | 2021-12-13 | 株式会社Sumco | 貼り合わせウェーハ用の支持基板 |
EP4297069A4 (en) * | 2021-02-19 | 2024-08-07 | Shinetsu Chemical Co | COMPOSITE SLICE AND ITS MANUFACTURING METHOD |
CN115910908A (zh) * | 2021-09-22 | 2023-04-04 | 苏州华太电子技术股份有限公司 | 半导体结构的制作方法以及半导体结构 |
JP7529000B2 (ja) | 2022-11-15 | 2024-08-06 | 株式会社Sumco | 積層ウェーハの製造方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4631804A (en) * | 1984-12-10 | 1986-12-30 | At&T Bell Laboratories | Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer |
US4742020A (en) | 1985-02-01 | 1988-05-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | Multilayering process for stress accommodation in deposited polysilicon |
US4897360A (en) | 1987-12-09 | 1990-01-30 | Wisconsin Alumni Research Foundation | Polysilicon thin film process |
JPH0719839B2 (ja) | 1989-10-18 | 1995-03-06 | 株式会社東芝 | 半導体基板の製造方法 |
JP2766417B2 (ja) * | 1992-02-10 | 1998-06-18 | 三菱マテリアル株式会社 | 貼り合わせ誘電体分離ウェーハの製造方法 |
JP2967398B2 (ja) * | 1995-09-18 | 1999-10-25 | 信越半導体株式会社 | シリコンウエーハ内部の不純物分析方法 |
JP3391184B2 (ja) * | 1996-03-28 | 2003-03-31 | 信越半導体株式会社 | シリコンウエーハおよびその製造方法 |
KR100218347B1 (ko) * | 1996-12-24 | 1999-09-01 | 구본준 | 반도체기판 및 그 제조방법 |
US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
US6815774B1 (en) * | 1998-10-29 | 2004-11-09 | Mitsubishi Materials Silicon Corporation | Dielectrically separated wafer and method of the same |
US6500717B2 (en) * | 2000-12-01 | 2002-12-31 | Agere Systems Inc. | Method for making an integrated circuit device with dielectrically isolated tubs and related circuit |
US6770966B2 (en) * | 2001-07-31 | 2004-08-03 | Intel Corporation | Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat |
US6991999B2 (en) * | 2001-09-07 | 2006-01-31 | Applied Materials, Inc. | Bi-layer silicon film and method of fabrication |
US6964880B2 (en) * | 2003-06-27 | 2005-11-15 | Intel Corporation | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby |
US20070032040A1 (en) | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
FR2860341B1 (fr) * | 2003-09-26 | 2005-12-30 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
US6902977B1 (en) * | 2003-10-03 | 2005-06-07 | Advanced Micro Devices, Inc. | Method for forming polysilicon gate on high-k dielectric and related structure |
JP4730581B2 (ja) * | 2004-06-17 | 2011-07-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
CN101432849B (zh) * | 2006-04-27 | 2011-03-16 | 信越半导体股份有限公司 | Soi晶片的制造方法 |
JP5356872B2 (ja) * | 2009-03-18 | 2013-12-04 | パナソニック株式会社 | 個体撮像装置の製造方法 |
JP5532680B2 (ja) | 2009-05-27 | 2014-06-25 | 信越半導体株式会社 | Soiウェーハの製造方法およびsoiウェーハ |
FR2953640B1 (fr) * | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
US8815641B2 (en) * | 2010-01-29 | 2014-08-26 | Soitec | Diamond SOI with thin silicon nitride layer and related methods |
US8895435B2 (en) * | 2011-01-31 | 2014-11-25 | United Microelectronics Corp. | Polysilicon layer and method of forming the same |
JP5673170B2 (ja) * | 2011-02-09 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
JP2012174884A (ja) * | 2011-02-22 | 2012-09-10 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
US9356171B2 (en) * | 2012-01-25 | 2016-05-31 | The Trustees Of Dartmouth College | Method of forming single-crystal semiconductor layers and photovaltaic cell thereon |
-
2014
- 2014-04-24 JP JP2014090290A patent/JP6118757B2/ja active Active
-
2015
- 2015-03-05 US US15/303,596 patent/US10529615B2/en active Active
- 2015-03-05 SG SG11201608563SA patent/SG11201608563SA/en unknown
- 2015-03-05 CN CN201580020540.9A patent/CN106233426B/zh active Active
- 2015-03-05 WO PCT/JP2015/001195 patent/WO2015162842A1/ja active Application Filing
- 2015-03-05 EP EP15782293.3A patent/EP3136420B1/en active Active
- 2015-03-05 KR KR1020167029273A patent/KR102285114B1/ko active IP Right Grant
- 2015-03-09 TW TW104107390A patent/TWI610335B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005078A (ja) * | 2015-06-09 | 2017-01-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3136420B1 (en) | 2020-12-02 |
US10529615B2 (en) | 2020-01-07 |
CN106233426A (zh) | 2016-12-14 |
SG11201608563SA (en) | 2016-11-29 |
TWI610335B (zh) | 2018-01-01 |
EP3136420A4 (en) | 2017-12-13 |
KR20160143693A (ko) | 2016-12-14 |
TW201543538A (zh) | 2015-11-16 |
US20170033002A1 (en) | 2017-02-02 |
JP2015211074A (ja) | 2015-11-24 |
WO2015162842A1 (ja) | 2015-10-29 |
CN106233426B (zh) | 2019-07-12 |
EP3136420A1 (en) | 2017-03-01 |
KR102285114B1 (ko) | 2021-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6118757B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP6100200B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP6353814B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP6443394B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP5942948B2 (ja) | Soiウェーハの製造方法及び貼り合わせsoiウェーハ | |
JP6498635B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP6827442B2 (ja) | 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ | |
JP2018137278A (ja) | 貼り合わせsoiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6118757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |