JP6353814B2 - 貼り合わせｓｏｉウェーハの製造方法 - Google Patents

貼り合わせｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP6353814B2
JP6353814B2 JP2015116675A JP2015116675A JP6353814B2 JP 6353814 B2 JP6353814 B2 JP 6353814B2 JP 2015116675 A JP2015116675 A JP 2015116675A JP 2015116675 A JP2015116675 A JP 2015116675A JP 6353814 B2 JP6353814 B2 JP 6353814B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon layer
wafer
layer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015116675A
Other languages
English (en)
Other versions
JP2017005078A (ja
Inventor
徳弘 小林
徳弘 小林
石川　修
修 石川
賢二 目黒
賢二 目黒
大士 若林
大士 若林
裕之 大西
裕之 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015116675A priority Critical patent/JP6353814B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to CN201680025480.4A priority patent/CN107533952B/zh
Priority to KR1020177034400A priority patent/KR102499512B1/ko
Priority to PCT/JP2016/001417 priority patent/WO2016199329A1/ja
Priority to EP16807049.8A priority patent/EP3309819B1/en
Priority to US15/572,769 priority patent/US10566196B2/en
Priority to SG11201709392SA priority patent/SG11201709392SA/en
Priority to TW105108251A priority patent/TWI692001B/zh
Publication of JP2017005078A publication Critical patent/JP2017005078A/ja
Application granted granted Critical
Publication of JP6353814B2 publication Critical patent/JP6353814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、貼り合わせＳＯＩウェーハの製造方法に関する。
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：高周波）デバイス対応のＳＯＩウェーハとして、ベースウェーハの抵抗率を高抵抗化することで対処してきた。しかしながら、更なる高速化に対応するためにより高い周波数に対応することが必要になってきており、従来の高抵抗ウェーハの使用のみでは対処できなくなってきている。
そこで、対応策としてＳＯＩウェーハの埋め込み酸化膜層（ＢＯＸ層）直下に、発生したキャリアを消滅させる効果を持つ層（キャリアトラップ層）を加えることが提案されており、高抵抗ウェーハ中に発生したキャリアを再結合させるための高抵抗の多結晶シリコン層をベースウェーハ上に形成することが必要となってきている。
特許文献１には、ＢＯＸ層とベースウェーハの界面に、キャリアトラップ層としての多結晶シリコン層や非晶質シリコン層を形成することが記載されている。
一方、特許文献２にも、ＢＯＸ層とベースウェーハの界面に、キャリアトラップ層としての多結晶層を形成することが記載されており、更に、多結晶シリコン層の再結晶化を防止するため、多結晶シリコン層形成後の熱処理温度を制限している。
また、特許文献３には、キャリアトラップ層としての多結晶シリコン層や非晶質シリコン層を形成することは記載されていないが、ボンドウェーハと貼り合わせる側のベースウェーハ表面の表面粗さを大きくすることによって、キャリアトラップ層と同様の効果を得ることが記載されている。
特許文献４には、ＲＦデバイス対応のＳＯＩウェーハを作製するためのベースウェーハを製造する方法に関し、５００Ωｃｍより大きい高抵抗率のシリコン基板上に誘電体層を形成し、該誘電体層上に多結晶シリコン層を形成する際、９００℃以下の温度で堆積することが記載されている。
特許文献５には、ＲＦデバイス対応のＳＯＩウェーハを作製するため、５００Ωｃｍより大きい高抵抗率のシリコン基板上に、自然酸化物層とは異なる誘電材料層を０．５〜１０ｎｍの厚さで形成した後、多結晶シリコン層を形成することが記載されている。
特表２００７−５０７０９３号公報 特表２０１３−５１３２３４号公報 特開２０１０−２７８１６０号公報 特開２０１２−１９９５５０号公報 特表２０１４−５０９０８７号公報
上述したように、より高い周波数に対応するデバイスを作製するため、ＳＯＩウェーハのＢＯＸ層下にキャリアトラップ層を形成することが必要になってきている。
しかしながら、通常の多結晶シリコン層を堆積させキャリアトラップ層を形成すると、ＳＯＩウェーハ製造工程中またはデバイス製造工程中の熱履歴によっては多結晶シリコン層がアニールされ単結晶化しキャリアトラップ層としての効果が減少してしまうという問題があった。
従って、多結晶シリコン層堆積後に熱処理を行っても単結晶化が進まないようにする必要がある。言い換えれば、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないようなコストが安く、効果が持続する多結晶シリコン層を堆積する必要がある。
しかしながら、上記の特許文献１−３のいずれにも、多結晶シリコン層堆積後に熱処理を行っても単結晶化が進まないようにする技術については、開示も示唆もされていない。
一方、多結晶シリコン層堆積後の熱処理による単結晶化を抑制するため、多結晶シリコン層とベースウェーハとの間に誘電体層を形成することが、特許文献４、５に記載されている。しかしながら、多結晶シリコン層の堆積温度に関しては、特許文献４に９００℃以下との記載があるだけである。このような低温で多結晶シリコン層を形成する理由は、高温での多結晶シリコン堆積時に誘電体層が消失することを防ぎ、多結晶シリコン層の単結晶化の抑制を確実なものにするためである。
その一方で、多結晶シリコン層の堆積温度を低温化すると、十分な堆積速度が得られずに多結晶シリコン層堆積工程のスループットが低下し、製造コストが増大してしまうという問題があることがわかった。
本発明は、上記問題点に鑑みてなされたものであって、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないように多結晶シリコン層を堆積することができるとともに、多結晶シリコン層堆積工程のスループットを向上させることができるＳＯＩウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、少なくとも、前記ベースウェーハの貼り合わせ面側に多結晶シリコン層を堆積する工程と、該多結晶シリコン層の表面を研磨する工程と、前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、該絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の研磨面と前記ボンドウェーハを貼り合わせる工程と、貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有し、前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、前記多結晶シリコン層を堆積する工程は、前記ベースウェーハの前記多結晶シリコン層を堆積する表面に予め酸化膜を１０ｎｍ以上、３０ｎｍ以下の厚さで形成する段階をさらに含み、前記多結晶シリコン層の堆積を１０５０℃以上、１２００℃以下の温度で行うことを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
このように、ベースウェーハのシリコン単結晶の表面と堆積する多結晶シリコン層との間に、予め酸化膜を１０ｎｍ以上形成しておくことによって、多結晶シリコン層の形成を１０５０℃以上、１２００℃以下の高温で行っても、多結晶シリコン層の堆積中に酸化膜が消失したり、球状となって点在したりすることなく層状態を維持できるので、多結晶シリコン層の堆積中や、堆積後にＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理による単結晶化を抑制することができる。また、酸化膜を３０ｎｍ以下の厚さとすることで、ベースウェーハの表面側に反転層が形成され易くなることによる高周波特性の劣化を防止することができる。
さらに、多結晶シリコン層の堆積温度を１０５０℃以上の温度にすることで、多結晶シリコン層の堆積速度を十分に速くすることができるので、例えば、枚葉式の常圧エピタキシャル成長装置を用いて多結晶シリコン層を堆積する場合でも、スループットを向上させることができ、製造コストを低減させることができる。また、堆積温度を１２００℃以下の温度とすることで、スリップ転位の発生を防止することができる。
このとき、前記酸化膜を形成後、前記多結晶シリコン層の堆積を行う前に、水素含有雰囲気下、１０５０℃以上、１２００℃以下の温度で、１秒以上、６０秒以下の熱処理を行うことが好ましい。
酸化膜が形成されたベースウェーハの酸化膜表面には、酸化膜形成時や酸化膜形成後にドーパントとなる不純物が微量に付着して存在しており、この微量の不純物が、酸化膜を経由してベースウェーハへ拡散することによって、高周波特性を劣化させる場合がある。このため、多結晶シリコン層の堆積を行う前に、水素含有雰囲気下、１０５０℃以上、１２００℃以下の温度で、１秒以上、６０秒以下の熱処理を行い、これらの不純物を除去することで、ドーパントとなる不純物のベースウェーハへの拡散を防止することができ、これにより、高周波特性の劣化を確実に防止することができる。
このとき、前記水素含有雰囲気下での熱処理と、前記多結晶シリコン層の堆積とを、同一の装置で連続的に行うことが好ましい。
このように水素含有雰囲気下での熱処理と、多結晶シリコン層の堆積とを同一の装置で連続的に行うことで、スループットをより効果的に向上させることができ、製造コストをより効果的に低減できる。
以上のように、本発明の貼り合わせＳＯＩウェーハの製造方法であれば、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないように多結晶シリコン層を堆積することができるとともに、多結晶シリコン層堆積工程のスループットを向上させることができ、製造コストを低減させることができる。
本発明の貼り合わせＳＯＩウェーハの製造方法の実施態様の一例を示す製造フローである。 本発明の貼り合わせＳＯＩウェーハの製造方法の実施態様の一例を示す工程断面図である。
前述のように、より高い周波数に対応するデバイスを作製するため、ＳＯＩウェーハのＢＯＸ層下にキャリアトラップ層を形成することが必要になってきているが、通常の多結晶シリコン層を堆積させキャリアトラップ層を形成すると、ＳＯＩウェーハ製造工程中またはデバイス製造工程中の熱履歴によっては多結晶シリコン層がアニールされ単結晶化しキャリアトラップ層としての効果が減少してしまうという問題があった。
一方、多結晶シリコン層堆積後の熱処理による単結晶化を抑制するため、多結晶シリコン層とベースウェーハとの間に誘電体層を形成することが、特許文献４、５に記載されているが、これらの方法には、上記のように、多結晶シリコン層の堆積温度を低温化すると、十分な堆積速度が得られずに多結晶シリコン層堆積工程のスループットが低下し、製造コストが増大してしまうという問題があることがわかった。
そこで、本発明者らは、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないように多結晶シリコン層を堆積することができるとともに、多結晶シリコン層堆積工程のスループットを向上させることができるＳＯＩウェーハの製造方法について鋭意検討を重ねた。
その結果、ベースウェーハの多結晶シリコン層を堆積する表面に予め酸化膜を１０ｎｍ以上、３０ｎｍ以下の厚さで形成しておき、多結晶シリコン層の堆積を１０５０℃以上、１２００℃以下の温度で行うことで、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないように多結晶シリコン層を堆積することができるとともに、多結晶シリコン層堆積工程のスループットを向上させることができることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
以下、図１、２を参照しながら、本発明の貼り合わせＳＯＩウェーハの製造方法の実施態様の一例を説明する。
まず、シリコン単結晶からなるボンドウェーハ１０を準備する（図１のステップＳ１１、図２（ａ）参照）。
次に、例えば熱酸化やＣＶＤ等によって、ボンドウェーハ１０に、埋め込み絶縁膜層（埋め込み酸化膜層の場合、ＢＯＸ層とも呼ばれる）（後述の図２（ｉ）の埋め込み絶縁膜層１６）となる絶縁膜（例えば、酸化膜）１３を成長させる（図１のステップＳ１２、図２（ｂ）参照）。
次に、その絶縁膜１３の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ１０内にイオン注入層１７を形成する（図１のステップＳ１３、図２（ｃ）参照）。この際、目標とするＳＯＩ層（後述の図２（ｉ）のＳＯＩ層１５）の厚さを得ることができるように、イオン注入加速電圧を選択する。
次に、ボンドウェーハ１０の貼り合わせ面のパーティクルを除去するために、貼り合わせ前洗浄を行う（図１のステップＳ１４参照）。
一方、上記とは別に、シリコン単結晶からなるベースウェーハ１１を準備する（図１のステップＳ２１、図２（ｄ）参照）。
次に、ベースウェーハ１１上に、酸化膜（ベース酸化膜）２０を形成する（図１のステップＳ２２、図２（ｅ）参照）。形成する酸化膜２０の厚さは１０ｎｍ以上、３０ｎｍ以下とする。多結晶シリコン層の堆積中に酸化膜が消失したり、球状となって点在したりすることを、より確実に防ぐためには１０ｎｍより厚く、例えば１５ｎｍ以上とすることが好ましい。
このような厚さの酸化膜を形成する方法としては特に限定されないが、一般的なバッチ式の熱処理炉を用いて、酸化性雰囲気中で、低温・短時間の熱酸化を行う方法や、急速加熱・急速冷却装置（ＲＴＡ装置）を用いた酸化熱処理（ＲＴＯ）を行う方法などを用いることによって、均一な酸化膜を形成することができる。
次に、酸化膜（ベース酸化膜）２０上に多結晶シリコン層１２を堆積させる（図１のステップＳ２３、図２（ｆ）参照）。ここで、堆積温度は１０５０℃以上、１２００℃以下とする。その際、堆積温度までの昇温中の雰囲気ガスは、通常は１００％Ｈ２が用いられる。
堆積温度が１０５０℃以上、１２００℃以下であるので、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温（例えば、１０００〜１２００℃程度）であっても、多結晶シリコン層の粒界成長が抑制され、キャリアトラップ層としての効果を維持することができる。また、昇温中の水素含有雰囲気により、酸化膜２０の表面に付着している不純物を除去する効果も得られる。
また、堆積温度が１０５０℃以上、１２００℃以下であるので、一般的なエピタキシャル成長用のＣＶＤ装置を用いて、原料ガスとしてトリクロロシランを使用し、常圧で高速に多結晶シリコン層１２を堆積することができる。より高速で堆積するためには、堆積温度を１１００℃以上とすることが好ましい。
なお、昇温を経て多結晶シリコン層の堆積を行う直前に、水素含有雰囲気下、１０５０℃以上、１２００℃以下の温度範囲から選択した所定温度で、１秒以上、６０秒以下の所定時間の熱処理を行うことにより、酸化膜表面をわずかにエッチングし、表面に付着している不純物を十分に除去することが好ましい。これにより、ドーパントとなる不純物のベースウェーハへの拡散を防止することができ、高周波特性の劣化を確実に防止することができる。
また、この水素含有雰囲気下での熱処理は、多結晶シリコン層を堆積するＣＶＤ装置を用いて、水素含有雰囲気下の熱処理と、多結晶シリコン層の堆積とを同一装置で連続的に行えば、生産性が向上するので好ましい。しかしながら、熱処理及び堆積を別々の装置を用いて別工程として行うことも可能である。
次に、ベースウェーハ１１に堆積された多結晶シリコン層１２の表面を研磨により平坦化する（図１のステップＳ２４、図２（ｇ）参照）。１０５０℃以上、１２００℃以下の温度で堆積した多結晶シリコン層１２の表面粗さは大きく、そのままボンドウェーハと貼り合わせることが困難であるため、多結晶シリコン層１２の表面を研磨により平坦化する必要がある。
次に、研磨された多結晶シリコン層１２の表面のパーティクルを除去するために、貼り合わせ前洗浄を行う（図１のステップＳ２５参照）。
なお、図１のステップＳ１１〜Ｓ１４と、図１のステップＳ２１〜Ｓ２５とは並行してすすめることができる。
次に、酸化膜２０及び多結晶シリコン層１２が形成されたベースウェーハ１１を、ベースウェーハ１１の多結晶シリコン層１２が形成された面とボンドウェーハ１０のイオン注入面とが接するように、絶縁膜１３を形成したボンドウェーハ１０と密着させて貼り合わせる（図１のステップＳ３１、図２（ｈ）参照）。
次に、イオン注入層１７に微小気泡層を発生させる熱処理（剥離熱処理）を貼り合わせたウェーハに施し、発生した微小気泡層にて剥離して、ベースウェーハ１１上に埋め込み絶縁膜層１６とＳＯＩ層１５が形成された貼り合わせウェーハ１４を作製する（図１のステップＳ３２、図２（ｉ）参照）。なお、このときに、剥離面１９を有する剥離ウェーハ１８が派生する。
次に、貼り合わせ界面の結合強度を増加させるために貼り合わせウェーハ１４に結合熱処理を施す（図１のステップＳ３３参照）。
上記のようにして貼り合わせＳＯＩウェーハを製造することができる。
ボンドウェーハ１０の薄膜化を、イオン注入層１７の形成と、イオン注入層１７での剥離により行うことを例示したが、これに限らない。ボンドウェーハ１０の薄膜化は、例えば、研削、研磨、エッチング等を組み合わせて行うこともできる。
本発明の貼り合わせＳＯＩウェーハの製造方法においては、ベースウェーハのシリコン単結晶の表面と堆積する多結晶シリコン層との間に、予め１０ｎｍ以上、３０ｎｍ以下の厚さの酸化膜を形成しておくことによって、堆積後にＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理による単結晶化を抑制することができる。さらに、多結晶シリコン層の堆積温度を１０５０℃以上、１２００℃以下の温度にするので、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温（例えば、１０００〜１２００℃程度）であっても、多結晶シリコン層の粒界成長が抑制され、キャリアトラップ層としての効果を維持することができるのと同時に、多結晶シリコン層の堆積速度を十分に速くすることができるので、例えば、枚葉式の常圧エピタキシャル成長装置を用いて多結晶シリコン層を堆積する場合でも、スループットを向上させて、製造コストを低減させることができる。
なお、ベースウェーハ１１の抵抗率は、１００Ω・ｃｍ以上であれば高周波デバイス製造用に好適に用いることができ、１０００Ω・ｃｍ以上であることがより好ましく、３０００Ω・ｃｍ以上であることが特に好ましい。抵抗率の上限は特に限定されないが、例えば、５００００Ω・ｃｍとすることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
図１、２で説明した製造方法を用いて貼り合わせＳＯＩウェーハを作製した。ただし、ベースウェーハとして、直径３００ｍｍ、結晶方位＜１００＞、抵抗率１３００Ω・ｃｍ、ｐ型の単結晶シリコンを用い、ベースウェーハにおけるベース酸化膜形成及び多結晶シリコン層堆積（トリクロロシランを原料ガスとして使用）、ボンドウェーハにおけるＢＯＸ酸化及び水素イオン注入、並びに、貼り合わせ後の剥離熱処理及び結合熱処理は、以下の条件で行った。
ベース酸化膜形成 ：ＲＴＯ（ＲＴＡ装置を用いた酸化熱処理）、
酸化膜厚３０ｎｍ
多結晶シリコン層堆積前水素熱処理：なし（ただし、堆積温度までの昇温時の雰囲気
は１００％Ｈ２）
多結晶シリコン層堆積：１１００℃ 常圧 膜厚３．０μｍ（研磨後２．５μｍ）
ＢＯＸ酸化 ：１０５０℃ 酸化膜厚４００ｎｍ
水素イオン注入 ：１０５ｋｅＶ ７．５×１０１６／ｃｍ２
剥離熱処理 ：５００℃ ３０分 １００％Ａｒ雰囲気
結合熱処理 ：９００℃パイロジェニック酸化 ＋ １１００℃１２０分の
Ａｒアニール
結合熱処理後の多結晶シリコン層の単結晶化の状況を断面ＳＥＭ観察により確認した。また、結合熱処理後のベースウェーハ表面（ベース酸化膜とベースウェーハとの界面近傍）の抵抗率をＳＲ（Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ）法（広がり抵抗測定法）により確認した。これらの結果を表１に示す。
（実施例２）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、多結晶シリコン層堆積は１１３０℃で行い、堆積の直前に、同一の装置内で水素含有雰囲気下の熱処理（１１３０℃、２０秒）を行った。
実施例１と同様にして多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を確認した。これらの結果を表１に示す。
（実施例３）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、ＲＴＯの処理時間を調整してベース酸化膜の厚さを１５ｎｍとし、多結晶シリコン層堆積は１１５０℃で行い、堆積の直前に、同一の装置内で水素熱処理（１１３０℃、２０秒）を行った。
実施例１と同様にして多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を確認した。これらの結果を表１に示す。
（実施例４）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、ＲＴＯの処理時間を調整してベース酸化膜の厚さを１０ｎｍとし、多結晶シリコン層堆積は１２００℃で行い、堆積の直前に、同一の装置内で水素熱処理（１１３０℃、２０秒）を行った。
実施例１と同様にして多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を確認した。これらの結果を表１に示す。
（実施例５）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、ＲＴＯの処理時間を調整してベース酸化膜の厚さを１５ｎｍとし、多結晶シリコン層堆積は１０５０℃で行った。
実施例１と同様にして多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を確認した。これらの結果を表１に示す。
（比較例１）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、多結晶シリコン層の堆積は９００℃で行った。
実施例１と同様にして多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を確認した。これらの結果を表１に示す。
（比較例２）
実施例４と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、ＲＴＯの処理時間を調整してベース酸化膜の厚さを８ｎｍとし、多結晶シリコン層堆積前の水素熱処理は行わなかった。
実施例４と同様にして多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を確認した。これらの結果を表１に示す。
Figure 0006353814
表１からわかるように、ベース酸化膜を１０ｎｍ以上、３０ｎｍ以下の範囲とし、多結晶シリコン層の堆温度を１０５０以上、１２００℃以下とした実施例１〜５は、多結晶シリコン層の堆積速度が２．９μｍ／ｍｉｎ以上の十分に高速な堆積が可能であり、また、多結晶シリコン層の単結晶化やベースウェーハ表面の抵抗率低下の問題も発生しなかった。
一方、多結晶シリコン層の堆積温度を９００℃とした比較例１では、堆積速度が０．５μｍ／ｍｉｎであり、実施例１〜５の１／６程度以下の低速となり、スループットが大幅に低下した。
また、ベース酸化膜を８ｎｍとした比較例２では、多結晶シリコン堆積工程でベース酸化膜が消失し、多結晶シリコン層の単結晶化が発生した。また、多結晶シリコン層堆積前の水素熱処理を行わなかったことと、ベース酸化膜が消失したことの影響により、ベースウェーハ表面に抵抗率の低下が観察された。これは、ベースウェーハ中にドーパントとなる不純物が拡散したことに起因するものと推定される。
（比較例３）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、ＲＴＯの処理時間を調整してベース酸化膜を４０ｎｍとした。
実施例１及び比較例３で作製した貼り合わせＳＯＩウェーハのＳＯＩ層に高周波集積回路デバイスを製造した。製造したデバイスのそれぞれについて二次高調波特性を測定し、比較した結果、実施例１に比べ比較例３は二次高調波特性が劣化していることがわかった。これは、ベース酸化膜が４０ｎｍと厚くなったことにより反転層が形成されたことに起因した高周波特性の劣化であると推定される。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…ボンドウェーハ、 １１…ベースウェーハ、 １２…多結晶シリコン層、
１３…絶縁膜（酸化膜）、 １４…貼り合わせウェーハ、 １５…ＳＯＩ層、
１６…埋め込み絶縁膜層（ＢＯＸ層）、 １７…イオン注入層、
１８…剥離ウェーハ、 １９…剥離面、 ２０…酸化膜（ベース酸化膜）。

Claims (3)

  1. いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、
    少なくとも、
    前記ベースウェーハの貼り合わせ面側に多結晶シリコン層を堆積する工程と、
    該多結晶シリコン層の表面を研磨する工程と、
    前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、
    該絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の研磨面と前記ボンドウェーハを貼り合わせる工程と、
    貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程と
    を有し、
    前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、
    前記多結晶シリコン層を堆積する工程は、前記ベースウェーハの前記多結晶シリコン層を堆積する表面に予め酸化膜を１０ｎｍ以上、３０ｎｍ以下の厚さで形成する段階をさらに含み、
    前記多結晶シリコン層の堆積を１０５０℃以上、１２００℃以下の温度で行うことを特徴とする貼り合わせＳＯＩウェーハの製造方法。
  2. 前記酸化膜を形成後、前記多結晶シリコン層の堆積を行う前に、水素含有雰囲気下、１０５０℃以上、１２００℃以下の温度で、１秒以上、６０秒以下の熱処理を行うことを特徴とする請求項１に記載された貼り合わせＳＯＩウェーハの製造方法。
  3. 前記水素含有雰囲気下での熱処理と、前記多結晶シリコン層の堆積とを、同一の装置で連続的に行うことを特徴とする請求項２に記載された貼り合わせＳＯＩウェーハの製造方法。
JP2015116675A 2015-06-09 2015-06-09 貼り合わせｓｏｉウェーハの製造方法 Active JP6353814B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015116675A JP6353814B2 (ja) 2015-06-09 2015-06-09 貼り合わせｓｏｉウェーハの製造方法
KR1020177034400A KR102499512B1 (ko) 2015-06-09 2016-03-14 접합 soi 웨이퍼의 제조방법
PCT/JP2016/001417 WO2016199329A1 (ja) 2015-06-09 2016-03-14 貼り合わせｓｏｉウェーハの製造方法
EP16807049.8A EP3309819B1 (en) 2015-06-09 2016-03-14 Bonded soi wafer manufacturing method
CN201680025480.4A CN107533952B (zh) 2015-06-09 2016-03-14 贴合式soi晶圆的制造方法
US15/572,769 US10566196B2 (en) 2015-06-09 2016-03-14 Method for manufacturing bonded SOI wafer
SG11201709392SA SG11201709392SA (en) 2015-06-09 2016-03-14 Method for manufacturing bonded soi wafer
TW105108251A TWI692001B (zh) 2015-06-09 2016-03-17 貼合式soi晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015116675A JP6353814B2 (ja) 2015-06-09 2015-06-09 貼り合わせｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2017005078A JP2017005078A (ja) 2017-01-05
JP6353814B2 true JP6353814B2 (ja) 2018-07-04

Family

ID=57503158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015116675A Active JP6353814B2 (ja) 2015-06-09 2015-06-09 貼り合わせｓｏｉウェーハの製造方法

Country Status (8)

Country Link
US (1) US10566196B2 (ja)
EP (1) EP3309819B1 (ja)
JP (1) JP6353814B2 (ja)
KR (1) KR102499512B1 (ja)
CN (1) CN107533952B (ja)
SG (1) SG11201709392SA (ja)
TW (1) TWI692001B (ja)
WO (1) WO2016199329A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
CN110085550A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种半导体产品用绝缘层结构及其制备方法
JP6827442B2 (ja) * 2018-06-14 2021-02-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
FR3098642B1 (fr) * 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR3129028B1 (fr) * 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129029B1 (fr) * 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
JP7529000B2 (ja) 2022-11-15 2024-08-06 株式会社Sumco 積層ウェーハの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
JP2766417B2 (ja) * 1992-02-10 1998-06-18 三菱マテリアル株式会社 貼り合わせ誘電体分離ウェーハの製造方法
JP3391184B2 (ja) * 1996-03-28 2003-03-31 信越半導体株式会社 シリコンウエーハおよびその製造方法
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US6815774B1 (en) * 1998-10-29 2004-11-09 Mitsubishi Materials Silicon Corporation Dielectrically separated wafer and method of the same
US7667283B1 (en) * 2003-06-06 2010-02-23 Northrop Grumman Systems Corporation Coiled circuit camera
KR20050013398A (ko) * 2003-07-28 2005-02-04 주식회사 실트론 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
CN101432849B (zh) * 2006-04-27 2011-03-16 信越半导体股份有限公司 Soi晶片的制造方法
EP2095415B1 (en) 2006-12-26 2010-10-27 S.O.I.Tec Silicon on Insulator Technologies Method for producing a semiconductor-on-insulator structure
JP5532680B2 (ja) 2009-05-27 2014-06-25 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP5673170B2 (ja) * 2011-02-09 2015-02-18 信越半導体株式会社 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法
FR2973159B1 (fr) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
JP5821828B2 (ja) * 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6070487B2 (ja) * 2013-09-04 2017-02-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス
JP5942948B2 (ja) * 2013-09-17 2016-06-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP6118757B2 (ja) * 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
EP3309819A4 (en) 2019-02-06
SG11201709392SA (en) 2017-12-28
KR102499512B1 (ko) 2023-02-14
EP3309819A1 (en) 2018-04-18
TW201711086A (zh) 2017-03-16
KR20180015634A (ko) 2018-02-13
TWI692001B (zh) 2020-04-21
US20180122639A1 (en) 2018-05-03
CN107533952A (zh) 2018-01-02
WO2016199329A1 (ja) 2016-12-15
US10566196B2 (en) 2020-02-18
EP3309819B1 (en) 2022-05-04
CN107533952B (zh) 2020-08-21
JP2017005078A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
JP6353814B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6118757B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6100200B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6443394B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2015228432A (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
CN109075028B (zh) 贴合式soi晶圆的制造方法
JP5942948B2 (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
TWI804626B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
JP2018137278A (ja) 貼り合わせｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180611

R150 Certificate of patent or registration of utility model

Ref document number: 6353814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250