CN101432849B - Soi晶片的制造方法 - Google Patents

Soi晶片的制造方法 Download PDF

Info

Publication number
CN101432849B
CN101432849B CN200780014883XA CN200780014883A CN101432849B CN 101432849 B CN101432849 B CN 101432849B CN 200780014883X A CN200780014883X A CN 200780014883XA CN 200780014883 A CN200780014883 A CN 200780014883A CN 101432849 B CN101432849 B CN 101432849B
Authority
CN
China
Prior art keywords
wafer
mentioned
layer
soi
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780014883XA
Other languages
English (en)
Other versions
CN101432849A (zh
Inventor
吉田和彦
松峰昌男
竹野博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101432849A publication Critical patent/CN101432849A/zh
Application granted granted Critical
Publication of CN101432849B publication Critical patent/CN101432849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

本发明是一种SOI晶片的制造方法，针对至少具备热处理将基体晶片和接合晶片贴合而成的贴合晶片，来提高结合强度的热处理工序的形态的SOI晶片的制造方法，其中至少具备离子注入工序，此工序是在上述贴合工序之前，将掺杂量设为1×1015atoms/cm2以上，从上述基体晶片或上述接合晶片的任一方的表面，离子注入氩；在上述贴合工序中，是将上述已进行氩离子注入后的面作为贴合面，并将至上述结合热处理的处理温度为止的升温速度，设为5℃/分钟以上。由此，提供一种SOI晶片的制造方法，此方法能以简单、低成本且有效率地制造SOI晶片，此SOI晶片是在埋入绝缘层附近，导入均匀厚度的多晶硅层，对于SOI层的金属污染，具有高吸杂能力。

Description

SOI晶片的制造方法
技术领域
本发明涉及一种根据贴合法来制造绝缘层上覆硅(Silicon on Insulator；SOI)晶片的方法，特别是涉及一种通过将多晶硅层导入埋入绝缘膜附近而附加有吸杂(gettering)能力的SOI晶片的制造方法。
背景技术
近年来，高集积CMOS、IC、高耐压组件等，已经开始利用SOI晶片来进行制作。SOI晶片的具体结构，在晶片的深度方向，成为三层结构，是在作为有源层(成为表层的组件制作区域)使用的单晶硅层(以下称为SOI层)之下，夹着氧化膜等的埋入绝缘层(硅氧化膜的情况，以下也称为Box层)，而在其下部，更具有单晶硅层(以下称为支持基板)。此种结构的SOI晶片，具有寄生电容小、耐放射性能力高等的特征。因此，可期待高速、低消费电力动作、防止闭锁(latch up)等的效果，用以作为高性能半导体组件用的基板而受到重视。
作为此SOI晶片的制造方法，例如已知有以下的方法。也即，准备二片镜面研磨后的单晶硅基板(成为SOI层的单晶硅晶片(接合晶片)、以及成为支持基板的单晶硅晶片(基体晶片))，于至少任一方的硅基板的表面上形成氧化膜。然后，将这些单晶硅晶片包夹氧化膜地贴合后，施行结合热处理来提高结合强度。之后，将接合晶片薄膜化而得到形成有绝缘层上覆硅(Silicon on Insulator；SOI)层的SOI晶片。作为此薄膜化的方法，有将接合晶片施以磨削、研磨等至预定厚度为止的方法；或是以被称为离子注入剥离法的方法(例如日本特许第3048201号公报)等，在贴合前，预先离子注入氢或氦而形成剥离层，然后以比结合热处理温度低的温度，实行剥离热处理，利用此剥离层来将接合晶片剥离，之后进行上述的结合热处理。
如上所述，SOI晶片从电气特性的观点来看，具有多数结构上的优点，但从对于金属杂质污染的耐性的观点来看，则有结构上的缺点。也就是说，多数的情况，金属杂质的扩散速度，于硅氧化膜中较于硅中慢。因此，从SOI层表面受到污染时，由于金属杂质难以通过埋入氧化层(Box层)，而会积蓄于薄的SOI层中。因此，与未具有SOI结构的硅基板的情况相较，金属污染的不良影响变得更大。因此，在SOI晶片中，具有捕获金属杂质，将其从成为半导体组件的有源层的区域除去的能力(吸杂能力)，成为更重要的质量之一。
未具有SOI结构的硅基板的情况时，一般使用的吸杂手段(氧析出物、添加高浓度硼、背面多结晶硅膜等)，其任一种皆是在与有源层相反的支持基板侧，导入吸杂层。但是，即使在SOI晶片中，利用相同手法，于支持基板侧导入吸杂层，因为金属杂质难以通过Box层，上述的吸杂层未充分发挥功能，而有仅以这些手段无法适用于SOI晶片的问题。
为了解决这些问题，针对根据贴合法来制造SOI晶片的方法，先前曾提出几种将吸杂区域导入SOI层附近的方法。
例如，提出一种作成SOI晶片的方法，此方法是在贴合前，通过CVD法(化学蒸镀法)在接合晶片的表面形成多晶硅膜，然后以形成有该多晶硅膜的面作为贴合面，隔着氧化膜，使接合晶片和基体晶片贴合，由此将多晶硅层导入SOI层和埋入氧化层(Box层)的界面区域，该多晶硅层，相对于SOI层，发挥外部吸杂(外部的吸附(Extrinsic gettering))作用(例如参照日本特开平6-275525号公报)。
但是，若通过此种CVD法而将多晶硅层导入Box层附近的方法，则通过CVD法作成的多晶硅层的膜厚并没有一定，而在贴合前需要进行镜面研磨等的复杂的工序。因此，会有成本变高且生产性低的问题。又，多晶硅层的结晶粒界的偏差等，会影响镜面研磨加工，使得多晶硅层的厚度偏差变大，而会有最后将导致SOI层的厚度偏差变大的问题。
发明内容
因此，本发明是有鉴于如此的问题而开发出来，其目的是提供一种SOI晶片的制造方法，此方法能以简单、低成本且有效率地制造SOI晶片，此SOI晶片是在埋入绝缘层附近，导入均匀厚度的多晶硅层，对于SOI层的金属污染，具有高吸杂能力。
本发明是为了解决上述问题而开发出来，提供一种SOI晶片的制造方法，其特征为：
至少具备：
准备由单晶硅所构成的基体晶片和接合晶片的工序；
在上述基体晶片和上述接合晶片的至少其中一方的表面，形成绝缘膜的工序；
隔着上述绝缘膜，贴合上述基体晶片和上述接合晶片的工序；
热处理将上述基体晶片和上述接合晶片贴合而成的贴合晶片，来提高结合强度的热处理工序；以及
使贴合后的上述接合晶片薄膜化的工序；
其中，至少具备离子注入工序，此工序是在上述贴合工序之前，将掺杂量设为1×1015atoms/cm2以上，从上述基体晶片或上述接合晶片的任一方的表面，离子注入氩；在上述贴合工序中，是将上述已进行氩离子注入后的面作为贴合面，并将至上述结合热处理的处理温度为止的升温速度，设为5℃/分钟以上。
如此，针对具备此种工序的SOI晶片的制造方法，若至少具备离子注入工序，此工序是在上述贴合工序之前，将掺杂量设为1×1015atoms/cm2以上，从基体晶片或接合晶片的任一方的表面，离子注入氩；在上述贴合工序中，是将上述已进行氩离子注入后的面作为贴合面，并将至上述结合热处理的处理温度为止的升温速度，设为5℃/分钟以上，则可在埋入绝缘层的正下方或正下方形成界面平坦且膜厚均匀性高的多晶硅层，而能够通过简单的工序，低成本且有效率地制造出附加有优异的吸杂能力的SOI晶片。又，多晶硅层的膜厚，由于能够通过离子注入的加速电压来控制，所以多晶硅层的膜厚控制性高。
此情况，上述结合热处理，优选是设为以1100℃以上的温度，保持2小时以上的热处理。
如此，结合热处理若是设为以1100℃以上的温度，保持2小时以上的热处理，则能够更确实地形成多晶硅层。
又，上述接合晶片的薄膜化，能够将该接合晶片的膜厚设为1μm以上50μm以下。
如此，在接合晶片的薄膜化中，若将接合晶片的膜厚设为1μm以上，即使是将多晶硅层形成在接合晶片侧，也能够充分地确保组件制作区域，而若是设为50μm以下，则能够作出一种对于制作各种组件的情况都是非常实用的SOI晶片。
又，优选是将上述绝缘膜设为硅氧化膜、硅氮化膜、或是组合这些膜而成的膜。
如此，若将绝缘膜设为硅氧化膜、硅氮化膜、或是组合这些膜而成的膜，便能够容易地形成致密且高质量的绝缘膜，而能够作出绝缘特性、吸杂能力皆优异的SOI晶片。
又，上述接合晶片的薄膜化，能够通过磨削上述接合晶片来进行。又，上述接合晶片的薄膜化，能够预先在上述贴合工序之前，通过从上述接合晶片的表面，注入氢离子或氦离子来设置剥离用离子注入层，然后在上述接合晶片的薄膜化工序中，通过剥离热处理，利用上述剥离用离子注入层将上述接合晶片剥离来进行。
如此，接合晶片的薄膜化，不论是通过适合用于形成厚膜SOI层的磨削接合晶片的方法来进行的情况、或是通过适合用于形成薄膜SOI层的离子注入剥离法来进行的情况，皆能够导入多晶硅层而附加吸杂能力。
又，也可以至少具备：在上述贴合工序之前，从上述要离子注入氩的表面，离子注入在硅中将成为施体的元素来形成n+层的工序。此情况，上述将成为施体的元素，能够设为磷、砷、锑的至少一种。
如此，若至少具备，在贴合工序之前，从要离子注入中性元素的表面，离子注入在硅中将成为施体的元素来形成n+层的工序，并例如将成为施体的元素，设为磷、砷、锑的至少一种，则能够组合由n+层所产生的吸杂能力和由多晶硅层所附加的吸杂能力，而能够形成更强的吸杂部位。
若根据本发明，能够通过简单的工序，有效率地制造出一种SOI晶片，此SOI晶片，在埋入绝缘层的正下方或正上方，形成有界面平坦且膜厚均匀性高的多晶硅层。而且，若是此种形成有多晶硅层的SOI晶片，能够有效地吸杂(除去)SOI层中的金属杂质。
附图说明
图1是表示根据本发明的贴合法来制造SOI晶片的方法的概要图。
图2是表示本发明的SOI晶片的剖面图，(a)是已在接合晶片中形成多晶硅层的情况、(b)是已在基体晶片中形成多晶硅层的情况。
图3是表示氩离子注入时的掺杂量和结合热处理时的升温速度之间的关系的图表。
图4是SOI晶片的离子注入面附近的剖面透射电子显微镜图像，其氩的掺杂量和升温速度分别为(a)1×1015atoms/cm2、10℃/分钟，(b)4×1016atoms/cm2、10℃/分钟，(c)4×1016atoms/cm2、5℃/分钟的情况。
图5是有关本发明的温度曲线的说明图。
图6是表示本发明的SOI晶片的吸杂能力的一例的图表，(a)是氩的掺杂量为1×1015atoms/cm2的情况、(b)是氩的掺杂量为4×1016atoms/cm2的情况。
图7是表示对本发明的SOI晶片的基体晶片进行离子注入时的吸杂能力的一例的图表。
图8是表示氩的掺杂量为1×1014atoms/cm2时的SOI晶片的吸杂能力的一例的图表。
图9是表示以往通过CVD法而导入多晶硅层的SOI晶片的吸杂能力的一例的图表。
图10是本发明的SOI晶片的剖面透射电子显微镜图像，(a)是氩的掺杂量为1×1015atoms/cm2的情况、(b)是氩的掺杂量为4×1016atoms/cm2的情况。
图11是氩的掺杂量为1×1014atoms/cm2时的SOI晶片的剖面透射电子显微镜图像。
图12是本发明的SOI晶片的剖面透射电子显微镜图像，(a)是氩的掺杂量为1×1014atoms/cm2、升温速度为10℃/分钟的情况(比较例3)；(b)是氩的掺杂量为5×1014atoms/cm2、升温速度为10℃/分钟的情况(比较例4)；(c)是氩的掺杂量为1×1015atoms/cm2、升温速度为10℃/分钟的情况(实施例4)；(d)是氩的掺杂量为1×1016atoms/cm2、升温速度为10℃/分钟的情况(实施例5)；(e)是氩的掺杂量为5×1014atoms/cm2、升温速度为5℃/分钟的情况(比较例5)；(f)是氩的掺杂量为1×1015atoms/cm2、升温速度为5℃/分钟的情况(实施例6)；(g)是氩的掺杂量为1×1016atoms/cm2、升温速度为5℃/分钟的情况(实施例7)；(h)是氩的掺杂量为1×1015atoms/cm2、升温速度为1℃/分钟的情况(比较例6)；(i)是氩的掺杂量为1×1016atoms/cm2、升温速度为1℃/分钟的情况(比较例7)。
附图标记的说明：
11：接合晶片
12：离子注入损伤层
13：绝缘膜
14：基体晶片
15：贴合面
20：贴合晶片
50：SOI晶片
51：SOI层
52：多晶硅层
53：埋入氧化层(Box层)
54：支持基板
具体实施方式
以下，更具体地说明本发明。
如前所述，尚期待能够开发出一种SOI晶片的制造方法，此方法可生产性佳、低成本且有效率地制造SOI晶片，此SOI晶片是将多晶硅层配置在埋入绝缘层附近，而可对SOI层附加对于金属污染具有耐性的优异的吸杂能力。
因此，本发明人对于以下的课题进行重复仔细研究，也即在沉积多晶硅膜后，不通过需要研磨的CVD法，而是通过将多晶硅层导入埋入绝缘层附近，是否无法对SOI晶片附加充分的吸杂能力。
其结果，本发明发现：针对根据贴合法来制造SOI晶片的方法，在贴合前，将规定数值以上的氩掺杂量，离子注入单晶硅晶片，并以该氩离子注入后的面作为贴合面来贴合，之后，在结合热处理工序中，使至处理温度为止的升温速度，设为规定值以上，由此，离子注入氩而得的层发生多结晶化，而作成多晶硅层。
关于上述氩的掺杂量及升温速度，依照以下的条件进行实验后的结果，发现：若以大约图3的网状线部分的条件来进行氩离子注入，且在贴合后进行结合热处理的升温工序，则可将由于氩离子注入所产生的离子注入损伤层，作成多晶硅层。
图4(a)、(b)、(c)，其氩的掺杂量、结合热处理前的升温速度，分别为1×1015atoms/cm2、10℃/分钟(图3中的(a)点)，4×1016atoms/cm2、10℃/分钟(图3中的(b)点)，4×1016atoms/cm2、5℃/分钟(图3中的(c)点)的情况的剖面透射电子显微镜图像。若是图3中的(a)点、(c)点的条件，则观察到已经开始形成多晶硅层，而在图3中的(b)点的条件下，则观察到确实地形成有多晶硅层。而且，在氩的掺杂量为1×1014atoms/cm2、结合热处理前的升温速度为10℃/分钟的条件下，则没有观察到结晶粒界。根据这些实验的结果，若氩的掺杂量在1×1015atoms/cm2以上的范围、结合热处理前的升温速度为5℃/分钟以上，得知可形成多晶硅层。
也就是说，本发明人发现，氩的离子注入时的掺杂量及升温至热处理温度为止的升温速度，与多晶硅层的形成有密切关联，而完成本发明。
以下，参照图面更具体地说明本发明，但是本发明不限定于这些形态。
图1是表示根据本发明的贴合法来制造SOI晶片的方法的一例的概要流程图。适用本发明的贴合法来制造SOI晶片的方法的概要，是如以下所示。
首先，在工序(a)中，准备成为半导体组件形成用的SOI层的单晶硅基板(接合晶片)11、以及成为支持基板的单晶硅基板(基体晶片)14。
接着，在工序(b)中，在基体晶片14和接合晶片11的至少其中一方，形成绝缘膜13来作为埋入绝缘层(在图1中，表示出在基体晶片14上形成绝缘膜13的例子)。而且，作为绝缘层13，可举出硅氧化膜、硅氮化膜等。若是硅氧化膜，由于只要将接合晶片或基体晶片热氧化便能够简单地作成致密且高质量的绝缘膜，所以是优选的，但是并不限定于此种方法。又，即使是形成硅氮化膜、硅氧氮化膜或是其他种绝缘膜的情况，也能够分别采用通常的方法来形成。又，也可以组合硅氮化膜和硅氧化膜。
接着，在工序(c)中，从基体晶片14或接合晶片11的至少其中一方的表面，将掺杂量设为1×1015atoms/cm2以上，进行氩离子注入，形成离子注入损伤层12(在图1中，表示在接合晶片11上形成离子注入损伤层的例子)。此时，即使是对在工序(b)中已形成绝缘膜的晶片进行氩离子注入，也能够没有问题地在该绝缘膜下形成离子注入损伤层。又，对在工序(b)中没有形成绝缘膜的晶片进行离子注入的情况，在离子注入之前，也可以在要进行离子注入的表面，形成屏蔽氧化膜(screen oxide film，表面保护用氧化膜)。又，该屏蔽氧化膜可以在后述的工序(d)之前加以除去，也可以不除去。
而且，工序(b)和工序(c)的顺序并没有限定。
在此工序中，通过离子注入所形成的离子注入损伤层和大约对应此层的部份，通过后述的结合热处理而强化贴合强度，同时多结晶化，成为多晶硅层。也即，通过调节离子注入的加速电压，能够控制多晶硅层的厚度。也就是说，本发明具有通过调节离子注入的加速电压这样的简单方法，便能够容易地控制多晶硅层的厚度这样的优点。
而且，对基体晶片14进行离子注入的情况、和对接合晶片11进行离子注入的情况，其形成多晶硅层的位置虽然相异，而根据此点所造成的效果的差异，则在后面说明。
又，此离子注入工序中的氩的掺杂量，例如优选是设为1×1017atoms/cm2以下。这是因为若掺杂量比此含量多，则注入时间变长(例如电子束电流为5mA程度的情况，需要2小时)，生产性低、成本变高的缘故。
接着，在工序(d)中，将已进行氩离子注入而形成有离子注入损伤层12侧的表面作为贴合面，使基体晶片14和接合晶片11隔着绝缘膜13密接贴合。这样，得到具有贴合面15的贴合晶片20。
接着，在工序(e)中，进行用以提高贴合面15的结合强度的结合热处理。将贴合晶片20搬入热处理装置内，升温后，进行结合热处理。而且，搬入时的热处理装置的温度，例如可设成800℃，但是并未特别限定于此温度。此结合热处理，例如在氧化性或非活性(惰性)气体气氛中进行热处理，能够使二片晶片牢固地结合。此时，至处理温度为止的升温速度，设为5℃/分钟以上。利用将升温速度设为5℃/分钟以上，对应氩离子注入后的离子注入损伤层12，能够形成多晶硅层52。然而，离子注入损伤层未必全体成为多晶硅层。
而且，此升温速度，若超过20℃/分钟，则由于在贴合面15附近容易发生滑移(slip)，所以优选是设为20℃/分钟以下。
而且，所谓的“处理温度”，如图5所示，除了是指在升温过程后，温度保持一定(图5(a))时的该温度范围以外，也指温度的经时变化比升温过程缓和的情况(例如图5(b))时的该温度范围。也就是说，在本发明中，当要将温度升温至规定温度以上的结合热处理温度为止的时候，只要设为5℃/分钟以上便可以。
又，此结合热处理，优选是设为：以1100℃以上的温度，保持2小时以上。利用设成此种热处理条件，能够更确实地形成多晶硅层。而且，在此所谓的“保持”，可以是保持在一定温度，但是并不限定于此种情况，也可以是在处理温度范围内(规定温度以上)，升温或降温或是组合升温和降温而成的热处理条件。例如，上述所谓的“以1100℃以上的温度，保持2小时以上”，如图5(b)所示，也可以是从1100℃，费时2小时，逐渐地升温至1200℃。又，处理温度的上限，当然需要是在硅的熔点温度以下。
为了生产性佳地制造SOI晶片，结合热处理的处理时间，例如优选是设为6小时以下，更优选是设为4小时以下。
结合热处理后，降温至规定温度，然后将贴合晶片20从热处理装置搬出。而且，搬出时的热处理装置的温度，例如能够设为800℃，但是并未特别限定为此温度。
接着，在工序(f)中，使接合晶片11薄膜化至所希望的厚度为止，而在支持基板54上，形成包夹埋入氧化层53之SOI层51，而得到具有多晶硅层52的SOI晶片50。
并且，此接合晶片的薄膜化，例如在形成较厚的SIO层时，可以采用一种比较适合用于此种情况的根据平面磨削及镜面研磨的方法、或是根据蚀刻的方法；而在形成较薄的SIO层时，可以采用一种比较适合用于此种情况的被称为离子注入剥离法的方法，此方法是在贴合接合晶片和基体晶片的工序(d)之前，通过预先对接合晶片的贴合面注入氢离子或氦离子来形成剥离用离子注入层，在贴合后，利用剥离用离子注入层将接合晶片剥离，由此来进行薄膜化。并且，利用离子注入剥离法来进行薄膜化的情况，是成为：在室温下贴合后，按照需要进行500℃左右的低温热处理，进行剥离后，进行用来提高结合强度的结合热处理(e)这样的工序顺序。又，此时，通过对要进行贴合的晶片表面实行等离子体处理，使其活性化后再进行贴合，则不用进行上述500℃左右的热处理，也能够采用根据机械应力而利用上述离子注入层来进行剥离的方法。
并且，此剥离用离子注入层的形成，可以在用来形成多晶硅层的氩离子注入工序之前进行，也可以在之后进行。
又，通过此薄膜化所得到的接合晶片的膜厚，只要对应之后要在SOI层上制作的组件，选择适当的厚度便可以，并没有特别限定，例如可以如下地设定。
首先，在工序(c)中，对接合晶片11进行氩离子注入，而在SOI层侧形成离子注入损伤层的情况，此薄膜化工序，优选是将接合晶片11的厚度设为1μm以上。这是因为氩离子通过一般的离子注入装置而被注入的深度，例如将加速电压设为200keV的情况，大约为0.5μm，因而设定此厚度，用以确保组件制作区域。
又，若将接合晶片侧的厚度设为50μm以下，当将SOI晶片作为组件制作用基板来使用时，作为在绝缘层上具有有源区域的SOI晶片，能够充份地发挥其优点。
经过以上的工序而制作出来的SOI晶片，成为在埋入绝缘层的正上方或是正下方的至少其中一方，具有多晶硅层的结构。根据此多晶硅层，可在SOI层或支持基板，与埋入绝缘层之间的界面区域，附加吸杂(gettering)能力。
这样地进行便可以得到具有多晶硅层52的SOI晶片50，但是如前所述，在上述图1的工序(c)中，在对基体晶片14进行氩离子注入的情况与对接合晶片11进行氩离子注入的情况，形成多晶硅层的位置相异。对接合晶片11进行离子注入的情况，如图2(a)所示，在SOI层51与埋入绝缘层53之间的界面区域，形成多晶硅层52。相反的，对基体晶片14进行离子注入的情况，如图2(b)所示，在支持基板54与埋入绝缘层53之间的界面区域，形成多晶硅层52。由于在单晶硅层与绝缘层之间的界面区域存在多晶硅层这样的结构本身，两种情况并没有差异，所以两者的多晶硅层的吸杂能力当然是相等的。
但是，由于金属杂质在硅中的扩散速度与在硅氧化物中的扩散速度不同，金属杂质不易通过Box层。因此，为了要吸杂(除去)附着在将成为组件制作区域的SOI层表面的金属污染，可以说，吸杂层优选是形成在SOI层与Box层的界面区域。也就是说，更佳是先对接合晶片的表面进行氩离子注入而形成多晶硅层，然后进行贴合。
然而，即使是对基体晶片的表面进行氩离子注入，而在支持基板与Box层的界面区域形成多晶硅层的情况，相较于将吸杂层导入SOI晶片的背面的以往的方法的情况，可以得到更有效果的吸杂部位。又，可以得到其Box层的厚度逐年变薄的SOI晶片。Box层的厚度若变薄至100nm以下，则即使是根据形成在支持基板与Box层的界面区域的多晶硅层所产生的吸杂部位，对于SOI层中的金属污染的吸杂，也是更有效的。
又，例如将接合晶片作成0.5μm以下的非常薄的情况，为了确保组件制作区域，也有不在接合晶片侧形成多晶硅层而是在基体晶片侧形成多晶硅层，是较适合的情况。
本发明的根据另外的实施形态所构成的SOI晶片的制造方法，进而也可以将n+层导入要形成本发明的离子注入损伤层的层的附近。此n+层，从组件结构方面来看，有被认为是必要的情况，同时由于也兼具吸杂能力，所以与依照本发明所形成的多晶硅层而产生的吸杂能力合并，将成为更强力的吸杂部位。
具体而言，至少通过导入一工序，此工序是在上述图1的工序(d)的贴合工序之前，从与要进行氩离子注入的表面相同的面，离子注入在硅中将成为施体(donor)的元素也就是磷、砷、锑等来形成n+层的工序，便能够导入此种n+层。
又，如此地，在贴合工序之前，即使是除了离子注入损伤层以外，也导入n+层的情况，若是依照本发明的条件，进行氩离子注入和结合热处理，便能够没有问题地形成多晶硅层。
实施例
以下，显示本发明的实施例来更具体地说明本发明，但是本发明不限定于这些实施例。
实施例1、2
依照图1所示的工序，如下述般，制造出导入多晶硅层的SOI晶片。
首先，准备二片厚度725μm、直径200mm、面方位{100}的镜面研磨后的N型单晶硅晶片(工序(a))。在基体晶片14的表面，通过热氧化形成将成为Box层的膜厚约1μm的硅氧化膜13(工序(b))。
接着，以加速电压60keV、掺杂量1×1015atoms/cm2(实施例1)、4×1016atoms/cm2(实施例2)的条件，对接合晶片11的表面，进行氩离子注入(工序(c))。
接着，以对接合晶片11进行氩离子注入后的面作为贴合面，使接合晶片11和基体晶片14以包夹硅绝缘膜13的方式密着贴合(工序(d))。接着，利用以下的条件进行用来提高结合强度的结合热处理(工序(e))。也就是说，将已经贴合的晶片投入设定为800℃的热处理炉内，以10℃/分钟的升温速度升温至最高温度1150℃为止，保持2小时后，降温至800℃为止，然后将晶片移至热处理炉外。
之后，将贴合晶片20的接合晶片11侧，通过平面磨削及镜面研磨，薄膜化至成为约12μm的厚度为止，得到SOI晶片50(工序(f))。
将如此地制作出来的SOI晶片，往厚度方向切断，研磨该切断面后，进行剖面透射电子显微镜(TEM)观察。
又，如此地制作出来的SOI晶片的吸杂能力，是如下地进行评价。首先，于SOI层表面，以约1×1013atoms/cm2的浓度涂布镍(Ni)，然后在氮气氛中，以1000℃进行一小时的热处理，使镍扩散至内部。接着，阶段地蚀刻表面氧化膜、SOI层、Box层、支持基板表层(从Box层侧的表面算起，约蚀刻2μm)，以感应耦合等离子体质谱法(Inductively Coupled Plasma MassSpectrometry；ICP-MS)测定该溶液中的镍浓度，由此，来测定镍浓度的深度方向的分布。表面氧化膜与Box层是根据氢氟酸(HF)溶液，分别以一阶段来测定；SOI层是根据混酸溶液，从SOI层表面开始，以约2μm的步阶，分割为六阶段来测定；支持基板表层，则是根据混酸溶液，以一阶段来测定。
将吸杂能力的测定结果表示于图6((a)实施例1、(b)实施例2)中。而且，横轴的“SiO2”、“SOI-1～6”、“BOX”、“Base”、“SUM”，分别表示“表面氧化膜”、“从表面侧依序分割测定的SOI层”、“Box层”、“支持基板表层”、“合计”。
又，将剖面透射电子显微镜图像，表示于图10((a)实施例1、(b)实施例2)。
根据图10的剖面透射电子显微镜图像，得知：在实施例1的条件下，在SOI层与Box层的界面区域，已开始形成多晶硅层；而在实施例2的条件下，更确实地形成有多晶硅层。
又，得知若将SOI层的从Box层算起的距离为0～2μm的层(SOI-6)作为吸杂层，许多镍会被捕捉在此吸杂层中，具有高吸杂能力。
实施例3
除了将掺杂量设为4×1016atoms/cm2，对基体晶片14进行氩离子注入，并在接合晶片11上形成厚度约50nm的氧化膜以外，通过与实施例1同样的方法，制造出具有图2(b)所示结构之SOI晶片。之后，通过与实施例1同样的手段，进行吸杂能力的评价，将结果表示于图7中。
结果，得知镍会被捕获在基体晶片2μm中，将此层作为吸杂层，具有高吸杂能力。
比较例1
将掺杂量设为1×1014atoms/cm2，对接合晶片进行氩离子注入，并通过与实施例1同样的方法，制造出SOI晶片。之后，通过与实施例1同样的手段，进行SOI晶片的剖面透射电子显微镜观察，来进行吸杂能力的评价。将吸杂能力的评价结果表示于图8中，将剖面透射电子显微镜图像表示于图11中。
根据图11的剖面透射电子显微镜图像，无法确认有形成多晶硅层。
又，根据图8可知，虽然在SOI层与Box层的界面区域具有吸杂能力，但是镍会残留在SOI层表面附近，吸杂能力比实施例1、2低。
比较例2
通过CVD法在接合晶片的表面上形成膜厚约4μm的多晶硅膜后，将此多晶硅膜研磨至成为1μm为止。使此多晶硅膜朝向已形成在基体晶片表面上的硅氧化膜而互相贴合，然后通过与实施例1同样的手段，制造出SOI晶片。但是，将接合晶片的膜厚薄膜化至成为大约10μm为止。
之后，除了将步阶幅度设为2.5μm，并分割为四阶段来进行SOI层的测定以外，利用与实施例1同样的手段，进行吸杂能力的评价，将结果表示于图9中。
结果，虽然能够作出具有吸杂能力的SOI晶片，但是需要研磨多晶硅膜等的工序，其工序复杂、生产性低。
实施例4～7、比较例3～7
依照图1所示的工序，如下述般，追加制造出导入多晶硅层之SOI晶片。
首先，准备二片厚度725μm、直径200mm、面方位{100}的镜面研磨后的N型单晶硅晶片(工序(a))。在基体晶片14的表面，通过热氧化形成将成为Box层之膜厚约1μm的硅氧化膜13(工序(b))。
接着，以加速电压60keV、掺杂量1×1014atoms/cm2(比较例3)、5×1014atoms/cm2(比较例4、5)、1×1015atoms/cm2(实施例4、6、比较例6)、1×1016atoms/cm2(实施例5、7、比较例7)的条件，对接合晶片11的表面，进行氩离子注入(工序(c))。
接着，以对接合晶片11进行氩离子注入后的面作为贴合面，使接合晶片11和基体晶片14以包夹硅绝缘膜13的方式密着贴合(工序(d))。接着，利用以下的条件进行用来提高结合强度的结合热处理(工序(e))。也就是说，将已经贴合的晶片投入设定为800℃的热处理炉内，以10℃/分钟(比较例3、4、实施例4、5)、5℃/分钟(比较例5、实施例6、7)、1℃/分钟(比较例6、7)的升温速度升温至最高温度1150℃为止，保持2小时后，降温至800℃为止，然后将晶片移至热处理炉外。
之后，将贴合晶片20的接合晶片11侧，通过平面磨削及镜面研磨，薄膜化至成为约12μm的厚度为止，得到SOI晶片50(工序(f))。
将以这样的各氩掺杂量和升温条件而制作出来的SOI晶片，往厚度方向切断，研磨该切断面后，进行剖面透射电子显微镜(TEM)观察。
将剖面透射电子显微镜图像表示于图12(a)～图12(i)中。
根据图12的剖面透射电子显微镜图像，得知：在(f：实施例6)、(g：实施例7)的条件下，在SOI层与Box层的界面区域，已开始形成多晶硅层；而在(c：实施例4)、(d：实施例5)的条件下，更确实地形成有多晶硅层。
而且，本发明不限定于上述实施方式。上述实施方式仅为例示。凡是与本发明的权利要求书中记载的技术思想，实质上具有相同的构成，产生相同的效果者，不论为如何的方式，皆应包含于本发明的技术范围内。

Claims (16)

1.一种SOI晶片的制造方法，其特征为：
至少具备：
准备由单晶硅所构成的基体晶片和接合晶片的工序；
在上述基体晶片和上述接合晶片的至少其中一方的表面，形成绝缘膜的工序；
隔着上述绝缘膜，贴合上述基体晶片和上述接合晶片的工序；
热处理将上述基体晶片和上述接合晶片贴合而成的贴合晶片，来提高结合强度的热处理工序；以及
使贴合后的上述接合晶片薄膜化的工序；
其中，至少具备离子注入工序，此工序是在上述贴合工序之前，将掺杂量设为1×1015atoms/cm2以上，从上述基体晶片或上述接合晶片的任一方的表面，离子注入氩；在上述贴合工序中，是将上述已进行氩离子注入后的面作为贴合面，并将至上述结合热处理的处理温度为止的升温速度，设为5℃/分钟以上。
2.如权利要求1所述的SOI晶片的制造方法，其中，上述结合热处理，是设为以1100℃以上的温度，保持2小时以上的热处理。
3.如权利要求1所述的SOI晶片的制造方法，其中，上述接合晶片的薄膜化，是将该接合晶片的膜厚设为1μm以上50μm以下。
4.如权利要求2所述的SOI晶片的制造方法，其中，上述接合晶片的薄膜化，是将该接合晶片的膜厚设为1μm以上50μm以下。
5.如权利要求1所述的SOI晶片的制造方法，其中，将上述绝缘膜设为硅氧化膜、硅氮化膜、或是组合这些膜而成的膜。
6.如权利要求2所述的SOI晶片的制造方法，其中，将上述绝缘膜设为硅氧化膜、硅氮化膜、或是组合这些膜而成的膜。
7.如权利要求3所述的SOI晶片的制造方法，其中，将上述绝缘膜设为硅氧化膜、硅氮化膜、或是组合这些膜而成的膜。
8.如权利要求4所述的SOI晶片的制造方法，其中，将上述绝缘膜设为硅氧化膜、硅氮化膜、或是组合这些膜而成的膜。
9.如权利要求1～8中任一项所述的SOI晶片的制造方法，其中，上述接合晶片的薄膜化，是通过磨削上述接合晶片来进行。
10.如权利要求1～8中任一项所述的SOI晶片的制造方法，其中，上述接合晶片的薄膜化，是预先在上述贴合工序之前，通过从上述接合晶片的表面，离子注入氢或氦来设置剥离用离子注入层，然后在上述接合晶片的薄膜化工序中，通过剥离热处理，利用上述剥离用离子注入层，将上述接合晶片剥离来进行。
11.如权利要求1～8中任一项所述的SOI晶片的制造方法，其中，至少具备：在上述贴合工序之前，从上述要离子注入氩的表面，离子注入在硅中将成为施体的元素来形成n+层的工序。
12.如权利要求9所述的SOI晶片的制造方法，其中，至少具备：在上述贴合工序之前，从上述要离子注入氩的表面，离子注入在硅中将成为施体的元素来形成n+层的工序。
13.如权利要求10所述的SOI晶片的制造方法，其中，至少具备：在上述贴合工序之前，从上述要离子注入氩的表面，离子注入在硅中将成为施体的元素来形成n+层的工序。
14.如权利要求11所述的SOI晶片的制造方法，其中，上述将成为施体的元素，设为磷、砷、锑的至少一种。
15.如权利要求12所述的SOI晶片的制造方法，其中，上述将成为施体的元素，设为磷、砷、锑的至少一种。
16.如权利要求13所述的SOI晶片的制造方法，其中，上述将成为施体的元素，设为磷、砷、锑的至少一种。
CN200780014883XA 2006-04-27 2007-04-16 Soi晶片的制造方法 Active CN101432849B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006123960 2006-04-27
JP123960/2006 2006-04-27
PCT/JP2007/058239 WO2007125771A1 (ja) 2006-04-27 2007-04-16 Ｓｏｉウエーハの製造方法

Publications (2)

Publication Number Publication Date
CN101432849A CN101432849A (zh) 2009-05-13
CN101432849B true CN101432849B (zh) 2011-03-16

Family

ID=38655302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780014883XA Active CN101432849B (zh) 2006-04-27 2007-04-16 Soi晶片的制造方法

Country Status (5)

Country Link
US (1) US7910455B2 (zh)
EP (1) EP2012346B1 (zh)
KR (1) KR101340002B1 (zh)
CN (1) CN101432849B (zh)
WO (1) WO2007125771A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
JP5752264B2 (ja) 2010-12-27 2015-07-22 シャンハイ シングイ テクノロジー カンパニー リミテッドＳｈａｎｇｈａｉ Ｓｉｍｇｕｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ 不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法
CN102130037B (zh) * 2010-12-27 2013-03-13 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6118757B2 (ja) * 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6353814B2 (ja) 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6759626B2 (ja) * 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6445480B2 (ja) 2016-03-23 2018-12-26 トヨタ自動車株式会社 Ｓｏｉ基板の製造方法
FR3105574B1 (fr) * 2019-12-19 2023-01-13 Commissariat Energie Atomique Empilement multicouches de type semi-conducteur-sur-isolant, procédé d’élaboration associé, et module radiofréquence le comprenant

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
JP2943369B2 (ja) 1991-03-22 1999-08-30 日産自動車株式会社 半導体基板の製造方法
JPH04293251A (ja) 1991-03-22 1992-10-16 Toshiba Corp ウエハ位置決め装置
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
JPH06275525A (ja) 1993-03-18 1994-09-30 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
KR100253583B1 (ko) 1997-04-21 2000-04-15 김영환 접합형 에스. 오. 아이 웨이퍼 제조방법
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2002134375A (ja) * 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
DE102004021113B4 (de) * 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平6-163862A 1994.06.10

Also Published As

Publication number Publication date
CN101432849A (zh) 2009-05-13
WO2007125771A1 (ja) 2007-11-08
US20090104752A1 (en) 2009-04-23
KR20090007373A (ko) 2009-01-16
EP2012346A4 (en) 2010-09-29
EP2012346B1 (en) 2016-05-11
US7910455B2 (en) 2011-03-22
KR101340002B1 (ko) 2013-12-11
EP2012346A1 (en) 2009-01-07

Similar Documents

Publication Publication Date Title
CN101432849B (zh) Soi晶片的制造方法
CN101427347B (zh) Soi晶片的制造方法
EP2686878B1 (en) Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
CN108028170B (zh) 贴合式soi晶圆的制造方法
TWI357101B (en) Method for producing bonded wafer
TW201203358A (en) Method for finishing silicon on insulator substrates
CN101241835A (zh) 贴合晶片的制造方法
JP2001036055A (ja) 厚いボンドオキサイドのあるボンドウェーハの拡散バックサイド層の製造方法
EP1981064B1 (en) Process for producing a soi wafer
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
CN107533952B (zh) 贴合式soi晶圆的制造方法
CN101188190A (zh) Soq基板以及soq基板的制造方法
CN101341577B (zh) Soi基板的制造方法及soi基板
US8013417B2 (en) Low cost substrates and method of forming such substrates
JP6164026B2 (ja) 半導体装置の製造方法
WO2002080277A1 (fr) Processus de production de substrat simox et substrat simox
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
JP2018137278A (ja) 貼り合わせｓｏｉウェーハの製造方法
JP4531339B2 (ja) 半導体基板の製造方法
CN117524864A (zh) P型元素掺杂硅的刻蚀方法、半导体器件及其制备方法
JP2005175390A (ja) Ｓｉｍｏｘ基板及びその製造方法
JP2023526902A (ja) 高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法
JP2012054318A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant