JP6164026B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6164026B2
JP6164026B2 JP2013210690A JP2013210690A JP6164026B2 JP 6164026 B2 JP6164026 B2 JP 6164026B2 JP 2013210690 A JP2013210690 A JP 2013210690A JP 2013210690 A JP2013210690 A JP 2013210690A JP 6164026 B2 JP6164026 B2 JP 6164026B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
etching
oxygen ions
heat treatment
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013210690A
Other languages
English (en)
Other versions
JP2015076460A (ja
Inventor
正和 渡部
正和 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013210690A priority Critical patent/JP6164026B2/ja
Publication of JP2015076460A publication Critical patent/JP2015076460A/ja
Application granted granted Critical
Publication of JP6164026B2 publication Critical patent/JP6164026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献1に従来の半導体装置の製造方法が開示されている。特許文献1に開示の製造方法では、半導体基板の表面に保護テープを貼着して半導体基板に剛性を付与し、その後、半導体基板の裏面を砥石で研削することにより半導体基板を薄板化している。
特開2007−288031号公報
しかしながら、特許文献1に開示の製造方法では、半導体基板の薄板化のために保護テープを用いるので、保護テープの剛性に依存して半導体基板に必要とされる厚みが決まり、半導体基板を薄板化することに限界があった。そのため、半導体基板を薄板化する方法について更なる改良が望まれていた。
そこで本明細書は、簡単な工程により半導体基板を薄板化することができる半導体装置の製造方法を提供することを目的とする。
本明細書に開示の半導体装置の製造方法は、半導体基板の一方面側から酸素イオンを注入する注入工程と、酸素イオンが注入された半導体基板の一方面側に素子を形成する素子形成工程と、半導体基板を他方面側からエッチングするエッチング工程と、を備えている。また、素子形成工程は、半導体基板を熱処理する熱処理工程を含み、熱処理により酸素イオンが注入された部分に酸化膜が形成され、エッチング工程は、半導体基板の他方面側から酸化膜までエッチングする。
このような構成によれば、酸素イオンが注入された半導体基板を素子形成工程に含まれる熱処理工程で熱処理することにより、半導体基板の内部(すなわち、酸素イオンが注入された部位)に酸化膜を形成することができる。したがって、素子形成工程を利用して酸化膜を簡単に形成することができる。また、薄板化のために半導体基板の裏面側をエッチングするときに、半導体基板の内部に形成された酸化膜を利用してエッチングの進行を止めることができる。以上より、簡単な工程により半導体基板を薄板化することができる。
実施形態に係る半導体装置の製造方法を説明する図である(1)。 実施形態に係る半導体装置の製造方法を説明する図である(2)。 実施形態に係る半導体装置の製造方法を説明する図である(3)。 半導体基板の裏面図である。
以下、実施形態について添付図面を参照して説明する。実施形態に係る半導体装置の製造方法は、図1〜図3に示すように、半導体基板1の一方面側から酸素イオンを注入する注入工程と、酸素イオンが注入された半導体基板1の一方面側に素子2を形成する素子形成工程と、半導体基板1を他方面側からエッチングするエッチング工程とを備えている。この製造方法について、以下により詳細に説明してゆく。
実施形態に係る半導体装置の製造方法では、ます図1に示すように、半導体基板1を準備し、半導体基板1の表面側(一方面側)から所定の深さに酸素イオンを注入する(注入工程)。半導体基板1は、例えばシリコン(Si)から形成され、表面11および裏面12を有している。半導体基板1の厚さは、特に限定されないが、例えば汎用的な8インチSi基板を用いる場合は600μm〜800μmにすることができる。また、酸素イオンを注入する深さは、特に限定されず、イオン注入時の加速エネルギー、Siの面方位、注入イオンの電荷、注入角度などを調整することにより適宜調整できる。例えば、飛程:120〜300KeV、面方位:(100)、加速エネルギー:200keV、注入ドーズ量:1.8×1018atms/cmでシリコンの半導体基板1に酸素イオンを注入して熱処理すると、表面11から2μmの深さに厚さ0.4μmの酸化膜が形成される。また、酸素イオンを注入した後、半導体基板1に対してシリコンをエピタキシャル成長させることにより、半導体基板1の厚みを増してもよい。半導体基板1に酸素イオンを注入することにより、半導体基板1の内部に酸素イオンの層が形成される。また、半導体基板1の表面11には表面マスク51が形成されており、表面マスク51により酸素イオンを注入する範囲を画定している。表面マスク51は公知のリソグラフィ工程により形成できる。
次に、図2に示すように、酸素イオンが注入された半導体基板1の表面側に複数の素子2を形成する(素子形成工程)。この素子形成工程は、半導体基板1を熱処理する熱処理工程を含んでいる。
素子形成工程は、半導体基板1の表面側に素子2を形成することができればよく、その具体的な手順は特に限定されず、例えば薄膜形成工程、リソグラフィ工程、表面エッチング工程、不純物導入工程等を含んでいる。薄膜形成工程は、半導体基板1の表面11に導電性薄膜や絶縁性薄膜などの機能膜を形成する工程である。リソグラフィ工程は、回路パターンのマスクを形成する工程である。表面エッチング工程は、半導体基板1の表面側をエッチングする工程である。不純物導入工程は、ホウ素(B)あるいはリン(P)などの不純物を導入する工程である。素子形成工程では、素子2を形成するために種々の工程を組み合わせることができる。
素子2は、特に限定されるものではないが、例えばダイオードやトランジスタを構成することができる。ダイオードは例えばPNダイオードやショットキーバリアダイオードである。また、トランジスタは例えばMOSFETやIGBTである。また、半導体基板1の表面側にダイオード及びトランジスタの両者を形成してもよい。
熱処理工程は、半導体基板1を加熱することができれば特に限定されるものではない。例えば、例えば熱酸化、熱拡散、化学気相成長、またはアニール等の処理が熱処理工程に相当する。より詳細には、上記の薄膜形成工程において半導体基板1の表面11を熱酸化させる工程を熱処理工程とすることができる。あるいは、上記の不純物導入工程において半導体基板1をアニール処理する工程を熱処理工程とすることができる。すなわち、半導体基板1に素子を形成する素子形成工程のどこかの段階で半導体基板1を加熱することができればよい。酸素イオンが注入された半導体基板1が熱処理されることにより、酸素イオンが注入されていた部分が酸化し、半導体基板1の内部に酸化膜3が形成される。熱処理工程における温度は、酸化膜3を形成する観点から、1100℃〜1350℃が好ましい。熱処理工程における温度を1100℃以上にすることにより、良質な酸化膜3を形成することができると共に、1350℃以下にすることにより、半導体基板1の軟化を防ぐことができる。例えば、IGBTを製造するときの熱拡散工程が熱処理工程に相当している場合、熱処理工程における温度は、1100℃〜1200℃である。また、化学気相成長(エピタキシャル成長)工程が熱処理工程に相当している場合、熱処理工程における温度は、1200℃〜1350℃である。
次に、図3に示すように、半導体基板1を裏面側(他方面側)からエッチングする(エッチング工程)。エッチングの方法としては、例えば半導体基板1を載置した電極に高周波電力を印加し、発生したバイアス電圧により、プラズマから生成されたイオンを加速して半導体基板1に衝突させる反応性イオンエッチングを用いることができる。半導体基板1をエッチングすると、酸化膜3がエッチングストッパ層となり、酸化膜3まで半導体基板1が除去される。このように半導体基板1の裏面側を除去することにより半導体基板1を薄板化する。また、エッチングするときに、半導体基板1の裏面12に裏面マスク52を形成してもよい。裏面マスク52は、半導体基板1の裏面12の周縁部に形成され、表面側の素子2が形成された部分に対向する部分が開口している。そうすると、図4に示すように、素子2に対向する部分がエッチングされ、裏面マスク52が形成された部分(図4の斜線部)がエッチングされずに残る。
続いて、半導体基板1の裏面側を加工する(裏面加工工程)。裏面加工工程の構成は特に限定されるものではなく、例えば薄膜形成工程、不純物導入工程等を行うことができる。薄膜形成工程は、表面側と同様に導電性薄膜や絶縁性薄膜などの機能膜を形成する工程である。また、不純物導入工程も表面側と同様に、ホウ素(B)あるいはリン(P)などの不純物を導入する工程である。また、裏面加工工程においてエッチングにより酸化膜3を除去する。裏面加工工程により、裏面側の半導体層や電極を形成することができる。
その後、半導体基板1をダイシングしてダイボンディングやワイヤボンディング等の処理を行うことにより半導体装置を製造することができる。
上述の説明から明らかなように、酸素イオンが注入された半導体基板1を熱処理することにより半導体基板1の内部に酸化膜3が形成される。したがって、酸素イオンを注入した後、素子形成工程における熱処理工程を利用して酸化膜3を形成することができる。また、半導体基板1の薄板化のために裏面側をエッチングしたときに、熱処理工程で形成された酸化膜3によりエッチングの進行を止めることができる。以上より、簡単な工程により半導体基板1を薄板化することができる。
また、素子2が形成された部分に対向する部分が開口するように裏面マスク52を形成すると、素子2に対向する部分のみが除去され、裏面マスク52が形成された部分がエッチングされずに残る。これにより、裏面マスク52が形成された部分では半導体基板1の厚みを維持することができるので、剛性を維持することができる。その結果、半導体基板1の周縁部の剛性を維持することができ、半導体基板1の強度を保つことができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1;半導体基板
2;素子
3;酸化膜
11;表面
12;裏面
51;表面マスク
52;裏面マスク

Claims (1)

  1. 半導体基板の一方面側から酸素イオンを注入する注入工程と、
    酸素イオンが注入された半導体基板の一方面側に素子を形成する素子形成工程と、
    半導体基板を他方面側からエッチングするエッチング工程と、を備え、
    素子形成工程は、半導体基板を熱処理する熱処理工程を含み、その熱処理により酸素イオンが注入された部分に酸化膜が形成され、
    エッチング工程では、半導体基板の他方面側から前記酸化膜までエッチングする、半導体装置の製造方法。
JP2013210690A 2013-10-08 2013-10-08 半導体装置の製造方法 Active JP6164026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013210690A JP6164026B2 (ja) 2013-10-08 2013-10-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013210690A JP6164026B2 (ja) 2013-10-08 2013-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015076460A JP2015076460A (ja) 2015-04-20
JP6164026B2 true JP6164026B2 (ja) 2017-07-19

Family

ID=53001101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013210690A Active JP6164026B2 (ja) 2013-10-08 2013-10-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6164026B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112437972A (zh) * 2018-01-17 2021-03-02 Spp科技股份有限公司 宽能隙半导体基板、宽能隙半导体基板之制造装置及宽能隙半导体基板之制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280568A (ja) * 2000-12-28 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP4349798B2 (ja) * 2002-12-26 2009-10-21 新電元工業株式会社 半導体装置の製造方法
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法

Also Published As

Publication number Publication date
JP2015076460A (ja) 2015-04-20

Similar Documents

Publication Publication Date Title
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP5845714B2 (ja) 炭化珪素半導体装置の製造方法
JP5761354B2 (ja) 半導体装置および半導体装置の製造方法
CN101432849B (zh) Soi晶片的制造方法
CN105637646A (zh) 碳化硅半导体装置及其制造方法
WO2013077068A1 (ja) 半導体装置の製造方法
JP5621621B2 (ja) 半導体装置と半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
US9691616B2 (en) Method of manufacturing silicon carbide semiconductor device by using protective films to activate dopants in the silicon carbide semiconductor device
JP6164026B2 (ja) 半導体装置の製造方法
JP6654189B2 (ja) 薄い半導体ウェハを備える半導体デバイスの製造方法
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006229135A (ja) 半導体装置の製造方法
US10937869B2 (en) Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
JP6273322B2 (ja) Soi基板の製造方法
JP2007329279A (ja) 半導体装置の製造方法
JP2015041720A (ja) 半導体装置の製造方法
CN111211054A (zh) 用于制造半导体器件的方法
CN105529372B (zh) Tmbs器件及其制造方法
US9166018B2 (en) Method of manufacturing semiconductor device
KR101490350B1 (ko) 전력용 반도체 장치 및 제조방법
JP2012222060A (ja) 炭化珪素半導体装置の製造方法
JP6844130B2 (ja) 半導体装置及びその製造方法
JP2009146928A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170605

R151 Written notification of patent or utility model registration

Ref document number: 6164026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151