JP5845714B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5845714B2 JP5845714B2 JP2011179278A JP2011179278A JP5845714B2 JP 5845714 B2 JP5845714 B2 JP 5845714B2 JP 2011179278 A JP2011179278 A JP 2011179278A JP 2011179278 A JP2011179278 A JP 2011179278A JP 5845714 B2 JP5845714 B2 JP 5845714B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- opening
- forming
- coating film
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 107
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 106
- 238000000034 method Methods 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims description 112
- 239000000463 material Substances 0.000 claims description 57
- 239000011248 coating agent Substances 0.000 claims description 52
- 238000000576 coating method Methods 0.000 claims description 52
- 230000000903 blocking effect Effects 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 39
- 150000002500 ions Chemical class 0.000 claims description 37
- 238000010884 ion-beam technique Methods 0.000 claims description 26
- 125000006850 spacer group Chemical group 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 description 34
- 238000002513 implantation Methods 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は炭化珪素半導体装置の製造方法に関し、特に、不純物イオンを注入する工程を有するものに関する。
近年、炭化珪素（ＳｉＣ）基板を用いた半導体装置（炭化珪素半導体装置）の開発が進められている。その製造方法において、炭化珪素基板に不純物領域を選択的に形成する必要がある。このため、炭化珪素基板中へのイオン注入を行う際に、イオンが注入される領域を制限するためのマスクが形成される。また注入の深さを調整するための膜が炭化珪素基板上に形成されることがある。
たとえば特開２００９−１７７１０２号公報（特許文献１）によれば、ＳｉＯ2のイオン注入マスクがＳｉＣ基板の表面に形成される。またマスクの形成後かつイオン注入前に、イオン注入の深さを調整するための膜が形成される。
上記公報に記載の方法では、ＳｉＯ2から作られたマスクがＳｉＣ基板から剥離しやすいという問題があった。特に、ＳｉＣ基板が加熱されると剥離が生じやすく、よってマスクが設けられたＳｉＣ基板を十分に加熱することができなかった。このことは炭化珪素半導体装置の製造方法における制約となる。たとえばイオン注入の際にＳｉＣ基板を加熱することができず、この場合、イオン注入に起因した結晶欠陥がＳｉＣ基板中に生じやすくなる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、イオン注入の深さを調整するための膜を介して炭化珪素基板中に不純物イオンを注入することができ、かつ、炭化珪素基板上での剥離の発生を抑えることができる、炭化珪素半導体装置の製造方法を提供することである。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。表面を有する炭化珪素基板が準備される。炭化珪素基板の表面上に直接、第１の材料から作られた被覆膜が形成される。被覆膜上に、第２の材料から作られたマスク層が形成される。第２の材料に比して第１の材料は炭化珪素との密着性が高い。マスク層に第１の開口部が形成される。マスク層の第１の開口部を通りかつ被覆膜を透過するイオンビームにより、炭化珪素基板中に第１の導電型を付与するための第１の不純物イオンが注入される。
本発明によれば、第１の不純物イオンを炭化珪素基板中へ供給するイオンビームは、炭化珪素基板に達する前に被覆膜を透過する。これにより、比較的浅い位置でその進行が阻止されたイオンは被覆膜中に注入され、比較的深い位置でその進行が阻止されたイオンは炭化珪素基板中に注入される。よって注入プロファイルのうち浅い位置は、炭化珪素基板が占める位置ではなく、被覆膜が占める位置である。このため、注入プロファイルのうち浅い位置を除いた部分を炭化珪素基板の不純物濃度プロファイルとすることができる。
また本発明によれば、炭化珪素基板上に直接形成されるのは、マスク層ではなく被覆膜である。よって炭化珪素基板上に直接形成される材料を、マスク層の材料である第２の材料ではなく、被覆膜の材料であり、かつ第２の材料よりも炭化珪素との密着性が高い第１の材料とすることができる。これにより、炭化珪素基板上における剥離の発生を抑制することができる。
上記の炭化珪素半導体装置の製造方法において、第１の不純物イオンを注入する工程で炭化珪素基板が加熱されてもよい。
炭化珪素基板上に形成された被覆膜は炭化珪素との密着性が高いので、炭化珪素基板が加熱されても剥離しにくい。またこの炭化珪素基板の加熱によって、イオン注入時に生じる結晶欠陥の発生を抑制することができる。
上記の炭化珪素半導体装置の製造方法において、第１の不純物イオンを注入する工程は、厚さ方向における第１の不純物イオンの注入プロファイルが炭化珪素基板の表面において平坦となる条件で行われてもよい。
これにより、炭化珪素基板の表面からその近傍にかけて第１の不純物イオンの濃度プロファイルを平坦にすることができる。
上記の炭化珪素半導体装置の製造方法において、被覆膜を形成する工程の後かつ第１の不純物イオンを注入する工程の前に、被覆膜上に、第１の材料に比してイオンビームに対する阻止能が高い材料から作られた第１の阻止膜が形成されてもよい。
これにより炭化珪素基板の第１の不純物イオンの濃度プロファイルを、イオン注入の注入プロファイルのうち、濃度が急峻に増大する浅い位置をより広い範囲で除いた部分とすることができる。
上記の炭化珪素半導体装置の製造方法において、第１の阻止膜を形成する工程は、第１の開口部を形成する工程の後に行われてもよい。
これにより、第１の開口部の形成のための加工にともなって第１の阻止膜までが部分的に除去されてしまうことがない。よってイオン注入時の第１の阻止膜の膜厚を安定化することができる。
上記の炭化珪素半導体装置の製造方法において、第１の阻止膜を形成する工程は、マスク層を形成する工程の前に行われてもよい。第１の阻止膜を形成する工程の後かつマスク層を形成する工程の前に、第２の材料と異なる材料から作られたエッチングストップ層が形成されてもよい。
これにより、マスク層に第１の開口部を形成するためのエッチングを停止させるために、エッチングストップ層を用いることができる。
上記の炭化珪素半導体装置の製造方法において、第１の開口部を形成する工程において、第１の底面および第１の側壁を有する第１の開口部がマスク層に形成される。第１の不純物イオンを注入する工程の後に、第１の底面および第１の側壁上にスペーサ層を形成することによって、マスク層およびスペーサ層を有するマスク部が形成されてもよい。第１の開口部内のスペーサ層を異方的にエッチングすることによって、第１の底面上のスペーサ層を除去しかつ第１の側壁上のスペーサ層を残存させることで、マスク部に、第２の底面および第２の側壁を有する第２の開口部が形成されてもよい。第２の開口部を通るイオンビームにより、炭化珪素基板中に第１の導電型と異なる第２の導電型を付与するための第２の不純物イオンが注入されてもよい。
これにより第１の不純物イオンが注入される領域に対して第２の不純物が注入される領域を自己整合的に形成することができる。
上記の炭化珪素半導体装置の製造方法において、第２の開口部を形成する工程の後かつ第２の不純物イオンを注入する工程の前に、第２の開口部の第２の底面上に第２の阻止膜が形成されてもよい。
これにより炭化珪素基板の第２の不純物イオンの濃度プロファイルを、イオン注入の注入プロファイルのうち、濃度が急峻に増大する浅い位置をより広い範囲で除いた部分とすることができる。
上記の炭化珪素半導体装置の製造方法において、第２の材料は酸化珪素であってもよい。第１の材料は、チタン、ポリシリコンおよび窒化珪素のいずれかであってもよい。
以上の説明から明らかなように、本発明によれば、イオン注入の深さを調整するための膜を介して炭化珪素基板中に不純物イオンを注入することができ、かつ、炭化珪素基板上での剥離の発生を抑えることができる。
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１に示すように、本実施の形態の炭化珪素半導体装置は、ＭＯＳＦＥＴ１００であり、具体的には、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板９０、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。エピタキシャル基板９０は、単結晶基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５を有する。ＭＯＳＦＥＴ１００の平面形状（図１の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。
（実施の形態１）
図１に示すように、本実施の形態の炭化珪素半導体装置は、ＭＯＳＦＥＴ１００であり、具体的には、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板９０、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。エピタキシャル基板９０は、単結晶基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５を有する。ＭＯＳＦＥＴ１００の平面形状（図１の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。
単結晶基板８０およびバッファ層１２１はｎ型の導電型を有する。単結晶基板８０は、好ましくは炭化珪素から作られている。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
エピタキシャル基板９０の表面ＳＯには、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。また表面ＳＯには、各ｐ領域１２３の内部に位置するようにｎ+領域１２４が形成されている。またｐ+領域１２５は、表面ＳＯからｐ領域１２３へｎ+領域１２４を貫くように形成されている。表面ＳＯ上においてｐ領域１２３は、ｎ+領域１２４および耐圧保持層１２２の間に挟まれ、かつ酸化膜１２６を介してゲート電極１１０に覆われたチャネル領域を有する。チャネル領域はチャネル長ＣＬを有する。
表面ＳＯにおいて複数のｐ領域１２３の間から露出する耐圧保持層１２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。よって酸化膜１２６のうちその上部にゲート電極１１０が形成された部分はゲート絶縁膜としての機能を有する。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。ソース電極１１１上には上部ソース電極１２７が形成されている。
次にＭＯＳＦＥＴ１００の製造方法について説明する。
図２に示すように、表面ＳＯを有するエピタキシャル基板９０（炭化珪素基板）が準備される。具体的には、単結晶基板８０の主面上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
図２に示すように、表面ＳＯを有するエピタキシャル基板９０（炭化珪素基板）が準備される。具体的には、単結晶基板８０の主面上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
図３に示すように、エピタキシャル基板９０の表面ＳＯ上に直接、被覆膜５０が形成される。被覆膜５０の材料（第１の材料）は、後述するマスク層３１（図４）の材料（第２の材料）に比して、炭化珪素との密着性が高いものが選択される。ある材料と炭化珪素との密着性の程度は、たとえば、炭化珪素基板上にこの材料からなる膜を形成し、この膜と炭化珪素基板との間の密着性の程度で判断することができる。この密着性の試験は、この膜が形成された炭化珪素基板を熱処理してから行うことが好ましい。熱処理の温度は、マスク層３１および被覆膜５０が設けられたエピタキシャル基板９０が置かれる最高温度に対応して定められることが好ましく、たとえば、イオン注入時の加熱温度である５００℃で膜が剥がれるか否かによって密着性の可否判断が行われる。
好ましくは被覆膜５０の材料（第１の材料）は、チタン、ポリシリコン、または窒化珪素のいずれかである。これらの材料は、酸化珪素に比して炭化珪素に対する密着性が高い。たとえばチタンが用いられる場合、その厚さは、たとえば８０〜３００ｎｍである。またその形成方法としてはスパッタリング法を用いることができる。エピタキシャル基板９０への金属汚染をできるだけ避ける必要がある場合は、被覆膜５０の材料は非金属であることが好ましく、たとえば、ポリシリコンまたは窒化珪素が用いられ得る。
図４に示すように、被覆膜５０上にマスク層３１が形成される。好ましくはマスク層３１の材料（第２の材料）は酸化珪素である。マスク層３１の形成方法は、たとえばｐ−ＣＶＤ（ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法である。マスク層３１の厚さは、たとえば０．１〜２．５μｍである。
図５に示すように、マスク層３１上にフォトレジストパターン４０が形成される。この形成はフォトリソグラフィ法によって行われ得る。
図６に示すように、フォトレジストパターン４０をマスクとした異方性エッチングＥ１により、マスク層３１がパターニングされる。異方性エッチングは、たとえば、主にＣＨＦ3およびＣＦ4を含むプロセスガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により行い得る。その後、残留したフォトレジストパターン４０が除去される。
図７に示すように、上記エッチングによってマスク層３１に、側壁Ｓ１（第１の側壁）およびそれに囲まれた底面（第１の底面）を有する開口部Ｐ１（第１の開口部）が形成される。
図８に示すように、マスク層３１の開口部Ｐ１を通りかつ被覆膜５０を透過するイオンビームＪ１により、エピタキシャル基板９０中にｐ型（第１の導電型）を付与するための第１の不純物イオンが注入される。第１の不純物イオンは、たとえばアルミニウム（Ａｌ）イオンまたはボロン（Ｂ）イオンである。このイオン注入によって、エピタキシャル基板９０中に表面ＳＯから所定深さまで、ｐ型を有するｐ領域１２３が形成される。このイオン注入は、いわゆる多段注入によって行われてもよい。すなわち注入エネルギーの異なる複数回のイオン注入が行われてもよい。
図２０は多段注入の例を示しており、この例においては注入エネルギーが異なる４回の注入（図中破線に示す各注入）によって注入プロファイルＰＦが形成される。注入プロファイルＰＦの最も浅い部分（横軸の原点からその近傍にかけての部分）においては、不純物濃度の急激な増大が見られ、この部分の位置は被覆膜５０が占める。中程度の深さにおいては、多段注入の結果として、注入プロファイルＰＦのうち平坦な領域ＦＬが形成される。ここで濃度プロファイルが「平坦である」ということは、深さ方向における０．０５μｍ以上の範囲内において不純物濃度の変動が±５０％以内であることとして定義され得る。この例における不純物注入は、エピタキシャル基板９０の表面ＳＯから平坦な濃度プロファイルが形成されるようなプロセス条件を有するものである。言い換えれば、イオン注入は、注入プロファイルＰＦが表面ＳＯにおいて平坦となる条件で行われる。
好ましくは、イオン注入が行われる際、エピタキシャル基板が加熱される。エピタキシャル基板９０への結晶欠陥の発生を十分に抑制するためには、加熱温度は４００℃以上であることが好ましい。また加熱機構を有するイオン注入装置の構成を極端に複雑なものとしないためには、加熱温度は６００℃以下であることが好ましい。具体的には、加熱温度は５００℃程度である。
図９に示すように、その後、マスク層３１が設けられた被覆膜５０上への成膜によって、開口部Ｐ１の側壁Ｓ１および底面上にスペーサ層３２が形成される。言い換えると、マスク層３１およびスペーサ層３２を有するマスク部３０が形成される。スペーサ層３２は開口部Ｐ１内において側壁Ｓ１および被覆膜５０を覆う。好ましくはスペーサ層３２は酸化珪素から作られる。好ましくは、スペーサ層３２が成膜される際にエピタキシャル基板９０が加熱される。この加熱の温度は、たとえば３００〜４００℃程度である。
図１０に示すように、開口部Ｐ１内のスペーサ層３２が異方性エッチングＥ２によりエッチングされる。これにより、開口部Ｐ１の底面上のスペーサ層３２が除去され、かつ側壁Ｓ１上のスペーサ層３２が残存させられる。異方性エッチングＥ２は、異方性エッチングＥ１（図６）と同様の方法によって行い得る。
図１１に示すように、上記工程によってマスク部３０に、側壁Ｓ２（第２の側壁）およびそれに囲まれた底面（第２の底面）を有する開口部Ｐ２（第２の開口部）が形成される。
図１２に示すように、開口部Ｐ２を通るイオンビームＪ２により、エピタキシャル基板９０中にｎ型（第１の導電型と異なる第２の導電型）を付与するための第２の不純物イオンが注入される。第２の不純物イオンは、たとえばリン（Ｐ）イオンである。このイオン注入によって、エピタキシャル基板９０中に表面ＳＯから所定深さまで、ｎ+領域１２４が形成される。好ましくは、イオンビームＪ１によるイオン注入（図８）の際と同様に、エピタキシャル基板９０が加熱される。
さらに図１３に示すように、その後、マスク部３０および被覆膜５０が除去される。この除去は、たとえばウェットエッチングによって行うことができる。
図１４に示すように、表面ＳＯ上に、被覆膜５０ａが形成される。被覆膜５０ａの形成は、上述した被覆膜５０と同様に形成され得る。次に被覆膜５０ａ上にマスク層３１ａが形成される。マスク層３１ａは、上述したマスク層３１と同様に形成され得る。
図１５に示すように、マスク層３１ａに開口部が形成される。この開口部を通るイオンビームＪ３により、エピタキシャル基板９０中にｐ型（第１の導電型）を付与するための第３の不純物イオンが注入される。第３の不純物イオンは、たとえばアルミニウム（Ａｌ）イオンである。好ましくは、イオンビームＪ１によるイオン注入（図８）の際と同様に、エピタキシャル基板９０が加熱される。
図１６に示すように、上記のイオン注入によってエピタキシャル基板９０中にｐ+領域１２５が形成される。
図１７に示すように、その後、マスク層３１ａおよび被覆膜５０ａが除去される。また活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
図１８に示すように、エピタキシャル基板９０上に、ゲート絶縁膜としての機能を有することになる酸化膜１２６が形成される。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
その後、窒化アニール工程が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、およびｎ+領域１２４の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
図１９に示すように、ソース電極１１１が、以下のように形成される。
酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
再び図１を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、単結晶基板８０の裏面（図中、下面）上にドレイン電極１１２が形成される。
以上によりＭＯＳＦＥＴ１００（図１）が得られる。
本実施の形態によれば、イオンビームＪ１（図８）は、エピタキシャル基板９０に達する前に被覆膜５０を透過する。つまりイオン注入の対象物は被覆膜５０およびエピタキシャル基板９０を含み、比較的浅い位置でその進行が阻止されたイオンが被覆膜５０中に注入され、比較的深い位置でその進行が阻止されたイオンがエピタキシャル基板９０中に注入される。よって、イオン注入の対象物に形成される注入プロファイルＰＦ（図２０）のうち浅い位置は、エピタキシャル基板９０が占める位置ではなく、被覆膜５０が占める位置となる。これにより、注入プロファイルのうち浅い位置を除いた部分をエピタキシャル基板９０の不純物濃度プロファイルとすることができる。
本実施の形態によれば、イオンビームＪ１（図８）は、エピタキシャル基板９０に達する前に被覆膜５０を透過する。つまりイオン注入の対象物は被覆膜５０およびエピタキシャル基板９０を含み、比較的浅い位置でその進行が阻止されたイオンが被覆膜５０中に注入され、比較的深い位置でその進行が阻止されたイオンがエピタキシャル基板９０中に注入される。よって、イオン注入の対象物に形成される注入プロファイルＰＦ（図２０）のうち浅い位置は、エピタキシャル基板９０が占める位置ではなく、被覆膜５０が占める位置となる。これにより、注入プロファイルのうち浅い位置を除いた部分をエピタキシャル基板９０の不純物濃度プロファイルとすることができる。
また本実施の形態によれば、エピタキシャル基板９０上に直接形成される材料をマスク層３１の材料ではなく被覆膜５０の材料とすることができる。そしてこの被覆膜５０の材料は、マスク層３１の材料よりも炭化珪素との密着性が高い材料とすることができる。これにより、エピタキシャル基板９０上における剥離の発生を抑制することができる。
またイオン注入時に、炭化珪素基板としてのエピタキシャル基板９０が加熱される。エピタキシャル基板９０上に形成された被覆膜５０は炭化珪素との密着性が高いので、炭化珪素から作られたエピタキシャル基板９０が加熱されても剥離しにくい。よってエピタキシャル基板９０上における剥離の発生を抑制することができる。そしてこのエピタキシャル基板９０の加熱によって、イオン注入時に生じる結晶欠陥の発生を抑制することができる。
またイオンビームＪ１（図８）によるイオン注入は、注入プロファイルＰＦ（図２０）がエピタキシャル基板９０の表面ＳＯからその近傍にかけて平坦な領域ＦＬとなる条件で行われる。これにより、エピタキシャル基板９０の表面ＳＯからその近傍にかけての濃度プロファイルを平坦にすることができる。
また異方性エッチングＥ１（図６）によりマスク層３１がパターニングされる際に、マスク層３１と異なる材料から作られた被覆膜５０をエッチングストッパとして用いることができる。
また開口部Ｐ１を通るイオンビームＪ１によるイオン注入の後、開口部Ｐ１の側壁Ｓ１上にスペーサ層３２を形成することによって、イオンビームＪ２によるイオン注入のためのマスク部３０（図１２）が形成される。これによりイオンビームＪ１により形成される領域に対して、イオンビームＪ２によるイオン注入により形成される領域を自己整合的に形成することができる。
またスペーサ層３２が成膜される際にエピタキシャル基板９０が加熱される場合であっても、エピタキシャル基板９０上に形成された被覆膜５０は、炭化珪素との密着性が高いので剥離しにくい。よってエピタキシャル基板９０上における剥離の発生を抑制することができる。
（実施の形態２）
図２１に示すように、本実施の形態においては、被覆膜５０が形成された後、かつイオンビームＪ１によるイオン注入の前に、被覆膜５０上に、被覆膜５０の材料に比してイオンビームに対する阻止能が高い材料から作られた阻止膜６１ａ（第１の阻止膜）が形成される。特に本実施の形態においては、阻止膜６１ａの形成は、開口部Ｐ１が形成された後に行われる。阻止膜６１ａの材料は、マスク層３１の材料と同じであってもよく、たとえば酸化珪素である。
図２１に示すように、本実施の形態においては、被覆膜５０が形成された後、かつイオンビームＪ１によるイオン注入の前に、被覆膜５０上に、被覆膜５０の材料に比してイオンビームに対する阻止能が高い材料から作られた阻止膜６１ａ（第１の阻止膜）が形成される。特に本実施の形態においては、阻止膜６１ａの形成は、開口部Ｐ１が形成された後に行われる。阻止膜６１ａの材料は、マスク層３１の材料と同じであってもよく、たとえば酸化珪素である。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、イオンビームＪ１（図２１）は、被覆膜５０だけでなく阻止膜６１ａも透過した後に、エピタキシャル基板９０に到達する。これにより、注入プロファイルＰＦ（図２０）のうち浅い位置（横軸の原点に近い位置）が、より広い範囲で、エピタキシャル基板９０以外の部分によって占められる。よってエピタキシャル基板９０の表面ＳＯからその近傍にかけて形成される濃度プロファイルを、注入プロファイルＰＦのうち浅い位置の部分がより広い範囲で除かれた部分とすることができる。より具体的には、エピタキシャル基板９０の表面からその近傍にかけて形成される濃度プロファイルを、よりいっそう平坦なものとすることができる。
また阻止膜６１ａは開口部Ｐ１が形成された後に形成される。これにより、開口部Ｐ１の形成のための加工にともなって阻止膜６１ａまでが部分的に除去されてしまうことがない。よってイオン注入時の阻止膜６１ａの膜厚を安定化することができる。
（実施の形態３）
図２２に示すように、本実施の形態においては、阻止膜６１ｂ（第１の阻止膜）は、マスク層３１が形成される前に形成される。
図２２に示すように、本実施の形態においては、阻止膜６１ｂ（第１の阻止膜）は、マスク層３１が形成される前に形成される。
なお、上記以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、イオンビームＪ１（図２２）は、被覆膜５０だけでなく阻止膜６１ｂも透過した後に、エピタキシャル基板９０に到達する。これにより、注入プロファイルＰＦ（図２０）のうち浅い位置（横軸の原点に近い位置）が、より広い範囲で、エピタキシャル基板９０以外の部分によって占められる。よってエピタキシャル基板９０の表面ＳＯからその近傍にかけて形成される濃度プロファイルを、注入プロファイルＰＦのうち浅い位置の部分がより広い範囲で除かれた部分とすることができる。より具体的には、エピタキシャル基板９０の表面からその近傍にかけて形成される濃度プロファイルを、よりいっそう平坦なものとすることができる。
（実施の形態４）
図２３に示すように、本実施の形態においては、マスク層３１のパターニングのためのエッチングが厚さ方向に途中で停止されることによって、開口部Ｐ１の底面上に阻止膜６１ｃ（第１の阻止膜）が形成される。
図２３に示すように、本実施の形態においては、マスク層３１のパターニングのためのエッチングが厚さ方向に途中で停止されることによって、開口部Ｐ１の底面上に阻止膜６１ｃ（第１の阻止膜）が形成される。
なお、上記以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、イオンビームＪ１（図２３）は、被覆膜５０だけでなく阻止膜６１ｃも透過した後に、エピタキシャル基板９０に到達する。これにより、注入プロファイルＰＦ（図２０）のうち浅い位置（横軸の原点に近い位置）が、より広い範囲で、エピタキシャル基板９０以外の部分によって占められる。よってエピタキシャル基板９０の表面ＳＯからその近傍にかけて形成される濃度プロファイルを、注入プロファイルＰＦのうち浅い位置の部分がより広い範囲で除かれた部分とすることができる。より具体的には、エピタキシャル基板９０の表面からその近傍にかけて形成される濃度プロファイルを、よりいっそう平坦なものとすることができる。
（実施の形態５）
図２４に示すように、本実施の形態においては、阻止膜６１ｂが形成された後かつマスク層３１が形成される前に、マスク層３１の材料と異なる材料から作られたエッチングストップ層７０が形成される。これにより、マスク層３１に開口部Ｐ１を形成するためのエッチングを停止させるためにエッチングストップ層７０を用いることができる。
図２４に示すように、本実施の形態においては、阻止膜６１ｂが形成された後かつマスク層３１が形成される前に、マスク層３１の材料と異なる材料から作られたエッチングストップ層７０が形成される。これにより、マスク層３１に開口部Ｐ１を形成するためのエッチングを停止させるためにエッチングストップ層７０を用いることができる。
なお、上記以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、阻止膜６１ｂの材料に関わらず、マスク層３１のエッチングの際にエッチングストップ層７０を用いることでマスク層３１を精度よくパターニングすることができる。よって阻止膜６１ｂの材料がマスク層３１の材料と同じであってもよい。
（実施の形態６）
図２５に示すように、本実施の形態においては、開口部Ｐ２が形成された後かつイオンビームＪ２によるイオン注入が行われる前に、開口部Ｐ２の底面上に阻止膜６２（第２の阻止膜）が形成される。具体的には、開口部Ｐ２が形成された後に、酸化珪素が堆積されることで阻止膜６２が形成され得る。
図２５に示すように、本実施の形態においては、開口部Ｐ２が形成された後かつイオンビームＪ２によるイオン注入が行われる前に、開口部Ｐ２の底面上に阻止膜６２（第２の阻止膜）が形成される。具体的には、開口部Ｐ２が形成された後に、酸化珪素が堆積されることで阻止膜６２が形成され得る。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、イオンビームＪ２（図２５）は、被覆膜５０だけでなく阻止膜６２も透過した後に、エピタキシャル基板９０に到達する。これにより、注入プロファイルのうち浅い位置が、より広い範囲で、エピタキシャル基板９０以外の部分によって占められる。よってエピタキシャル基板９０の表面ＳＯからその近傍にかけて形成される濃度プロファイルを、注入プロファイルのうち浅い位置の部分がより広い範囲で除かれた部分とすることができる。より具体的には、エピタキシャル基板９０の表面からその近傍にかけて形成される濃度プロファイルを、よりいっそう平坦なものとすることができる。
また阻止膜６２は開口部Ｐ２が形成された後に形成される。言い換えれば、開口部Ｐ２が形成される際には、阻止膜６２は未だ形成されていない。よって開口部Ｐ２が形成される際に阻止膜６２の存在が問題となることがない。
なお上記各実施の形態においては、エピタキシャル基板９０の表面ＳＯから平坦な濃度プロファイルが形成される場合（図２０）について説明したが、表面ＳＯから形成される濃度プロファイルは、平坦なものに限定されるわけではなく、半導体装置の設計に応じた、所望のプロファイルであってよい。
また上記各実施の形態において、ｐ型とｎ型とが入れ替えられてもよい。また上記各実施の形態においては炭化珪素基板としてエピタキシャル基板９０が用いられるが、代わりに、炭化珪素単結晶基板が用いられてもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
３０ マスク部、３１ マスク層、３２ スペーサ層、５０ 被覆膜、６１ａ〜６１ｃ 阻止膜（第１の阻止膜）、６２ 阻止膜（第２の阻止膜）、７０ エッチングストップ層、８０ 単結晶基板、９０ エピタキシャル基板（炭化珪素基板）、１２３ ｐ領域、１２４ ｎ+領域、１２５ ｐ+領域、Ｐ１ 開口部（第１の開口部）、Ｐ２ 開口部（第２の開口部）、ＳＯ 表面、Ｓ１ 側壁（第１の側壁）、Ｓ２ 側壁（第２の側壁）。
Claims (4)
- 表面を有する炭化珪素基板を準備する工程と、
前記炭化珪素基板の前記表面上に直接、第１の材料から作られた被覆膜を形成する工程と、
前記被覆膜上に、第２の材料から作られたマスク層を形成する工程とを備え、
前記第２の材料に比して前記第１の材料は炭化珪素との密着性が高く、さらに
前記マスク層に第１の開口部を形成する工程と、
前記マスク層の前記第１の開口部を通りかつ前記被覆膜を透過するイオンビームにより、前記炭化珪素基板中に第１の導電型を付与するための第１の不純物イオンを注入する工程と、
前記被覆膜を形成する工程の後かつ前記第１の不純物イオンを注入する工程の前に、前記被覆膜上に、前記第１の材料に比して前記イオンビームに対する阻止能が高い材料から作られた第１の阻止膜を形成する工程とを備え、
前記第１の阻止膜を形成する工程は、前記第１の開口部を形成する工程の後に行われる、炭化珪素半導体装置の製造方法。 - 表面を有する炭化珪素基板を準備する工程と、
前記炭化珪素基板の前記表面上に直接、第１の材料から作られた被覆膜を形成する工程と、
前記被覆膜上に、第２の材料から作られたマスク層を形成する工程とを備え、
前記第２の材料に比して前記第１の材料は炭化珪素との密着性が高く、さらに
前記マスク層に第１の開口部を形成する工程と、
前記マスク層の前記第１の開口部を通りかつ前記被覆膜を透過するイオンビームにより、前記炭化珪素基板中に第１の導電型を付与するための第１の不純物イオンを注入する工程とを備え、
前記第１の開口部を形成する工程において、第１の底面および第１の側壁を有する前記第１の開口部が前記マスク層に形成され、
前記第１の不純物イオンを注入する工程の後に、前記第１の底面および前記第１の側壁上にスペーサ層を形成することによって、前記マスク層および前記スペーサ層を有するマスク部を形成する工程と、
前記第１の開口部内の前記スペーサ層を異方的にエッチングすることによって、前記第１の底面上の前記スペーサ層を除去しかつ前記第１の側壁上の前記スペーサ層を残存させることで、前記マスク部に、第２の底面および第２の側壁を有する第２の開口部を形成する工程と、
前記第２の開口部を通るイオンビームにより、前記炭化珪素基板中に前記第１の導電型と異なる第２の導電型を付与するための第２の不純物イオンを注入する工程とをさらに備え、
前記第２の開口部を形成する工程の後かつ前記第２の不純物イオンを注入する工程の前に、前記第２の開口部の第２の底面上に第２の阻止膜を形成する工程をさらに備える、炭化珪素半導体装置の製造方法。 - 前記第２の材料は酸化珪素である、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
- 前記第１の材料は、チタン、ポリシリコンおよび窒化珪素のいずれかである、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011179278A JP5845714B2 (ja) | 2011-08-19 | 2011-08-19 | 炭化珪素半導体装置の製造方法 |
| PCT/JP2012/067426 WO2013027502A1 (ja) | 2011-08-19 | 2012-07-09 | 炭化珪素半導体装置の製造方法 |
| EP20120826064 EP2747128A4 (en) | 2011-08-19 | 2012-07-09 | METHOD OF MANUFACTURING A SILICON CARBIDE SEMICONDUCTOR ELEMENT |
| CN201280035492.7A CN103688342A (zh) | 2011-08-19 | 2012-07-09 | 制造碳化硅半导体器件的方法 |
| US13/569,975 US20130045593A1 (en) | 2011-08-19 | 2012-08-08 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011179278A JP5845714B2 (ja) | 2011-08-19 | 2011-08-19 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013042050A JP2013042050A (ja) | 2013-02-28 |
| JP5845714B2 true JP5845714B2 (ja) | 2016-01-20 |
Family
ID=47712931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011179278A Active JP5845714B2 (ja) | 2011-08-19 | 2011-08-19 | 炭化珪素半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20130045593A1 (ja) |
| EP (1) | EP2747128A4 (ja) |
| JP (1) | JP5845714B2 (ja) |
| CN (1) | CN103688342A (ja) |
| WO (1) | WO2013027502A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012086257A1 (ja) * | 2010-12-22 | 2012-06-28 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2014175470A (ja) * | 2013-03-08 | 2014-09-22 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| WO2014203881A1 (ja) | 2013-06-21 | 2014-12-24 | 富士電機株式会社 | 炭化珪素半導体素子の製造方法 |
| US10347489B2 (en) | 2013-07-02 | 2019-07-09 | General Electric Company | Semiconductor devices and methods of manufacture |
| US9768259B2 (en) * | 2013-07-26 | 2017-09-19 | Cree, Inc. | Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling |
| JP6330705B2 (ja) | 2015-03-24 | 2018-05-30 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
| JP6597215B2 (ja) * | 2015-11-16 | 2019-10-30 | 富士電機株式会社 | 半導体装置の製造方法 |
| DE102017100109A1 (de) | 2017-01-04 | 2018-07-05 | Infineon Technologies Ag | Halbleitervorrichtung und verfahren zum herstellen derselben |
| CN107578988B (zh) * | 2017-09-13 | 2019-11-19 | 中国电子科技集团公司第十三研究所 | 碳化硅外延层钝化方法 |
| CN109103077A (zh) * | 2018-08-30 | 2018-12-28 | 深圳基本半导体有限公司 | 离子注入方法及掩膜层结构 |
| JP2024041511A (ja) * | 2022-09-14 | 2024-03-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139669A (ja) * | 1974-04-24 | 1975-11-08 | ||
| JPS6419772A (en) * | 1987-07-15 | 1989-01-23 | Nec Corp | Manufacture of vertical mosfet |
| US5045345A (en) * | 1989-10-31 | 1991-09-03 | The United States Of America As Represented By The Secretary Of The Navy | Energy beam treatment for improved adhesion of coatings to surfaces |
| KR100248342B1 (ko) * | 1996-12-20 | 2000-03-15 | 김영환 | 반도체소자의 금속 배선 형성방법 |
| JP2004297007A (ja) * | 2003-03-28 | 2004-10-21 | Shindengen Electric Mfg Co Ltd | 炭化けい素半導体装置 |
| KR101008597B1 (ko) * | 2003-04-25 | 2011-01-17 | 스미토모덴키고교가부시키가이샤 | 반도체 장치의 제조 방법 |
| JP2006066439A (ja) * | 2004-08-24 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4842527B2 (ja) * | 2004-08-24 | 2011-12-21 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2007042803A (ja) * | 2005-08-02 | 2007-02-15 | Honda Motor Co Ltd | イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法 |
| DE102005052052B4 (de) * | 2005-10-31 | 2008-02-07 | Advanced Micro Devices, Inc., Sunnyvale | Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels |
| US7419892B2 (en) * | 2005-12-13 | 2008-09-02 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers and methods of forming the same |
| JP2007273588A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR101052036B1 (ko) * | 2006-05-27 | 2011-07-26 | 한국수력원자력 주식회사 | 고온 내 부식성 향상을 위한 세라믹 코팅 및 이온빔 믹싱장치 및 이를 이용한 박막의 계면을 개질하는 방법 |
| JP2009177102A (ja) | 2008-01-28 | 2009-08-06 | Nissan Motor Co Ltd | 半導体装置の電極の製造方法 |
| JP5181710B2 (ja) * | 2008-02-14 | 2013-04-10 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP5564890B2 (ja) * | 2008-12-16 | 2014-08-06 | 住友電気工業株式会社 | 接合型電界効果トランジスタおよびその製造方法 |
| JP5567830B2 (ja) * | 2009-12-22 | 2014-08-06 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP5601848B2 (ja) * | 2010-02-09 | 2014-10-08 | 三菱電機株式会社 | ＳｉＣ半導体装置の製造方法 |
-
2011
- 2011-08-19 JP JP2011179278A patent/JP5845714B2/ja active Active
-
2012
- 2012-07-09 CN CN201280035492.7A patent/CN103688342A/zh active Pending
- 2012-07-09 WO PCT/JP2012/067426 patent/WO2013027502A1/ja active Application Filing
- 2012-07-09 EP EP20120826064 patent/EP2747128A4/en not_active Withdrawn
- 2012-08-08 US US13/569,975 patent/US20130045593A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP2747128A1 (en) | 2014-06-25 |
| EP2747128A4 (en) | 2015-03-18 |
| CN103688342A (zh) | 2014-03-26 |
| WO2013027502A1 (ja) | 2013-02-28 |
| JP2013042050A (ja) | 2013-02-28 |
| US20130045593A1 (en) | 2013-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5845714B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5601848B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| JP5725024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4935741B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010267783A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2011044688A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201216409A (en) | Process for production of semiconductor device | |
| JP5567830B2 (ja) | 半導体装置の製造方法 | |
| JPWO2012098759A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2013077068A1 (ja) | 半導体装置の製造方法 | |
| JP2016082096A (ja) | 絶縁ゲート型スイッチング素子と、その製造方法 | |
| JP2018098288A (ja) | 半導体装置およびその製造方法 | |
| JP2012054505A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2014102994A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2009266981A (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| US8796123B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| WO2020004067A1 (ja) | 炭化珪素半導体装置 | |
| JP4751023B2 (ja) | 半導体装置の製造方法 | |
| JP5825418B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2016004955A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2010239152A (ja) | 炭化珪素半導体装置 | |
| CA2793467A1 (en) | Method of manufacturing silicon carbide semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150910 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5845714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |