CN109103077A - 离子注入方法及掩膜层结构 - Google Patents
离子注入方法及掩膜层结构 Download PDFInfo
- Publication number
- CN109103077A CN109103077A CN201811003639.XA CN201811003639A CN109103077A CN 109103077 A CN109103077 A CN 109103077A CN 201811003639 A CN201811003639 A CN 201811003639A CN 109103077 A CN109103077 A CN 109103077A
- Authority
- CN
- China
- Prior art keywords
- coating
- window
- ion
- region
- window area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明提供一种离子注入方法,包括在基底材料表面形成第一覆层和第一窗口区的过程,还包括以下过程:在第一窗口区的表面形成第二覆层,并形成第二窗口区;在暴露于第二窗口区内的基底材料表面进行离子注入。本发明还提供一种掩膜层结构,包括基底、覆于基底表面的第一覆层和形成于第一覆层中的第一窗口区,第一窗口区的侧壁覆有第二覆层。通过本发明形成比第一窗口更窄的第二窗口区,使离子注入在更窄的第二窗口区内进行,最终实现缩减离子注入区的尺寸,达到了与采用昂贵的高等级光刻机同样的工艺水平,大幅节约了成本。
Description
技术领域
本发明涉及一种离子注入方法,尤其是一种低成本的离子注入方法,以及在该工艺方法实施过程中形成的掩膜层的结构。
背景技术
SiC功率器件制造工艺包含零层光刻、离子注入、牺牲氧化层、电介质层、肖特基接触、欧姆接触、前层金属、背面金属等工艺流程。其中,作为制造工序中最为重要的一道工序,离子注入工序的工艺水平代表了SiC芯片制造水平,直接影响器件的性能。当今SiC量产晶圆以四寸和六寸为主,制造工艺也是围绕四寸和六寸晶圆来进行的,生产过程中普遍采用的光刻机的光刻水平(最小分辨率)大部分维持在1.5um左右。这就直接决定了SiC器件的离子注入区的设计尺寸必须要在1.5um以上,从而在很大程度上限制了SiC器件的设计空间,无法最大程度发挥SiC器件的潜力。
附图中的图1-5是现有SiC离子注入传统工艺基本流程:
图1:SiC衬底,1为重掺第一类型掺杂层N+sub,2为轻掺杂第一类型掺杂层N-sub;
图2:通过化学气相沉积在SiC衬底表面沉积一层厚度为H1(H1=1~3um)的SiO2覆层3;
图3:通过铺光刻胶、曝光、显影、刻蚀工艺将显开区域厚度为H1的SiO2覆层刻蚀,在SiO2覆层中形成宽度为S、相互间距为L的第一窗口区10,第一窗口区10的纵向深度等于SiO2覆层的厚度;
图4:通过离子注入工艺,在第一窗口区10注入所需离子;
图5:通过湿法刻蚀工艺将第一窗口区10去除,再通过沉积碳膜和高温退火工艺,最终形成宽度为S、间距为L的离子注入区5。
在以上工艺过程中,刻蚀之后在SiO2覆层中形成的第一窗口区的宽度S由刻蚀过程使用的光刻机的最小分辨率决定,这也就限制了离子注入区的尺寸和器件的性能。如果要得到更小的离子注入区尺寸,只能花费数倍乃至数十倍的价格购买更高等级的光刻机。
发明内容
本发明所要解决的一个技术问题是提供一种低成本离子注入方法。
为解决上述技术问题,本发明提供一种离子注入方法,包括在基底材料表面形成第一覆层、并在第一覆层中形成第一窗口区的过程,还包括以下过程:在第一覆层中形成窗口区之后,在第一窗口区的表面形成第二覆层;然后保留第一窗口区内的第二覆层的竖直部分、去除第一窗口区内的第二覆层的水平部分,形成第二窗口区,第二窗口区的宽度接近于第一窗口区的宽度减去第二覆层厚度的二倍;在暴露于第二窗口区内的基底材料表面进行离子注入。
本发明离子注入方法中,在现有工艺方法形成第一窗口区后再在第一窗口区表面形成第二覆层的目的是为了得到比第一窗口区更窄的第二窗口区,然后为了后续进行离子注入而将第二窗口区内的第二覆层水平部分去除。这样,随后进行的离子注入过程就可以在更窄的第二窗口区进行,最终实现对离子注入区尺寸的缩减。
本发明离子注入方法中,第二覆层的竖直部分是指第二覆层沿第一窗口区的窗口深度方向延伸的部分,第二覆层的水平部分是指同一个第一窗口区内相对的第二覆层竖直部分之间的部分。
在本发明离子注入方法的实施过程中,保留第二覆层的竖直部分、去除第二覆层的水平部分的过程采用各向异性处理方法,其目的是利用各向异性处理方法对竖直方向和水平方向的不同处理结果来去除水平部分,并保留竖直部分。
作为各向异性处理方法的具体形式,保留第二覆层的竖直部分、去除第二覆层的水平部分的过程采用干法刻蚀。
第一覆层和第二覆层的作用是为了形成更窄的第二窗口区,使离子注入在更窄的第二窗口区内进行,最终实现缩减离子注入区的尺寸。第一覆层和第二覆层的使命完成之后,需要在离子注入之后将第一覆层和第二覆层去除。
作为具体实施形式,去除第一覆层和第二覆层的方法为湿法刻蚀。
作为本发明离子注入方法的一种具体实施形式,包括以下过程:
1)、通过化学气相沉积在基底表面沉积形成第一覆层;再通过铺光刻胶、曝光、显影、刻蚀工艺将显开区域的第一覆层刻蚀,在第一覆层中形成第一窗口区;
2)通过化学气相沉积在基底和第一覆层3的表面覆设第二覆层;
3)通过干法刻蚀,去除第二覆层的水平部分,保留第二覆层的竖直部分,得到第二窗口区;
4)通过离子注入工艺,在第二窗口区内注入所需离子,得到离子注入区;
5)通过湿法刻蚀去除第一覆层和第二覆层,再进行沉积碳膜和高温退火工艺处理。
本发明所要解决的另一个技术问题是提供一种能实现低成本离子注入方法的掩膜层结构。
为解决该技术问题,本发明提供一种掩膜层结构,包括基底、覆于基底表面的第一覆层和形成于第一覆层中的第一窗口区,第一窗口区的侧壁覆有第二覆层。
通过形成本发明掩膜层结构,使得离子注入可以在更窄的窗口内进行,从而以很低成本得到更小尺寸的离子注入区。
在本发明掩膜层结构中,覆设于第一窗口区内的侧壁的第二覆层体现了本发明的设计思路。但出于便利性和经济性的考虑,在基底表面的裸露部分和第一覆层表面都覆设第二覆层,会使工艺过程更加经济高效。所以,作为掩膜层结构的一种具体形式,第二覆层覆盖基底表面的裸露部分和第一覆层表面。
本发明离子注入方法和掩膜层结构在具体实施过程中,可根据需要选用具体的第一覆层、第二覆层及相应的厚度。
本发明的积极效果是,通过在第一窗口区的侧壁覆设第二覆层,形成比第一窗口更窄的第二窗口区,使离子注入在更窄的第二窗口区内进行,最终实现缩减离子注入区的尺寸,达到了与采用昂贵的高等级光刻机同样的工艺水平,大幅节约了成本。
附图说明
下面通过具体实施方式并结合附图,对本发明作进一步的详细说明:
图1是一种待操作的基底材料的示意图;
图2是图1中的基底材料表面通过等离子体化学气相沉积方法形成第一覆层3后的结构示意图,其中第一覆层3被纵向剖切;
图3是图2所示材料经过铺光刻胶、曝光、显影、刻蚀工艺等过程后的结构示意图,其中第一覆层3被纵向剖切;
图4是图3所示材料经过离子注入过程后的结构示意图,其中第一覆层3和离子注入区5被纵向剖切;
图5是图4所示材料经过湿法刻蚀工艺将第一覆层3去除后的结构示意图,其中离子注入区5被纵向剖切;
图6是本发明掩膜层结构的一种具体实施方式的结构示意图,其中第一覆层3和第二覆层7被纵向剖切;
图7是图6所示掩膜层结构经过干法刻蚀后的结构示意图,其中第一覆层3和第二覆层7被纵向剖切;
图8是图7所示掩膜层结构经过离子注入后的结构示意图,其中第一覆层3、第二覆层7和离子注入区5被纵向剖切;
图9是图7所示掩膜层结构经过离子注入,以及湿法刻蚀工艺去除第一覆层3和第二覆层7后的结构示意图,其中离子注入区5被纵向剖切。
具体实施方式
在此通过图1、2、3、6、7、8、9来说明本发明离子注入方法的具体实施方式,图1、2、3、6、7、8、9示出了不同工艺节点下材料的结构示意图。该具体实施方式中,基底材料为SiC,1为重掺第一类型掺杂层N+sub,2为轻掺杂第一类型掺杂层N-sub;3为第一覆层,第一覆层为SiO2;5为离子注入区;7为第二覆层,第二覆层为Si3N4;10为第一窗口区;11为第二窗口区。
第二覆层可以选用硅化物,优选为Si3N4;第二覆层一般选用这样的一些材料:1、材料的阶梯覆盖性好;2、能和基底材料(本具体实施方式中未SiO2材料)形成较好的界面接触;3、便于和基底材料一起在离子注入之后被去除。
如图1-3所示,通过化学气相沉积在基底衬底表面沉积一层厚度为H1(H1=1~3um)的第一覆层3;再通过铺光刻胶、曝光、显影、刻蚀工艺将显开区域厚度为H1的第一覆层3刻蚀,在第一覆层3中形成宽度为S、相互间距为L的第一窗口区10,第一窗口区10的纵向深度等于第一覆层的厚度;
以下图6-9所示过程,具体体现了本具体实施方式与现有技术的重要区别:在第一窗口区10的表面形成第二覆层7;然后保留第一窗口区10内的第二覆层7的竖直部分、去除第一窗口区10内的第二覆层7的水平部分,形成第二窗口区11;在暴露于第二窗口区11内的基底材料表面进行离子注入。
如图6所示,通过化学气相沉积在基底和第一覆层3的表面覆设一层厚度为H2(H2=100~300nm)的第二覆层7;
如图7所示,通过干法刻蚀,去除第二覆层7的水平部分(即第二覆层7位于第一窗口区10底部的部分,亦即图6中第二覆层7在第一窗口区10内横向覆设的部分),并保留第二覆层7的竖直部分(即第二覆层7沿第一窗口区10内的窗口深度方向延伸的部分,亦即图6中第二覆层7覆设在第一窗口区10内的侧壁上的部分),这样就得到了第二窗口区11,第二窗口区11的宽度S1小于第一窗口区10的宽度S,第二窗口区11的宽度S1=S-2*H2,相邻两个第二窗口区11之间的间距L1=L+2*H2。在本具体实施方式中,沿基底表面覆设的第二覆层7也被一并去除;
图6和图7示出了本发明掩膜层结构的具体形式,第一窗口区10内侧壁上覆设有第二覆层7,从而得到比第一窗口区10更窄的第二窗口区11,可以保证通过后续工艺过程得到比现有技术尺寸更小的离子注入区。图6中,不是仅仅在第一窗口区10内的侧壁上覆设第二覆层7,而是在基底表面的裸露部分和第一覆层3的表面都覆设第二覆层7,使工艺过程更加经济高效;
如图8所示,通过离子注入工艺,在第二窗口区11内注入所需离子,由此得到的离子注入区5的宽度等于第二窗口区11的宽度S1,小于第一窗口区10的宽度S;
如图9所示,通过湿法刻蚀去除图8中的第一覆层3和第二覆层7,再进行沉积碳膜和高温退火工艺处理。
本发明离子注入方法的具体过程可以是:
1)、通过化学气相沉积在基底表面沉积形成第一覆层3;再通过铺光刻胶、曝光、显影、刻蚀工艺将显开区域的第一覆层3刻蚀,在第一覆层3中形成第一窗口区10;
2)通过化学气相沉积在基底和第一覆层3的表面覆设第二覆层7;
3)通过干法刻蚀,去除第二覆层7的水平部分,保留第二覆层7的竖直部分,得到第二窗口区11;
4)通过离子注入工艺,在第二窗口区11内注入所需离子,得到离子注入区5;
5)通过湿法刻蚀去除第一覆层3和第二覆层7,再进行沉积碳膜和高温退火工艺处理。
本发明离子注入方法,是要在第一窗口区10的侧壁覆设第二覆层7,以得到比第一窗口区10更窄的第二窗口区11。为了方便地覆设第二覆层7,上述具体实施方式中,通过化学气相沉积在基底和第一覆层3的表面都覆设一层第二覆层7。
以上具体实施方式中的工艺顺序、材质选用和覆层厚度范围,仅为具体说明本发明离子注入方法和掩膜层结构的实现方式,不作为对本发明离子注入方法和掩膜层结构的专利保护范围的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (8)
1.一种离子注入方法,包括在基底材料表面形成第一覆层、并在第一覆层中形成第一窗口区的过程,其特征在于:还包括以下过程:在第一覆层中形成第一窗口区之后,在第一窗口区的表面形成第二覆层;然后保留第一窗口区内的第二覆层的竖直部分、去除第一窗口区内的第二覆层的水平部分,形成第二窗口区;在暴露于第二窗口区内的基底材料表面进行离子注入。
2.根据权利要求1所述的离子注入方法,其特征在于:保留第二覆层的竖直部分、去除第二覆层的水平部分的过程采用各向异性处理方法。
3.根据权利要求2所述的离子注入方法,其特征在于:保留第二覆层的竖直部分、去除第二覆层的水平部分的过程采用干法刻蚀。
4.根据权利要求1、2或3所述的离子注入方法,其特征在于:在离子注入之后将第一覆层和第二覆层去除。
5.根据权利要求4所述的离子注入方法,其特征在于:去除第一覆层和第二覆层的方法为湿法刻蚀。
6.根据权利要求4所述的离子注入方法,其特征在于:包括以下过程:
1)、通过化学气相沉积在基底表面沉积形成第一覆层;再通过铺光刻胶、曝光、显影、刻蚀工艺将显开区域的第一覆层刻蚀,在第一覆层中形成第一窗口区;
2)通过化学气相沉积在基底和第一覆层3的表面覆设第二覆层;
3)通过干法刻蚀,去除第二覆层的水平部分,保留第二覆层的竖直部分,得到第二窗口区;
4)通过离子注入工艺,在第二窗口区内注入所需离子,得到离子注入区;
5)通过湿法刻蚀去除第一覆层和第二覆层,再进行沉积碳膜和高温退火工艺处理。
7.一种掩膜层结构,包括基底、覆于所述基底表面的第一覆层和形成于所述第一覆层中的第一窗口区,其特征在于:所述第一窗口区的侧壁覆有第二覆层。
8.根据权利要求7所述的掩膜层结构,其特征在于:所述第二覆层覆盖所述基底表面的裸露部分和所述第一覆层表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811003639.XA CN109103077A (zh) | 2018-08-30 | 2018-08-30 | 离子注入方法及掩膜层结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811003639.XA CN109103077A (zh) | 2018-08-30 | 2018-08-30 | 离子注入方法及掩膜层结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109103077A true CN109103077A (zh) | 2018-12-28 |
Family
ID=64864354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811003639.XA Pending CN109103077A (zh) | 2018-08-30 | 2018-08-30 | 离子注入方法及掩膜层结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109103077A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114446784A (zh) * | 2022-04-11 | 2022-05-06 | 深圳芯能半导体技术有限公司 | 碳化硅结势垒肖特基二极管及其制备方法 |
CN114464531A (zh) * | 2022-04-13 | 2022-05-10 | 深圳芯能半导体技术有限公司 | 碳化硅肖特基二极管的结构、制造方法及电力电子设备 |
CN114464532A (zh) * | 2022-04-13 | 2022-05-10 | 深圳芯能半导体技术有限公司 | 碳化硅肖特基二极管的结构、制造方法及电力电子设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
US20030064585A1 (en) * | 2001-09-28 | 2003-04-03 | Yider Wu | Manufacture of semiconductor device with spacing narrower than lithography limit |
US20090272982A1 (en) * | 2008-03-03 | 2009-11-05 | Fuji Electric Device Technology Co., Ltd. | Trench gate type semiconductor device and method of producing the same |
CN103606551A (zh) * | 2013-10-18 | 2014-02-26 | 泰科天润半导体科技(北京)有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
CN103688342A (zh) * | 2011-08-19 | 2014-03-26 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
CN103839784A (zh) * | 2013-12-31 | 2014-06-04 | 北京市润大正兴电子技术有限公司 | 离子注入掩膜方法及碳化硅肖特基二极管制造方法 |
CN104409334A (zh) * | 2014-11-06 | 2015-03-11 | 中航(重庆)微电子有限公司 | 一种超结器件的制备方法 |
CN208706576U (zh) * | 2018-08-30 | 2019-04-05 | 深圳基本半导体有限公司 | 电子器件制造过程中的掩膜层结构 |
-
2018
- 2018-08-30 CN CN201811003639.XA patent/CN109103077A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
US20030064585A1 (en) * | 2001-09-28 | 2003-04-03 | Yider Wu | Manufacture of semiconductor device with spacing narrower than lithography limit |
US20090272982A1 (en) * | 2008-03-03 | 2009-11-05 | Fuji Electric Device Technology Co., Ltd. | Trench gate type semiconductor device and method of producing the same |
CN103688342A (zh) * | 2011-08-19 | 2014-03-26 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
CN103606551A (zh) * | 2013-10-18 | 2014-02-26 | 泰科天润半导体科技(北京)有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
CN103839784A (zh) * | 2013-12-31 | 2014-06-04 | 北京市润大正兴电子技术有限公司 | 离子注入掩膜方法及碳化硅肖特基二极管制造方法 |
CN104409334A (zh) * | 2014-11-06 | 2015-03-11 | 中航(重庆)微电子有限公司 | 一种超结器件的制备方法 |
CN208706576U (zh) * | 2018-08-30 | 2019-04-05 | 深圳基本半导体有限公司 | 电子器件制造过程中的掩膜层结构 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114446784A (zh) * | 2022-04-11 | 2022-05-06 | 深圳芯能半导体技术有限公司 | 碳化硅结势垒肖特基二极管及其制备方法 |
CN114464531A (zh) * | 2022-04-13 | 2022-05-10 | 深圳芯能半导体技术有限公司 | 碳化硅肖特基二极管的结构、制造方法及电力电子设备 |
CN114464532A (zh) * | 2022-04-13 | 2022-05-10 | 深圳芯能半导体技术有限公司 | 碳化硅肖特基二极管的结构、制造方法及电力电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6499654B2 (ja) | シリコン基板上に堆積されたマスクの選択的エッチング方法 | |
CN109103077A (zh) | 离子注入方法及掩膜层结构 | |
TWI502626B (zh) | 單次曝光自行對準雙重、三重及四重圖案化方法 | |
JPH0653188A (ja) | パターン形成方法 | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
CN109216175A (zh) | 半导体器件的栅极结构及其制造方法 | |
US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
CN111640797A (zh) | 半导体器件的制作方法 | |
CN208706576U (zh) | 电子器件制造过程中的掩膜层结构 | |
CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
CN100350589C (zh) | 由清洗形成圆滑边角的浅沟渠隔离方法 | |
CN102044421B (zh) | 金属栅制作方法 | |
CN107256892B (zh) | 半导体器件、其制作方法及其制作的存储器 | |
US20030003680A1 (en) | Method for manufacturing isolating structures | |
CN104124138B (zh) | 图形化方法 | |
KR20130063089A (ko) | 반도체 소자의 트렌치 형성 방법 | |
CN109950196A (zh) | 一种应用于场隔离的低温氧化隔离工艺 | |
CN104064449B (zh) | 一种半导体器件的制造方法 | |
CN114220738B (zh) | 一种GaN基半导体器件及其制备方法 | |
CN113506720B (zh) | 一种晶圆背面平整度改善的方法 | |
CN110047750B (zh) | 一种防止ono刻蚀造成衬底损伤的方法 | |
TWI267914B (en) | Method of manufacturing semiconductor device | |
CN104900514B (zh) | 侧墙的形成方法 | |
CN116313751A (zh) | 一种碳化硅沟槽刻蚀方法 | |
KR100588779B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |