CN114220738B - 一种GaN基半导体器件及其制备方法 - Google Patents

一种GaN基半导体器件及其制备方法 Download PDF

Info

Publication number
CN114220738B
CN114220738B CN202111576833.9A CN202111576833A CN114220738B CN 114220738 B CN114220738 B CN 114220738B CN 202111576833 A CN202111576833 A CN 202111576833A CN 114220738 B CN114220738 B CN 114220738B
Authority
CN
China
Prior art keywords
layer
photoresist layer
gan
semiconductor layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111576833.9A
Other languages
English (en)
Other versions
CN114220738A (zh
Inventor
李利哲
刘宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Original Assignee
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Third Generation Semiconductor Research Institute Co Ltd filed Critical Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority to CN202111576833.9A priority Critical patent/CN114220738B/zh
Publication of CN114220738A publication Critical patent/CN114220738A/zh
Application granted granted Critical
Publication of CN114220738B publication Critical patent/CN114220738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN基半导体器件及其制备方法。所述制备方法包括:提供外延结构,在外延结构的第二半导体层上形成光阻层;利用半色调掩膜版将光阻层与栅极对应的区域去除以及与源、漏极对应的区域沿厚度方向部分去除,从而使第二半导体层表面与栅极对应的区域暴露出,之后以剩余的光阻层为掩膜,采用不含氯的等离子体对第二半导体层与栅极对应的区域进行刻蚀,从而在第二半导体层内形成凹槽结构;利用所述半色调掩膜版将剩余的光阻层与源、漏极对应的区域完全去除,从而使第二半导体层表面与源、漏极对应的区域暴露出;制作栅极、源极和漏极。本发明提供的制备方法能够节省掩膜工序,且刻蚀使用不含氯的刻蚀气体,形成的栅极凹槽结构界面态平整。

Description

一种GaN基半导体器件及其制备方法
技术领域
本发明属于半导体制造技术领域,具体涉及一种GaN基半导体器件及其制备方法。
背景技术
第三代半导体材料GaN及其合金AlGaN具有较大的自发极化和压电效应。当这两种材料形成异质结时,在AlGaN/GaN界面处会产生较高的极化电荷密度,导致在靠近界面处的GaN沟道中形成高密度的二维电子气(2DEG),具有高迁移率和高饱和漂移速度。因而,基于AlGaN/GaN异质结制备的高电子迁移率晶体管(HEMT)有着优异的性能,被业界广泛关注。
然而,现有的AlGaN/GaN HEMT器件在制备工艺方面仍存在一定的缺陷。一方面,由于目前主要是通过凹槽栅技术实现增强型AlGaN/GaN HEMT器件,而刻蚀栅槽的方式通常选用感应耦合等离子体(ICP)干法刻蚀和高温热氧化湿法刻蚀,其中感应耦合等离子体干法刻蚀的刻蚀气体通常为含氯气体,如氯气、三氯化硼等,而含氯气体在刻蚀的过程中会有少量的氯离子与AlGaN反应,形成AlGaClx物质,这种物质在刻蚀时难以去除,会形成一些交叉状的凸起结构,如图1所示,这种不平整的界面态会影响器件性能,造成栅极泄漏电流增加、沟道电子迁移率降低、导通电阻增大等问题。相比于ICP干法刻蚀的方法,高温热氧化湿法刻蚀不存在物理轰击过程,能够降低刻蚀损伤并提高刻蚀平整性,但其弊端在于整个栅槽刻蚀过程需要多个氧化/腐蚀周期,工艺流程繁琐,时间成本较高。
同时,现有的凹槽栅HEMT器件在制备过程中会使用到多个掩膜版,工艺复杂,成本高昂,因此其工艺流程还需进一步简化。
发明内容
本发明的主要目的在于提供一种GaN基半导体器件及其制备方法,以克服现有技术的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例提供了一种GaN基半导体器件的制备方法,其包括:
提供外延结构,包括第一半导体层和设置在所述第一半导体层上的第二半导体层,所述第一半导体层与第二半导体层之间形成有载流子沟道;
在所述第二半导体层上形成光阻层;
在所述光阻层上设置半色调掩膜版,所述半色调掩膜版具有第一透光区域和第二透光区域,所述第一透光区域包括与栅极对应的区域,所述第二透光区域包括与源极和漏极对应的区域,所述第一透光区域的透光率大于第二透光区域的透光率;
利用所述半色调掩膜版对所述光阻层进行曝光处理,并去除所述光阻层与所述第一透光区域对应的区域,以及部分去除所述光阻层与所述第二透光区域对应的区域,从而使所述第二半导体层表面与所述第一透光区域对应的区域暴露出,之后以剩余的光阻层为掩膜,采用不含氯的等离子体对所述第二半导体层与所述第一透光区域对应的区域进行刻蚀,从而在所述第二半导体层内形成凹槽结构;
利用所述半色调掩膜版对剩余的光阻层继续曝光,将所述光阻层与所述第二透光区域对应的区域完全去除,从而使所述第二半导体层表面与所述第二透光区域对应的区域暴露出;
同步制作与所述凹槽结构配合的栅极以及位于所述暴露出的第二半导体层表面的源极、漏极。
与现有技术相比,本发明提供的一种GaN基半导体器件的制备方法,使用不含氯的等离子体,能够刻蚀形成界面态平整的栅极凹槽结构,同时可减少制备工序,节约成本,采用该方法制备而成的半导体器件栅极泄漏电流小、沟道电子迁移率高、导通电阻小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是使用含氯等离子体刻蚀时形成的残余凸起结构的SEM实物图;
图2是本发明实施例中提供的一种GaN基半导体器件的结构示意图;
图3a至图3i是本发明实施例中提供的一种GaN基半导体器件的制备流程示意图。
具体实施方式
鉴于现有技术的缺陷,本案发明人经长期研究和大量实践,得以提出本发明的技术方案,其提供的一种GaN基半导体器件的制备方法,在刻蚀栅极凹槽时,使用不含氯的等离子体,可避免形成凸起的残余物质AlGaClx,能够刻蚀形成界面态平整的栅极凹槽结构,同时可减少制备工序,节约成本,采用该方法制备而成的半导体器件栅极泄漏电流小、沟道电子迁移率高、导通电阻小。
如下将对该技术方案、其实施过程及原理进行清楚、完整的描述。
本发明实施例的一个方面提供了一种GaN基半导体器件的制备方法,其包括:
提供外延结构,包括第一半导体层和设置在所述第一半导体层上的第二半导体层,所述第一半导体层与第二半导体层之间形成有载流子沟道;
在所述第二半导体层上形成光阻层;
在所述光阻层上设置半色调掩膜版,所述半色调掩膜版具有第一透光区域和第二透光区域,所述第一透光区域包括与栅极对应的区域,所述第二透光区域包括与源极和漏极对应的区域,所述第一透光区域的透光率大于第二透光区域的透光率;
利用所述半色调掩膜版对所述光阻层进行曝光处理,并去除所述光阻层与所述第一透光区域对应的区域,以及部分去除所述光阻层与所述第二透光区域对应的区域,从而使所述第二半导体层表面与所述第一透光区域对应的区域暴露出,之后以剩余的光阻层为掩膜,采用不含氯的等离子体对所述第二半导体层与所述第一透光区域对应的区域进行刻蚀,从而在所述第二半导体层内形成凹槽结构;
利用所述半色调掩膜版对剩余的光阻层继续曝光,将所述光阻层与所述第二透光区域对应的区域完全去除,从而使所述第二半导体层表面与所述第二透光区域对应的区域暴露出;
同步制作与所述凹槽结构配合的栅极以及位于所述暴露出的第二半导体层表面的源极、漏极。
其中,所述第一透光区域可以为全透明区域,所述第二透光区域可以为半透明区域,因此所述光阻层与所述第一透光区域对应的区域将完全曝光,而所述光阻层与所述第二透光区域对应的区域将沿其厚度方向部分曝光,进行显影处理之后,所述光阻层与所述第一透光区域对应的区域将可以被完全去除,而所述光阻层与所述第二透光区域对应的区域则沿厚度方向被部分去除。
进一步的,所述制备方法具体包括:在使所述第二半导体层表面与所述第二透光区域对应的区域暴露出之后,以剩余的光阻层为掩膜同步制作所述栅极、源极和漏极。
进一步的,所述制作方法还包括:至少在所述凹槽结构的内壁上形成介质层,之后在所述介质层上制作栅极。
进一步的,所述制作方法还包括:去除剩余的光阻层,并在暴露出的第二半导体层的表面形成保护层。
进一步的,所述部分去除的光阻层的厚度为所述光阻层总厚度的三分之一到二分之一。
在一些实施方式中,用于形成所述等离子体的气体包括主刻蚀试剂和辅助刻蚀试剂,所述主刻蚀试剂包含HBr,所述辅助刻蚀试剂包含O2和SF6
在一些实施方式中,所述主刻蚀试剂与辅助刻蚀试剂的流量比为(8~20)∶(1~4)。
在一些实施方式中,所述O2和SF6的摩尔比为1∶1。
进一步的,所述第一半导体层包括所述GaN基半导体器件的沟道层,所述第二半导体层包括所述GaN基半导体器件的势垒层,所述沟道层与势垒层形成异质结,所述载流子沟道形成在所述沟道层中。
进一步的,所述外延结构形成在衬底上,且所述外延结构和衬底之间还形成有成核层。
在一些实施方案中,在所述衬底和成核层之间还形成有缓冲层。
其中,所述衬底可以为蓝宝石衬底、碳化硅衬底或者氮化镓衬底中的任意一种,但不限于此。
当选用蓝宝石衬底或者碳化硅衬底时,由于在衬底上方形成的外延结构层材料为GaN,GaN材料与蓝宝石衬底或者碳化硅衬底之间会存在晶格失配而产生应力,因此需要在蓝宝石衬底或者碳化硅衬底上先形成一层缓冲层,之后再在缓冲层上生长后续外延结构层;而当选用氮化镓衬底时,因上方的外延结构层材料也是GaN层,不存在晶格失配的问题,因此不需要在两者之间生长缓冲层。
具体的,缓冲层的材料可以是氮化铝,厚度可以为30~80nm。低于30nm厚度的氮化铝缓冲层不能够完全实现应力缓冲,而大于80nm的厚度会导致生长时间过长,影响器件的制备效率。
本发明实施例的另一个方面还提供了一种采用上述方法制备而成的GaN基半导体器件,其包括:
外延结构,包括第一半导体层和设置在所述第一半导体层上的第二半导体层,所述第一半导体层与第二半导体层之间形成有载流子沟道;以及
与所述外延结构配合的源极、漏极和栅极;
如下将结合本发明的附图对本发明实施例中的技术方案进行详细的描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围,以及,除非特别说明的之外,本发明实施例中所涉及的制备工艺如ICP刻蚀、曝光显影、原子层沉积和化学沉积等均是本领域技术人员已知的现有工艺,其具体的工艺参数可以根据实际进行设定。
请参阅图2,本发明实施例提供的一种GaN基半导体器件,其包括由GaN沟道层30(即第一半导体层)和设置在GaN沟道层30上的AlxGa1-xN势垒层40(即第二半导体层)所形成的外延结构以及与所述外延结构配合的源极102、漏极103和栅极101,所述GaN沟道层30与AlxGa1-xN势垒层40(0.15≤x≤0.3)之间形成有载流子沟道。
具体的,在栅极103和与其配合的凹槽结构的内壁之间还形成有栅介质层60,以及在所述AlxGa1-xN势垒层40的表面除源极102、漏极103和栅极101之外的区域还覆设有保护层70。
具体的,所述外延结构形成在氮化镓衬底10上,且在氮化镓衬底10和GaN沟道层30之间还形成有GaN成核层20。
具体的,请参阅图3a至图3h,本发明实施例提供的一种GaN基半导体器件的制备方法具体可以包括如下步骤:
1)将氮化镓衬底10放入反应腔室中,先在800~1000℃的温度下,通过氢气对该氮化镓衬底10进行表面处理,以去除其表面的氧化膜;
2)将反应腔室内的温度设定为600~800℃,压力设定为20~50torr,并在氮化镓衬底10上生长厚度为5~20nm的GaN成核层20,如图3a所示;
3)将反应腔室内的温度设定为1100~1200℃,压力设定为100~300torr,并在GaN成核层20上生长厚度为100~200nm的GaN沟道层30,如图3a所示;
4)将反应腔室内的温度设定为900~1100℃,压力设定为100~300torr,并在GaN沟道层30上生长厚度为20~50nm的AlXGa1-XN势垒层40(0.15≤x≤0.3),如图3a所示;
5)在AlXGa1-XN势垒层40上涂覆光阻胶材料,固化之后形成厚度为0.8~1.5μm的光阻层50,如图3b所示。光阻层50的厚度不能太薄,因后续其部分厚度要作为刻蚀AlXGa1-XN势垒层40的阻挡结构,如果光阻层太薄的话刻蚀栅极凹槽结构时对源漏极区域不能起到保护作用;光阻层50也不能太厚,因为光阻层都是采用旋涂工艺形成,旋涂好光刻胶之后,再通过烘烤固化形成光阻层,如果太厚烘烤则不完全,内部不容易固化,在光阻层曝光显影并形成开口之后,如果内部没有完全固化,则开口两侧的光阻层容易坍塌,造成开口形状改变,不能按照预期形状的光阻层在AlXGa1-XN势垒层40中形成目标形状的栅极凹槽结构。
6)在所述光阻层50上设置如图3c所示的半色调掩膜版80,所述半色调掩膜版80具有第一透光区域801和第二透光区域802,所述第一透光区域801包括与栅极101对应的区域,所述第二透光区域802包括与源极102和漏极103对应的区域,所述第一透光区域801的透光率大于第二透光区域802的透光率。通常第一透光区域为全透光区域,如直接设置的开口结构;而第二透光区域为半透光区域,在半透光区域的开口处通过设置丝网结构来控制光透过率,可以通过控制光透过量来实现对光阻层的曝光程度;
7)利用所述半色调掩膜版80对光阻层50进行曝光处理,与所述第一透光区域801对应的光阻层50被全部曝光,与所述第二透光区域802对应的光阻层50被部分曝光,然后使用显影液对曝光处理的光阻层50进行显影处理,全部曝光的光阻层50被全部去除,而部分曝光的光阻层50被沿厚度方向部分去除,从而使AlXGa1-XN势垒层40表面与所述第一透光区域801对应的区域暴露出,如图3d所示。其中完全去除的光阻层的区域对应后续形成栅极凹槽结构的区域,部分去除的光阻层的区域对应源、漏极的区域,且部分去除的光阻层的厚度为光阻层总厚度的三分之一到二分之一,可以通过控制半透光区域的光通过率来控制部分去除的光阻层的厚度。
8)去掉半色调掩膜版80,并以步骤7)中剩余的光阻层50为掩膜,采用不含氯的等离子体对AlxGa1-xN势垒层40暴露出的与所述第一透光区域801对应的区域进行刻蚀,从而在AlxGa1-xN势垒层40内形成深度为1~15nm的凹槽结构,如图3e所示。由于AlxGa1-xN势垒层40表面除与栅极对应的区域之外的其他区域均被光阻层覆盖,因此可以实现仅对AlxGa1-xN势垒层40与栅极对应的区域进行刻蚀而对其他区域不刻蚀;
具体的,刻蚀使用的刻蚀气体包括主刻蚀气体和辅助刻蚀气体,其中的主刻蚀气体为HBr刻蚀气体,辅助刻蚀气体为O2和SF6的刻蚀气体。在刻蚀之前,先将O2和SF6按照摩尔比1∶1进行混合,然后将O2和SF6的混合气体按照流量10~40sccm通入刻蚀腔室内,同时在刻蚀腔室内通入主刻蚀气体HBr和载气,形成混合气体,其中HBr的流量为80-200sccm,载气的流量为80~800sccm,之后将所述混合气体激发形成等离子体,并对所述等离子体加偏置电压进行刻蚀,刻蚀时将刻蚀腔室内的压力设定为20~80mtorr,将等离子体功率源的功率设定为500~800W,将偏置电压设定为200~300V。
9)在刻蚀形成栅极对应的凹槽结构之后,继续以步骤7)中剩余的光阻层50为掩膜,在形成的器件结构表面(正面)沉积厚度为5~20埃的栅介质层60,之后将除所述凹槽结构的内壁之外的栅介质层60剥离,由于栅介质层60在沉积过程中会形成在凹槽结构的内壁和剩余光阻层50的表面,但栅介质层60与光阻层50之间的粘附性较差,可以通过剥离去除,仅保留凹槽结构内壁上的栅介质层60,如图3f所示,其中栅介质层60的材料可以选用氧化铪(HfO2)或者氧化锆(ZrO2);
10)再次利用所述半色调掩膜版80对剩余的光阻层50与所述第二透光区域802对应的区域进行曝光,通过控制曝光时间和曝光的光强度,将第二透光区域802进行完全曝光,然后对第二透光区域802对应的光阻层50进行显影处理,以完全去除该区域的光阻层50,从而使AlXGa1-XN势垒层40表面与所述第二透光区域802对应的区域暴露出,如图3g所示;
11)去掉半色调掩膜版80,并以步骤10)中剩余的光阻层50为掩膜,同步制作与所述凹槽结构配合的栅极101,以及在AlXGa1-XN势垒层40表面与所述第二透光区域802对应的区域上制作源极102和漏极103,如图3h所示,其中栅极101、源极102和漏极103的材料可以选用W、Ti、Co、Ni、Ru或Mo的任意一种或多种组合的合金;
12)去除剩余的光阻层50,并在暴露出的AlXGa1-xN势垒层40表面上形成厚度为20~100nm的保护层80,如图3i所示,其中保护层80的材料可以选用氧化硅或者氮化硅,形成保护层80的方法可以采用化学气相沉积或物理气相沉积,至此完成GaN基半导体器件的制备。
本发明实施例中所提供的GaN基半导体器件的制备方法,一方面,在步骤8)中形成栅极凹槽结构时,以步骤7)中剩余的光阻层50为掩膜,无需使用额外的掩膜版,可以节省一道掩膜工序;另一方面,在步骤11)形成栅极101、源极102和漏极103时,以步骤10)中剩余的光阻层50为掩膜,无需使用额外的掩膜版,可以再次节省掩膜工序,节约制作成本;并且使用单个半色调掩膜版就可以实现与栅极101、源极102和漏极103对应的区域的掩膜结构,并且在刻蚀栅极凹槽结构时可以使用剩余部分厚度的光阻层对源极和漏极区域进行保护,无需额外的引入新的掩膜结构,也可以节省工序和制作成本。
此外,本发明实施例中所提供的GaN基半导体器件的制备方法,在刻蚀形成栅极凹槽结构的过程中,一方面,由于主刻蚀气体HBr的Br自由基的化学活性远低于卤族其他元素的化学活性,且Br离子的电负性较低(卤族元素的电负性为:F(3.98)>C1(3.16)>Br(2.96)),不会与AlGaN形成AlGaBr这种物质,刻蚀比较温和,不会对凹槽结构的内壁造成较大的刻蚀损伤,刻蚀界面较为平坦;另一方面,作为辅助刻蚀气体的O2和SF6通入量较少,并且由于O2具有较强的氧化性能,能够防止刻蚀残余物的形成和堆积,且SF6的刻蚀速率较快,能够提高刻蚀速率。如果单独使用SF6进行刻蚀,虽然F的电负性最高,能够提升刻蚀速率,但刻蚀过程中会对凹槽结构的内壁造成损伤,不利于形成平坦的凹槽形貌。因此通过O2和SF6构成的辅助刻蚀气体与主刻蚀气体配合,不仅能够防止刻蚀残余物的形成,有利于去除刻蚀残余物,形成平坦的表面,且刻蚀速率也能够得到保证。
更为重要的是,本发明实施例中所提供的制备方法,在刻蚀过程中使用不含氯的等离子体进行刻蚀,不会形成难以去除的AlGaClx凸起的残余物,能够形成界面态平整的栅极凹槽结构,以本发明实施例中所提供的制备方法制备而成的GaN基半导体器件,栅极凹槽内壁平坦,栅极泄漏电流小、沟道电子迁移率高、导通电阻小,散热性能好。
此外,本案发明人还参照前述实施例,以本说明书述及的其它原料、工艺操作、工艺条件进行了试验,并均获得了较为理想的结果。
应当理解,本发明的技术方案不限于上述具体实施案例的限制,凡是在不脱离本发明宗旨和权利要求所保护的范围情况下,根据本发明的技术方案做出的技术变形,均落于本发明的保护范围之内。

Claims (10)

1.一种GaN基半导体器件的制备方法,其特征在于,包括:
提供外延结构,包括第一半导体层和设置在所述第一半导体层上的第二半导体层,所述第一半导体层与第二半导体层之间形成有载流子沟道;
在所述第二半导体层上形成光阻层;
在所述光阻层上设置半色调掩膜版,所述半色调掩膜版具有第一透光区域和第二透光区域,所述第一透光区域包括与栅极对应的区域,所述第二透光区域包括与源极和漏极对应的区域,所述第一透光区域的透光率大于第二透光区域的透光率;
利用所述半色调掩膜版对所述光阻层进行曝光处理,并去除所述光阻层与所述第一透光区域对应的区域,以及部分去除所述光阻层与所述第二透光区域对应的区域,从而使所述第二半导体层表面与所述第一透光区域对应的区域暴露出,之后以剩余的光阻层为掩膜,采用不含氯的等离子体对所述第二半导体层与所述第一透光区域对应的区域进行刻蚀,从而在所述第二半导体层内形成凹槽结构;
利用所述半色调掩膜版对剩余的光阻层继续曝光,将所述光阻层与所述第二透光区域对应的区域完全去除,从而使所述第二半导体层表面与所述第二透光区域对应的区域暴露出;
同步制作与所述凹槽结构配合的栅极以及位于所述暴露出的第二半导体层表面的源极、漏极。
2.根据权利要求1所述的GaN基半导体器件的制备方法,其特征在于,具体包括:在使所述第二半导体层表面与所述第二透光区域对应的区域暴露出之后,以剩余的光阻层为掩膜同步制作所述栅极、源极和漏极。
3.根据权利要求2所述的GaN基半导体器件的制备方法,其特征在于,还包括:至少在所述凹槽结构的内壁上形成介质层,之后在所述介质层上制作栅极。
4.根据权利要求1所述的GaN基半导体器件的制备方法,其特征在于,还包括:去除剩余的光阻层,并在暴露出的第二半导体层的表面形成保护层。
5.根据权利要求1所述的GaN基半导体器件的制备方法,其特征在于,所述部分去除的光阻层的厚度为所述光阻层总厚度的三分之一到二分之一。
6.根据权利要求1所述的GaN基半导体器件的制备方法,其特征在于,用于形成所述等离子体的气体包括主刻蚀试剂和辅助刻蚀试剂,所述主刻蚀试剂包含HBr,所述辅助刻蚀试剂包含O2和SF6
7.根据权利要求5所述的GaN基半导体器件的制备方法,其特征在于,所述主刻蚀试剂与辅助刻蚀试剂的流量比为(8~20)∶(1~4)。
8.根据权利要求5所述的GaN基半导体器件的制备方法,其特征在于,所述O2和SF6的摩尔比为1∶1。
9.根据权利要求1所述的GaN基半导体器件的制备方法,其特征在于,所述第一半导体层包括沟道层,所述第二半导体层包括势垒层。
10.一种采用权利要求1-9中任一项所述的方法制备而成的GaN基半导体器件。
CN202111576833.9A 2021-12-22 2021-12-22 一种GaN基半导体器件及其制备方法 Active CN114220738B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111576833.9A CN114220738B (zh) 2021-12-22 2021-12-22 一种GaN基半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111576833.9A CN114220738B (zh) 2021-12-22 2021-12-22 一种GaN基半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN114220738A CN114220738A (zh) 2022-03-22
CN114220738B true CN114220738B (zh) 2024-04-30

Family

ID=80704899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111576833.9A Active CN114220738B (zh) 2021-12-22 2021-12-22 一种GaN基半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114220738B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775832A (zh) * 2022-11-10 2023-03-10 上海百功微电子有限公司 一种GaN半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661216B1 (ko) * 2005-12-28 2006-12-22 동부일렉트로닉스 주식회사 플래쉬 메모리 소자의 제조방법
WO2017036025A1 (zh) * 2015-09-01 2017-03-09 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
WO2018032601A1 (zh) * 2016-08-19 2018-02-22 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
CN107742644A (zh) * 2017-10-30 2018-02-27 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法
CN109411413A (zh) * 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN112820768A (zh) * 2019-09-20 2021-05-18 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661216B1 (ko) * 2005-12-28 2006-12-22 동부일렉트로닉스 주식회사 플래쉬 메모리 소자의 제조방법
WO2017036025A1 (zh) * 2015-09-01 2017-03-09 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
WO2018032601A1 (zh) * 2016-08-19 2018-02-22 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
CN109411413A (zh) * 2017-08-16 2019-03-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107742644A (zh) * 2017-10-30 2018-02-27 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法
CN112820768A (zh) * 2019-09-20 2021-05-18 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
980nm锥形半导体激光器刻蚀工艺;乔闯;苏瑞巩;房丹;唐吉龙;方铉;王登魁;张宝顺;魏志鹏;;光子学报;20180912(第09期);全文 *
增强型GaN HEMT凹槽栅刻蚀技术研究进展;白欣娇;袁凤坡;李晓波;王文军;李路杰;;微纳电子技术;20180911(第10期);全文 *
等离子体刻蚀凹栅槽影响AlGaN/GaN HEMT栅电流的机理;李诚瞻;庞磊;刘新宇;黄俊;刘键;郑英奎;和致经;;半导体学报;20071115(第11期);全文 *

Also Published As

Publication number Publication date
CN114220738A (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
TWI680503B (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
CN101459080B (zh) 一种制作氮化镓基场效应晶体管的方法
TWI653742B (zh) 半導體裝置與其之製造方法
CN111415987B (zh) 结合二次外延及自对准工艺的氮化镓器件结构及制备方法
CN114220738B (zh) 一种GaN基半导体器件及其制备方法
CN111192827B (zh) 增强型高电子迁移率晶体管的p-GaN帽层的制备方法
CN105977147B (zh) 一种用于纳米栅制备的无损伤自终止刻蚀方法
CN109101755A (zh) 一种冗余图形添加方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
JP6888224B2 (ja) 半導体装置の製造方法
CN114864688B (zh) 沟槽栅型hemt器件及其制造方法
JP6984456B2 (ja) 電界効果トランジスタの製造方法
JP2005268507A (ja) 電界効果トランジスタ及びその製造方法
CN115148590A (zh) 基于原子层刻蚀的表面处理方法及半导体器件
CN110620042B (zh) 利用InN保护层降低HEMT器件界面态的再生长方法及HEMT器件
JP5040170B2 (ja) 半導体装置の製造方法
JP2002057142A (ja) 化合物半導体装置の製造方法
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
CN117438299B (zh) Iii-v族化合物半导体材料的刻蚀方法
CN114883193B (zh) 叠层栅介质层的增强型hemt器件及其制备方法
CN107706100B (zh) 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法
CN111430238B (zh) 提高二维电子气的GaN器件结构的制备方法
JP7388545B2 (ja) 半導体装置の製造方法
KR100676599B1 (ko) 플래쉬 메모리 소자의 제조방법
CN112993012A (zh) 氮化镓基功率器件外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant