CN114864688B - 沟槽栅型hemt器件及其制造方法 - Google Patents

沟槽栅型hemt器件及其制造方法 Download PDF

Info

Publication number
CN114864688B
CN114864688B CN202210781888.1A CN202210781888A CN114864688B CN 114864688 B CN114864688 B CN 114864688B CN 202210781888 A CN202210781888 A CN 202210781888A CN 114864688 B CN114864688 B CN 114864688B
Authority
CN
China
Prior art keywords
dielectric layer
layer
gate
thickness
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210781888.1A
Other languages
English (en)
Other versions
CN114864688A (zh
Inventor
李利哲
王国斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Original Assignee
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Third Generation Semiconductor Research Institute Co Ltd filed Critical Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority to CN202210781888.1A priority Critical patent/CN114864688B/zh
Priority to CN202211118455.4A priority patent/CN115579386B/zh
Publication of CN114864688A publication Critical patent/CN114864688A/zh
Application granted granted Critical
Publication of CN114864688B publication Critical patent/CN114864688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种沟槽栅型HEMT器件及其制造方法。所述沟槽栅型HEMT器件包括外延结构以及源极、漏极和栅极，所述外延结构包括沟道层和势垒层，所述势垒层的栅极区域形成有凹槽，所述栅极与凹槽之间设置有第一介质层、第二介质层和第三介质层，所述第一介质层分布在栅极和势垒层之间；第二介质层设置在栅极的第一侧与第一介质层之间，第三介质层设置在栅极的第二侧与第一介质层之间，所述第一侧为栅极靠近源极的一侧；所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于第二厚度。本发明实施例提供的沟槽栅型HEMT器件能够提升栅控能力，进而减少器件阈值电压的降低，使得器件具有较高的漏极饱和电流。

Description

沟槽栅型HEMT器件及其制造方法
技术领域
本发明特别涉及一种沟槽栅型HEMT器件及其制造方法，属于半导体技术领域。
背景技术
无线通信技术的发展对微波功率器件提出了更高的要求。相比于其他材料，GaN的禁带宽度大，电子饱和速度高，热传导性好，非常适合应用于高温、高频和大功率环境下。
GaN还可与AlGaN形成异质结，并在该结构界面处形成高浓度、高迁移率的二维电子气。因此，利用GaN作为大功率、高频器件，可使得器件导通电阻小、开关速度快，在无线通信、雷达和航天等领域中得到了广泛的应用。
AlGaN/GaN高电子迁移率器件HEMT在高频大功率的应用领域已经取得了很大的发展，但采用凹槽栅法制作增强型HEMT器件通常很难保障增大器件阈值电压的同时提高电子迁移率、减小导通电阻和接入区的二维电子气浓度。因此需要选择介电常数更大，介质厚度更小的材料作为栅介质，然而这样会导致器件阈值电压的降低，HEMT器件存在的栅极泄漏电流和电流崩塌现象严重影响了器件性能，限制了其的应用范围。
发明内容
本发明的主要目的在于提供一种沟槽栅型HEMT器件及其制造方法，在不增加总体栅介质层的厚度的基础上，能够减少栅极泄漏电流，提高阈值电压，从而克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例一方面提供了一种沟槽栅型HEMT器件，包括：
外延结构，包括沟道层和势垒层，所述势垒层的栅极区域形成有凹槽，
设置在所述外延结构上的源极、漏极和栅极，所述栅极设置在漏极和源极之间，且至少所述栅极的局部设置于所述凹槽内，
第一介质层，至少覆设在所述凹槽内壁上，并分布于栅极和势垒层之间；
以及，所述HEMT器件还包括：
第二介质层，设置在栅极的第一侧与第一介质层之间，
第三介质层，设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，所述第一侧为栅极靠近源极的一侧；
其中，所述第一介质层由具有第一介电常数的材料组成，所述第二介质层和第三介质层由具有第二介电常数的材料组成，所述第二介电常数大于第一介电常数；
并且，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于第二厚度，所述设定方向为由源极指向漏极的方向。
本发明实施例另一方面还提供了一种沟槽栅型HEMT器件的制造方法，包括：
提供外延结构，所述外延结构包括沟道层和势垒层，
在所述势垒层的栅极区域加工形成凹槽，并至少在所述凹槽的内壁上形成第一介质层，
在所述势垒层的栅极区域设置栅极，且使至少所述栅极的局部设置于所述凹槽内，所述第一介质层分布于栅极和势垒层之间；
分别在所述势垒层的源极区域、漏极区域设置源极、漏极，且使所述栅极分布于源极和漏极之间；
以及，在形成所述第一介质层之后和形成所述栅极之前，所述制造方法还包括：
在所述势垒层上设置图形化掩膜，并利用所述图形化掩膜在所述凹槽内形成第二介质层和第三介质层，所述第二介质层设置在栅极的第一侧与第一介质层之间，所述第三介质层设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，所述第一侧为栅极靠近源极的一侧；
其中，所述第一介质层由具有第一介电常数的材料组成，所述第二介质层和第三介质层由具有第二介电常数的材料组成，所述第二介电常数大于第一介电常数；
并且，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于第二厚度，所述设定方向为由源极指向漏极的方向。
与现有技术相比，本发明的优点包括：
1）本发明实施例提供的一种沟槽栅型HEMT器件，有效的减小了栅极泄漏电流，提高了器件的工作电压，扩大了器件的应用范围，改善了器件的功率特性；器件的漏电、电流崩塌以及击穿电压性能都得到了优化；
2）本发明实施例提供的一种沟槽栅型HEMT器件，以高介电常数的氧化铪作为栅介质层的主体部分，对于HEMT器件而言，可以提高其栅介质材料的介电常数，从而增强栅电容对沟道电子的控制力；
3）本发明实施例提供的一种沟槽栅型HEMT器件，凹槽靠近源极的侧壁上的双层栅极介质层的总厚度大于靠近漏极的另一侧壁上的双层栅介质层的总厚度，从而能够提升栅控能力，进而减少器件阈值电压的降低，使得器件具有较高的漏极饱和电流。
附图说明
图1是本发明一典型实施案例中提供的一种沟槽栅型HEMT器件的制作流程图；
图2是本发明一典型实施案例中一种衬底的示意图；
图3是在图2所示衬底上生长沟道层和势垒层的示意图；
图4是在图3中的势垒层的栅极区域形成凹槽的示意图；
图5是在图4中的凹槽内壁上形成第一介质层的示意图；
图6是在图5中的势垒层表面和凹槽内形成光阻层的示意图；
图7a是在图6中的光阻层内形成第一开口、第二开口的示意图；
图7b是图7a中结构A处的局部放大图；
图8是以图7a中的光阻层作为生长掩膜并在第一开口、第二开口内形成金属铪的示意图；
图9是将图8中第一开口、第二开口内金属铪氧化形成第二介质层、第三介质层的示意图；
图10是本发明一典型实施案例中提供的一种沟槽栅型HEMT器件的部分结构示意图；
图11a是实施例1中的沟槽栅型HEMT器件在漏极偏压为200V和无漏极偏压（Ref）下的电流崩塌曲线；
图11b是对比例1中的沟槽栅型HEMT器件在漏极偏压为200V和无漏极偏压（Ref）下的电流崩塌曲线；
图12是实施例1和对比例1中的沟槽栅型HEMT器件的击穿电压曲线。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例中所采用的外延生长、刻蚀、沉积、曝光等工艺均可以是本领域技术人员已知的，在此不做具体的限定。
本发明实施例一方面提供了一种沟槽栅型HEMT器件，包括：
外延结构，包括沟道层和势垒层，所述势垒层的栅极区域形成有凹槽，
设置在所述外延结构上的源极、漏极和栅极，所述栅极设置在漏极和源极之间，且至少所述栅极的局部设置于所述凹槽内，
第一介质层，至少覆设在所述凹槽内壁上，并分布于栅极和势垒层之间；
以及，所述HEMT器件还包括：
第二介质层，设置在栅极的第一侧与第一介质层之间，
第三介质层，设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，所述第一侧为栅极靠近源极的一侧，所述第二侧为栅极靠近漏极的一侧；
其中，所述第一介质层由具有第一介电常数的材料组成，所述第二介质层和第三介质层由具有第二介电常数的材料组成，所述第二介电常数大于第一介电常数；
并且，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于第二厚度，所述设定方向为由源极指向漏极的方向。
在一具体实施方案中，所述第一厚度为80-90nm，所述第二厚度为 60-75nm。
在一具体实施方案中，所述第一介质层为厚度均匀的介质层，所述第一介质层的厚度为2-8nm。
在一具体实施方案中，所述第一介质层与所述势垒层包含相同的金属元素。
在一具体实施方案中，所述第一介质层的材质包括但不限于氧化铝等，所述势垒层的材质包括但不限于AlGaN等。
在一具体实施方案中，所述第二介质层和第三介质层的材质包括但不限于氧化铪等。
在一具体实施方案中，所述势垒层的厚度为30-50nm，所述凹槽的深度为15-30nm。
本发明实施例另一方面还提供了一种沟槽栅型HEMT器件的制造方法，包括：
提供外延结构，所述外延结构包括沟道层和势垒层，
在所述势垒层的栅极区域加工形成凹槽，并至少在所述凹槽的内壁上形成第一介质层，
在所述势垒层的栅极区域设置栅极，且使至少所述栅极的局部设置于所述凹槽内，所述第一介质层分布于栅极和势垒层之间；
分别在所述势垒层的源极区域、漏极区域设置源极、漏极，且使所述栅极分布于源极和漏极之间；
以及，在形成所述第一介质层之后和形成所述栅极之前，所述制造方法还包括：
在所述势垒层上设置图形化掩膜，并利用所述图形化掩膜在所述凹槽内形成第二介质层和第三介质层，所述第二介质层设置在栅极的第一侧与第一介质层之间，所述第三介质层设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，所述第一侧为栅极靠近源极的一侧，所述第二侧为栅极靠近漏极的一侧；
其中，所述第一介质层由具有第一介电常数的材料组成，所述第二介质层和第三介质层由具有第二介电常数的材料组成，所述第二介电常数大于第一介电常数；
并且，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于第二厚度，所述设定方向为由源极指向漏极的方向。
在一具体实施方案中，所述的制造方法具体包括：
在形成所述第一介质层后，在所述势垒层上覆设连续的光阻层，且使所述凹槽被光阻层完全掩盖；
对所述光阻层进行光刻处理，以在所述光阻层上形成第一开口和第二开口，并使所述第一介质层在第一开口和第二开口处露出，在所述设定方向上，所述第一开口具有第一宽度，所述第二开口具有第二宽度，所述第一宽度大于所述第二宽度；
在所述第一开口内形成第二介质层，在所述第二开口内形成第三介质层，之后去除剩余的所述光阻层。
在一具体实施方案中，所述的制造方法具体包括：分别在所述第一开口、第二开口内沉积金属材料，再将所述金属材料氧化为具有第二介电常数的材料，从而分别形成所述第二介质层、第三介质层。
在一具体实施方案中，所述的制造方法具体包括：利用氧气或者水氧高温氧化工艺将所述金属材料氧化为具有第二介电常数的材料，其中，氧化的温度为300-500℃，氧化的时间为1-25min。
在一具体实施方案中，所述金属材料包括但不限于金属铪等，所述具有第二介电常数的材料包括但不限于氧化铪等。
在一具体实施方案中，所述第一宽度为80-90nm，所述第二宽度为60-75nm。
在一具体实施方案中，所述的制造方法具体包括：利用灰化工艺气体将所述光阻层灰化去除。
在一具体实施方案中，所述第一介质层与所述势垒层包含相同的金属元素。
在一具体实施方案中，所述第一介质层的材质包括但不限于氧化铝等，所述势垒层的材质包括但不限于AlGaN等。
在一具体实施方案中，所述势垒层的厚度为30-50nm，所述凹槽的深度为15-30nm。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例中所采用的外延生长、刻蚀、沉积、曝光等工艺均可以是本领域技术人员已知的，在此不做具体的限定。
在一典型的实施方案中，一种沟槽栅型HEMT器件的部分结构如图10所示，需要说明的是，图10仅示出了沟槽栅型HEMT器件的部分结构，所述沟槽栅型HEMT器件当然还包含诸如沟道层等其他外延结构，在此不作具体的说明。
需要说明的是，本发明实施例中的栅极也可以称之为栅电极，源极也可以称之为源电极，漏极也可以称之为漏电极，位于栅极下方的凹槽也可以称之为栅极凹槽。
请参阅图10，一种沟槽栅型HEMT器件，包括外延结构以及与所述外延结构相匹配的源极710、漏极720和栅极730；
所述外延结构包括沟道层200和势垒层300，所述势垒层300的栅极区域形成有凹槽310，所述源极710、漏极720和栅极730设置在所述势垒层300上，所述栅极730设置在漏极720和源极710之间，且至少所述栅极730的局部设置于所述凹槽310内；以及
栅介质层，所述栅介质层包括至少设置在所述凹槽310内的第一介质层410、第二介质层420和第三介质层430，所述第一介质层410至少覆设在所述凹槽310内壁上，并分布于栅极730和势垒层300之间；所述第二介质层420设置在栅极730的第一侧与第一介质层410之间，所述第三介质层430设置在栅极730的第二侧与第一介质层410之间，所述第一侧与第二侧沿设定方向依次分布，其中，所述第一侧为栅极730靠近源极710的一侧，所述第二侧为栅极730靠近漏极720的一侧。
在本实施例中，所述第一介质层410由具有第一介电常数的材料组成，所述第二介质层420和第三介质层430由具有第二介电常数的材料组成，所述第二介电常数大于第一介电常数；并且，在所述设定方向上，所述第二介质层420具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于所述第二厚度，所述设定方向为由源极710指向漏极720的方向。
需要说明的是，所述栅极区域可以是指栅极730的正投影区域或者与栅极730对应的区域。
在本实施例中，所述第一厚度为80-90nm，所述第二厚度为60-75nm。
在本实施例中，所述栅极730的第一侧与势垒层300之间、栅极730的第二侧与势垒层300之间的栅介质层均为包含第一介质层410和第二介质层420或第三介质层430的双层栅介质层，所述栅极730的底部与势垒层300之间为仅包含第一介质层410的单层栅介质层，并且，所述第一介质层410为厚度均匀的介质层，所述栅极730第一侧的第一介质层410和第二介质层420的总厚度大于第二侧的第一介质层410和第三介质层430的总厚度大于栅极730底部的第一介质层410的厚度。
在本实施例中，所述第一介质层410的厚度为2-8nm。
在本实施例中，在所述设定方向上，所述第一介质层410与第二介质层420、第一介质层410与第三介质层430均是叠层设置的。
在本实施例中，所述第一介质层410与所述势垒层300包含相同的金属元素，例如，所述第一介质层410的材质包括但不限于氧化铝等，所述势垒层300的材质包括但不限于AlGaN等。
在本实施例中，所述第二介质层420和第三介质层430的材质均包括但不限于氧化铪等。
在本实施例中，所述沟道层200可以是GaN沟道层，所述沟道层的厚度可以是0.8-2.5μm，所述势垒层300可以是AlGaN势垒层，所述势垒层的厚度为30-50nm，Al的含量为10-20mol%。
在本实施例中，所述凹槽310的深度小于势垒层300的厚度，这样能够确保二维电子气浓度的同时，提升了HEMT的阈值电压，在本实施例中，所述凹槽310的深度为15-30nm，凹槽310的宽度为200-400nm，所述凹槽310底部余留的势垒层300的厚度为15-20nm。
请参阅图1以及图2-图10，一种凹槽栅型HEMT器件的制造方法，可以包括如下步骤：
1）提供衬底100，如图2所示。
在本实施例中，所述衬底100可以是硅衬底、蓝宝石衬底、碳化硅衬底或氮化镓衬底等，优选氮化镓衬底。
若选用氮化镓衬底并在其上方制作外延层结构，由于HEMT器件结构是氮化镓体系，所以同质外延形成的氮化镓晶体质量较好，缺陷较少，并且不会存在因晶格失配而产生的应力，无需形成额外的缓冲结构；如果采用蓝宝石衬底或者碳化硅衬底作为衬底时，需要先在衬底上形成缓冲层，缓冲层可以为AlN，缓冲层主要缓解衬底和氮化镓外延结构层之间的晶格失配，减少衬底之间的应力。
2）依次在衬底100上生长形成沟道层200和势垒层300，所述势垒层300与沟道层200形成AlGaN/GaN异质结结构，如图3所示。
在本实施例中，所述沟道层可以是采用气相外延的方式形成的GaN沟道层，为了提高形成沟道层的质量，可以提高气相沉积的温度，比如在本发明实施例中，可以使用金属有机化学气相淀积MOCVD方法，分别以三乙基镓与高纯氨气作为镓源与氮源，将沉积腔室中的温度控制为1100℃-1150℃，压力为80-100托，在衬底或缓冲层上淀积厚度为0.8-2.5μm的GaN沟道层。
在本实施例中，在形成沟道层200后，继续于沉积腔室中在沟道层200上形成势垒层300，所述势垒层可以为AlGaN势垒层，其中Al的含量为10-20mol%，比如势垒层中的Al含量可以为Al0.1Ga0.9N和Al0.2Ga0.8N之间的某一个具体的含量，下面为了方便撰写，可简写为AlGaN；所述势垒层与沟道层形成AlGaN/GaN异质结结构，AlGaN/GaN异质结结构通过自发极化和压电极化产生高浓度的二维电子气（2DEG），使得AlGaN/GaN功率器件具有电流密度大、导通电阻低、功率密度大等优点。
在本实施例中，在形成AlGaN势垒层时，可以使用金属有机化学气相淀积MOCVD方法，分别以三乙基镓、三甲基铝和高纯氨气作为镓源、铝源和氮源，降低生长温度，控制沉积腔室中的温度为1060℃-1100℃，压力为60-80托，在GaN沟道层上淀积厚度为30-50nm的AlGaN势垒层。
3）在势垒层300的栅极区域刻蚀形成凹槽310，如图4所示。
在本实施例中，可以使用光刻和干法刻蚀结合的工艺在势垒层300上的栅极区域形成凹槽310，所述凹槽310的宽度为200-400nm，深度为15-30nm，所述凹槽310底部余留的势垒层的厚度为15-20nm，这样能够确保二维电子气浓度的同时，提升HEMT的阈值电压。
在本实施例中，可以采用本领域中常见的材料作为掩膜，经过曝光、显影之后，形成暴露栅极区域的开口，再使用干法刻蚀工艺形成所述凹槽，之后再去除掩膜，具体的工艺在此不作具体的限定。
4）在凹槽310的内壁上形成Al2O3层作为第一介质层410，如图5所示。
在本实施例中，可以采用原子层沉积工艺在凹槽310的内壁（可以包括侧壁和底部）形成厚度均匀的Al2O3层，Al2O3层的厚度为2-8nm；需要说明的是，采用原子层沉积工艺可以形成较为致密的氧化铝，并且由于氧化铝与下方AlGaN势垒层的匹配性较好，因此不会发生翘曲或者分离的现象。
5）在势垒层300的整个表面以及凹槽310内形成光阻层500，且使所述凹槽310被光阻层完全掩盖，如图6所示。
在本实施例中，可以通过多次旋涂的方式在势垒层300表面旋涂光刻胶，确保在形成的凹槽310和势垒层300的表面形成连续的光刻胶，然后对光刻胶进行固化从而形成光阻层。
6）在光阻层500与凹槽310对应的区域加工形成第一开口510和第二开口520，如图7a和图7b所示，图7b为图7a中结构A处的局部放大图。
在本实施例中，靠近凹槽310两侧侧壁（即第一侧的侧壁和第二侧的侧壁，下同）的第一介质层410和位于凹槽310底部的一部分第一介质层410分别在所述第一开口510、第二开口520处露出，其中，所述第一开口510位于凹槽310靠近源极710的第一侧，所述第二开口520位于凹槽310靠近漏极720的第二侧，且在所述设定方向上，所述第一开口510的第一宽度大于第二开口520的第二宽度，所述设定方向为由源极710指向漏极720的方向。
在本实施例中，可以先使用具有两个开口的掩膜版对光阻层500进行曝光，掩膜版的两个开口分别对应于凹槽310内靠近两侧壁的区域，且该两个开口的宽度不同，需要说明的是，本发明实施例中所说的宽度是沿所述设定方向上的尺寸；
通过激光或红外传感器或对准标记对开口位置进行定位，曝光处位于凹槽310的内部，除去未被掩膜版覆盖区域的光阻层500，从而在光阻层500内形成第一开口510和第二开口520，所述第一开口510位于靠近源极710的第一侧，且第一开口510暴露出位于凹槽310的第一侧壁上的Al2O3层和凹槽310底部的一部分Al2O3层，所述第二开口520位于靠近漏极720的第二侧，且所述第二开口520暴露出位于凹槽310的第二侧壁上的Al2O3层和凹槽310底部的一部分Al2O3层，所述第一开口510的第一宽度H1为80-90nm，第二开口520的第二宽度H2为60-75nm。
7）以剩余光阻层作为生长掩膜，在第一开口510和第二开口520内形成氧化铪层分别作为第二介质层420、第三介质层430，如图9所示。
在本实施例中，先在所述第一开口510和第二开口520内沉积金属铪400’，如图8所示；之后再对金属铪400’进行氧化形成氧化铪，如图9所示；示例性的，可以采用氧气或者水氧高温氧化工艺将金属铪400’氧化形成氧化铪，氧化的温度为300-500℃，氧化的时间为1-25min；需要说明的是，由于金属的沉积和附着能力较氧化物强，因此可以在深宽比较大的凹槽310内很好的进行填充。
需要说明的是，通过先沉积金属铪，再将金属铪氧化形成氧化铪的步骤，这样虽然相较于直接沉积氧化铪增加了一步氧化工艺，但由于第一开口和第二开口的宽度均为几十纳米的量级，如果直接沉积氧化铪，由于溅射或者原子层沉积的工艺沉积氧化铪时，氧化铪的在窄空间内的附着能力较差，对形成致密的氧化铪介质层不利，但采用溅射工艺能较好的在第一开口和第二开口内沉积金属铪，这样有利于后续形成致密的氧化铪层。
需要说明的是，所述氧化铪层对应设置在所述凹槽310的两侧区域，即所述凹槽310的侧壁上为双层介质层，所述凹槽310的底部的大部区域为单层的Al2O3层。
8）去除残余的光阻层500，在势垒层300表面形成钝化层600，以及制作源极710、漏极720和栅极730，最终制得图10所示的凹槽栅型HEMT器件。
在本实施例中，利用灰化工艺气体将所述光阻层500除去，所述灰化工艺气体所包含的反应性气体能够将光阻层灰化去除，示例性的，所述反应性气体可以是氧气、臭氧或其它含氧气体，优选为臭氧。
在本实施例中，可以先使用臭氧对光阻层500进行氧化灰化，然后去除光阻层500；具体来说，臭氧中的氧化自由基团可以与光刻胶中的碳-氢(C-H)物发生反应生成如二氧化碳(CO2)和水汽(H2O)等挥发物质而将光刻胶被灰化除去；其中，灰化处理的温度可以根据具体的灰化反应进行设置，在本方案中，灰化去除光阻层的温度可以选择在250-300℃；同时，由于金属铪填充在第一开口510和第二开口520内，步骤8）中的氧化工艺可能不彻底，存在第一开口510和第二开口520底部的金属铪未被完全氧化的可能（可以在步骤8）中控制氧化的时间，以减少残存金属铪的可能性），在通过灰化工艺气体除去光阻层500时，可以对残余的金属铪进一步的氧化，从而降低或消除金属铪残存的可能性。
在本实施例中，可以通过化学气相沉积或物理气相沉积的方式在势垒层300表面形成钝化层600，然后对钝化层600进行图案化处理，以暴露出势垒层300的源极区域、漏极区域和栅极区域，之后分别在势垒层300的源极区域、漏极区域和栅极区域沉积形成多层的金属作为源极710、漏极720和栅极730，所述栅极730对应设置在所述凹槽310内，所述源极710和漏极720分别设置在所述凹槽310的两侧，所述钝化层600分布在栅极730与源极710、漏极720之间。
在本实施例中，所第二介质层420分布在第一介质层410和栅极730的第一侧之间，所述第三介质层430分布在第一介质层410和栅极730的第二侧之间。
在本实施例中，所述钝化层的材质可以是氮化硅或者氧化硅等，所述钝化层的厚度为20-50nm，所述源极710、漏极720和栅极730的材质可以是Ti/Al/Ni/Au等多层金属，但不限于此。
实施例1
本实施例中的一种凹槽栅型HEMT器件，包括外延结构以及与所述外延结构相匹配的源极、漏极和栅极；
所述外延结构包括依次设置在氮化镓衬底上的GaN沟道层、AlGaN势垒层和钝化层，所述AlGaN势垒层的栅极区域形成有凹槽，所述源极、漏极和栅极设置在所述AlGaN势垒层上，所述栅极设置在漏极和源极之间，且所述栅极的设置于所述凹槽内，所述钝化层分布在所述栅极与源极、漏极之间；
以及，所述栅极与AlGaN势垒层之间还设置有栅介质层，所述栅介质层包括至少设置在所述凹槽内的第一介质层、第二介质层和第三介质层，所述第一介质层至少覆设在所述凹槽内壁上，并分布于栅极和AlGaN势垒层之间；所述第二介质层设置在栅极的第一侧与第一介质层之间，所述第三介质层设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，其中，所述第一侧为栅极靠近源极的一侧，所述第二侧为栅极靠近漏极的一侧。
在本实施例中，所述第一介质层主要由具有第一介电常数的氧化铝组成，所述第二介质层和第三介质层由具有第二介电常数的氧化铪组成，所述第二介电常数大于第一介电常数；所述第一介质层为厚度均匀的氧化铝介质层，所述第一介质层的厚度为2nm，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于所述第二厚度，所述第一厚度为80nm，所述第二厚度为60nm，所述设定方向为由源极指向漏极的方向。
在本实施例中，所述GaN沟道层的厚度为0.8-2.5μm，所述AlGaN势垒层的厚度为30-50nm，Al的含量为10-20mol%，所述凹槽的深度为15-30nm，宽度为200-400nm，所述凹槽底部余留的AlGaN势垒层的厚度为15-20nm。
一种凹槽栅型HEMT器件的制造方法，可以包括如下步骤：
1）提供氮化镓衬底；
2）使用金属有机化学气相淀积MOCVD方法，分别以三乙基镓与高纯氨气作为镓源与氮源，将沉积腔室中的温度控制为1100℃-1150℃，压力为80-100托，在氮化镓衬底上淀积厚度为0.8-2.5μm的GaN沟道层；
3）使用金属有机化学气相淀积MOCVD方法，分别以三乙基镓、三甲基铝和高纯氨气作为镓源、铝源和氮源，控制沉积腔室中的温度为1060℃-1100℃，压力为60-80托，在GaN沟道层上淀积厚度为30-50nm的AlGaN势垒层；
4）使用光刻和干法刻蚀结合的工艺在AlGaN势垒层上的栅极区域形成凹槽，所述凹槽的宽度为200-400nm，深度为15-30nm，凹槽底部余留的AlGaN势垒层的厚度为15-20nm；
5）采用原子层沉积工艺在凹槽的内壁（可以包括侧壁和底部）制作形成厚度为2nm且均匀分布的Al2O3层作为第一介质层；
6）通过多次旋涂的方式在AlGaN势垒层表面旋涂光刻胶，使所述凹槽被光刻胶完全掩盖，然后对光刻胶进行固化从而形成光阻层；
7）使用具有两个开口的掩膜版对光阻层进行曝光，掩膜版的两个开口分别对应于凹槽内靠近两侧壁的区域，且该两个开口的宽度不同；通过激光或红外传感器或对准标记对开口位置进行定位，曝光处位于凹槽的内部，除去未被掩膜版覆盖区域的光阻层，从而在光阻层内形成第一开口和第二开口，所述第一开口位于靠近源极的第一侧，且第一开口暴露出位于凹槽的第一侧壁上的Al2O3层和凹槽底部的一部分Al2O3层，所述第二开口位于靠近漏极的第二侧，且所述第二开口暴露出位于凹槽的第二侧壁上的Al2O3层和凹槽底部的一部分Al2O3层，所述第一开口的第一宽度H1为80nm，第二开口的第二宽度H2为60nm；
8）先在所述第一开口和第二开口内沉积金属铪400’，之后采用氧气或者水氧高温氧化工艺对金属铪400’进行氧化从而形成氧化铪，其中，氧化的温度为300-500℃，氧化的时间为1-25min，以第一开口内的氧化铪作为第二介质层，以第二开口内的氧化铪作为第三介质层；
9）于250-300℃条件下以以臭氧作为灰化工艺气体与光阻层接触反应而将光阻层将所述光阻层灰化去除，以及，在通过臭氧灰化除去光阻层时，可以对残余的金属铪进一步的氧化；
10）在AlGaN势垒层表面形成钝化层，以及制作源极710、漏极720和栅极730，且使所述钝化层分布在栅极与源极、漏极之间。
实施例2
本实施例中的一种凹槽栅型HEMT器件，包括外延结构以及与所述外延结构相匹配的源极、漏极和栅极；
所述外延结构包括依次设置在氮化镓衬底上的GaN沟道层、AlGaN势垒层和钝化层，所述AlGaN势垒层的栅极区域形成有凹槽，所述源极、漏极和栅极设置在所述AlGaN势垒层上，所述栅极设置在漏极和源极之间，且所述栅极的设置于所述凹槽内，所述钝化层分布在所述栅极与源极、漏极之间；
以及，所述栅极与AlGaN势垒层之间还设置有栅介质层，所述栅介质层包括至少设置在所述凹槽内的第一介质层、第二介质层和第三介质层，所述第一介质层至少覆设在所述凹槽内壁上，并分布于栅极和AlGaN势垒层之间；所述第二介质层设置在栅极的第一侧与第一介质层之间，所述第三介质层设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，其中，所述第一侧为栅极靠近源极的一侧，所述第二侧为栅极靠近漏极的一侧。
在本实施例中，所述第一介质层主要由具有第一介电常数的氧化铝组成，所述第二介质层和第三介质层由具有第二介电常数的氧化铪组成，所述第二介电常数大于第一介电常数；所述第一介质层为厚度均匀的氧化铝介质层，所述第一介质层的厚度为8nm，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于所述第二厚度，所述第一厚度为90nm，所述第二厚度为75nm，所述设定方向为由源极指向漏极的方向。
在本实施例中，所述GaN沟道层的厚度为0.8-2.5μm，所述AlGaN势垒层的厚度为30-50nm，Al的含量为10-20mol%，所述凹槽的深度为15-30nm，宽度为200-400nm，所述凹槽底部余留的AlGaN势垒层的厚度为15-20nm。
一种凹槽栅型HEMT器件的制造方法，可以包括如下步骤：
1）提供氮化镓衬底；
2）使用金属有机化学气相淀积MOCVD方法，分别以三乙基镓与高纯氨气作为镓源与氮源，将沉积腔室中的温度控制为1100℃-1150℃，压力为80-100托，在氮化镓衬底上淀积厚度为0.8-2.5μm的GaN沟道层；
3）使用金属有机化学气相淀积MOCVD方法，分别以三乙基镓、三甲基铝和高纯氨气作为镓源、铝源和氮源，控制沉积腔室中的温度为1060℃-1100℃，压力为60-80托，在GaN沟道层上淀积厚度为30-50nm的AlGaN势垒层；
4）使用光刻和干法刻蚀结合的工艺在AlGaN势垒层上的栅极区域形成凹槽，所述凹槽的宽度为200-400nm，深度为15-30nm，凹槽底部余留的AlGaN势垒层的厚度为15-20nm；
5）采用原子层沉积工艺在凹槽的内壁（可以包括侧壁和底部）制作形成厚度为8nm且均匀分布的Al2O3层作为第一介质层；
6）通过多次旋涂的方式在AlGaN势垒层表面旋涂光刻胶，使所述凹槽被光刻胶完全掩盖，然后对光刻胶进行固化从而形成光阻层；
7）使用具有两个开口的掩膜版对光阻层进行曝光，掩膜版的两个开口分别对应于凹槽内靠近两侧壁的区域，且该两个开口的宽度不同；通过激光或红外传感器或对准标记对开口位置进行定位，曝光处位于凹槽的内部，除去未被掩膜版覆盖区域的光阻层，从而在光阻层内形成第一开口和第二开口，所述第一开口位于靠近源极的第一侧，且第一开口暴露出位于凹槽的第一侧壁上的Al2O3层和凹槽底部的一部分Al2O3层，所述第二开口位于靠近漏极的第二侧，且所述第二开口暴露出位于凹槽的第二侧壁上的Al2O3层和凹槽底部的一部分Al2O3层，所述第一开口的第一宽度H1为90nm，第二开口的第二宽度H2为75nm；
8）先在所述第一开口和第二开口内沉积金属铪400’，之后采用氧气或者水氧高温氧化工艺对金属铪400’进行氧化从而形成氧化铪，其中，氧化的温度为300-500℃，氧化的时间为1-25min，以第一开口内的氧化铪作为第二介质层，以第二开口内的氧化铪作为第三介质层；
9）于250-300℃条件下以以臭氧作为灰化工艺气体与光阻层接触反应而将光阻层将所述光阻层灰化去除，以及，在通过臭氧灰化除去光阻层时，可以对残余的金属铪进一步的氧化；
10）在AlGaN势垒层表面形成钝化层，以及制作源极710、漏极720和栅极730，且使所述钝化层分布在栅极与源极、漏极之间。
实施例3
本实施例中的一种凹槽栅型HEMT器件，包括外延结构以及与所述外延结构相匹配的源极、漏极和栅极；
所述外延结构包括依次设置在氮化镓衬底上的GaN沟道层、AlGaN势垒层和钝化层，所述AlGaN势垒层的栅极区域形成有凹槽，所述源极、漏极和栅极设置在所述AlGaN势垒层上，所述栅极设置在漏极和源极之间，且所述栅极的设置于所述凹槽内，所述钝化层分布在所述栅极与源极、漏极之间；
以及，所述栅极与AlGaN势垒层之间还设置有栅介质层，所述栅介质层包括至少设置在所述凹槽内的第一介质层、第二介质层和第三介质层，所述第一介质层至少覆设在所述凹槽内壁上，并分布于栅极和AlGaN势垒层之间；所述第二介质层设置在栅极的第一侧与第一介质层之间，所述第三介质层设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，其中，所述第一侧为栅极靠近源极的一侧，所述第二侧为栅极靠近漏极的一侧。
在本实施例中，所述第一介质层主要由具有第一介电常数的氧化铝组成，所述第二介质层和第三介质层由具有第二介电常数的氧化铪组成，所述第二介电常数大于第一介电常数；所述第一介质层为厚度均匀的氧化铝介质层，所述第一介质层的厚度为5nm，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于所述第二厚度，所述第一厚度为85nm，所述第二厚度为70nm，所述设定方向为由源极指向漏极的方向。
在本实施例中，所述GaN沟道层的厚度为0.8-2.5μm，所述AlGaN势垒层的厚度为30-50nm，Al的含量为10-20mol%，所述凹槽的深度为15-30nm，宽度为200-400nm，所述凹槽底部余留的AlGaN势垒层的厚度为15-20nm。
一种凹槽栅型HEMT器件的制造方法，可以包括如下步骤：
1）提供氮化镓衬底；
2）使用金属有机化学气相淀积MOCVD方法，分别以三乙基镓与高纯氨气作为镓源与氮源，将沉积腔室中的温度控制为1100℃-1150℃，压力为80-100托，在氮化镓衬底上淀积厚度为0.8-2.5μm的GaN沟道层；
3）使用金属有机化学气相淀积MOCVD方法，分别以三乙基镓、三甲基铝和高纯氨气作为镓源、铝源和氮源，控制沉积腔室中的温度为1060℃-1100℃，压力为60-80托，在GaN沟道层上淀积厚度为30-50nm的AlGaN势垒层；
4）使用光刻和干法刻蚀结合的工艺在AlGaN势垒层上的栅极区域形成凹槽，所述凹槽的宽度为200-400nm，深度为15-30nm，凹槽底部余留的AlGaN势垒层的厚度为15-20nm；
5）采用原子层沉积工艺在凹槽的内壁（可以包括侧壁和底部）制作形成厚度为5nm且均匀分布的Al2O3层作为第一介质层；
6）通过多次旋涂的方式在AlGaN势垒层表面旋涂光刻胶，使所述凹槽被光刻胶完全掩盖，然后对光刻胶进行固化从而形成光阻层；
7）使用具有两个开口的掩膜版对光阻层进行曝光，掩膜版的两个开口分别对应于凹槽内靠近两侧壁的区域，且该两个开口的宽度不同；通过激光或红外传感器或对准标记对开口位置进行定位，曝光处位于凹槽的内部，除去未被掩膜版覆盖区域的光阻层，从而在光阻层内形成第一开口和第二开口，所述第一开口位于靠近源极的第一侧，且第一开口暴露出位于凹槽的第一侧壁上的Al2O3层和凹槽底部的一部分Al2O3层，所述第二开口位于靠近漏极的第二侧，且所述第二开口暴露出位于凹槽的第二侧壁上的Al2O3层和凹槽底部的一部分Al2O3层，所述第一开口的第一宽度H1为85nm，第二开口的第二宽度H2为70nm；
8）先在所述第一开口和第二开口内沉积金属铪400’，之后采用氧气或者水氧高温氧化工艺对金属铪400’进行氧化从而形成氧化铪，其中，氧化的温度为300-500℃，氧化的时间为1-25min，以第一开口内的氧化铪作为第二介质层，以第二开口内的氧化铪作为第三介质层；
9）于250-300℃条件下以以臭氧作为灰化工艺气体与光阻层接触反应而将光阻层将所述光阻层灰化去除，以及，在通过臭氧灰化除去光阻层时，可以对残余的金属铪进一步的氧化；
10）在AlGaN势垒层表面形成钝化层，以及制作源极710、漏极720和栅极730，且使所述钝化层分布在栅极与源极、漏极之间。
对比例1
对比例1中的一种沟槽栅型HEMT器件的结构和制造方法与实施例1基本一致，不同之处在于：
对比例1中位于栅极两侧的第二介质层和第三介质层的厚度相同，所述第二介质层和第三介质层的厚度均为60nm，最终形成的栅极两侧的栅介质层的厚度相同。
分别对实施例1和对比例1中的沟槽栅型HEMT器件进行测试，实施例1中的沟槽栅型HEMT器件在漏极偏压为200V和无漏极偏压（Ref）下的电流崩塌曲线如图11a所示，对比例1中的沟槽栅型HEMT器件在漏极偏压为200V和无漏极偏压（Ref）下的电流崩塌曲线如图11b所示，图中虚线为两种器件在漏极偏压为200V下持续时间为10s对应的输出曲线，实线为两种器件在无漏极偏压的情况下对应的输出曲线，作为参考对照组；由图11a和图11b可以获悉，在漏极偏压为200 V，持续施加偏压应力时间为10s的条件下，本实施例的HEMT器件较两侧厚度介质层相同的HEMT器件，其电流崩塌量减小了85%，从31.5%减小到了4.7%。
实施例1和对比例1中的沟槽栅型HEMT器件的击穿电压曲线如图12所示，图中虚线为实施例1中的沟槽栅型HEMT器件的击穿曲线，实线为对比例1中的沟槽栅型HEMT器件的击穿曲线；从图12中可以看出，本发明实施例提供的HEMT器件对比例1中栅极两侧栅介质层厚度相同的器件，其击穿电压从460 V提高到了690V，提高了50%。
本发明实施例提供的一种沟槽栅型HEMT器件，采用双层的栅介质层，相比较于传统单一层的HEMT器件，使得器件的沟道电子难以越过氧化栅介质层势垒形成泄漏电流，有效的减小了栅极泄漏电流，提高了器件的工作电压，扩大了器件的应用范围，改善了器件的功率特性；器件的漏电、电流崩塌以及击穿电压性能都得到了优化。
本发明实施例提供的一种沟槽栅型HEMT器件所采用的双层栅介质层的底层栅介质层（即第一介质层）为氧化铝，其与下方的AlGaN势垒层具有很好的匹配性，不仅更容易形成良好的接触且不容易产生应力而造成接触不良；顶层的栅介质层（即第二介质层）为氧化铪（介电常数在25左右，较介电常数在10左右的氧化铝高了很多），本发明以高介电常数的氧化铪作为栅介质层的主体部分，对于HEMT器件而言，可以提高其栅介质材料的介电常数，从而增强栅电容对沟道电子的控制力。
本发明实施例提供的一种沟槽栅型HEMT器件，凹槽靠近源极的侧壁上的双层栅极介质层的总厚度大于靠近漏极一侧侧壁的双层栅介质层的总厚度，凹槽底部的栅介质层厚度最小，从而能够提升栅控能力，进而减少器件阈值电压的降低，使得器件具有较高的漏极饱和电流。
本发明实施例提供的一种沟槽栅型HEMT器件，介电常数较大的氧化铪层是通过氧化工艺形成的，先形成金属铪，然后在进行氧化形成氧化铪，由于金属的沉积和附着能力较氧化物强，在深宽比较大的凹槽内能够很好的进行填充。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (14)

1.一种沟槽栅型HEMT器件，包括：
外延结构，包括沟道层和势垒层，所述势垒层的栅极区域形成有凹槽，
设置在所述外延结构上的源极、漏极和栅极，所述栅极设置在漏极和源极之间，且至少所述栅极的局部设置于所述凹槽内，
第一介质层，至少覆设在所述凹槽内壁上，并分布于栅极和势垒层之间；
其特征在于，所述HEMT器件还包括：
第二介质层，设置在栅极的第一侧与第一介质层之间，
第三介质层，设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，所述第一侧为栅极靠近源极的一侧，所述第二侧为栅极靠近漏极的一侧；
其中，所述第一介质层由具有第一介电常数的材料组成，所述第二介质层和第三介质层由具有第二介电常数的材料组成，所述第二介电常数大于第一介电常数；
并且，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于第二厚度，所述设定方向为由源极指向漏极的方向。
2. 根据权利要求1所述沟槽栅型HEMT器件，其特征在于：所述第一厚度为80-90nm，所述第二厚度为 60-75nm。
3.根据权利要求2所述沟槽栅型HEMT器件，其特征在于：所述第一介质层为厚度均匀的介质层，所述第一介质层的厚度为2-8nm。
4.根据权利要求1所述沟槽栅型HEMT器件，其特征在于：所述第一介质层与所述势垒层包含相同的金属元素；
和/或，所述第一介质层的材质包括氧化铝，所述势垒层的材质包括AlGaN；
和/或，所述第二介质层和第三介质层的材质包括氧化铪。
5.根据权利要求1所述沟槽栅型HEMT器件，其特征在于：所述势垒层的厚度为30-50nm，所述凹槽的深度为15-30nm。
6.一种沟槽栅型HEMT器件的制造方法，包括：
提供外延结构，所述外延结构包括沟道层和势垒层，
在所述势垒层的栅极区域加工形成凹槽，并至少在所述凹槽的内壁上形成第一介质层，
在所述势垒层的栅极区域设置栅极，且使至少所述栅极的局部设置于所述凹槽内，所述第一介质层分布于栅极和势垒层之间；
分别在所述势垒层的源极区域、漏极区域设置源极、漏极，且使所述栅极分布于源极和漏极之间；
其特征在于，在形成所述第一介质层之后和形成所述栅极之前，所述制造方法还包括：
在所述势垒层上设置图形化掩膜，并利用所述图形化掩膜在所述凹槽内形成第二介质层和第三介质层，所述第二介质层设置在栅极的第一侧与第一介质层之间，所述第三介质层设置在栅极的第二侧与第一介质层之间，所述第一侧与第二侧沿设定方向依次分布，所述第一侧为栅极靠近源极的一侧，所述第二侧为栅极靠近漏极的一侧；
其中，所述第一介质层由具有第一介电常数的材料组成，所述第二介质层和第三介质层由具有第二介电常数的材料组成，所述第二介电常数大于第一介电常数；
并且，在所述设定方向上，所述第二介质层具有第一厚度，所述第三介质层具有第二厚度，所述第一厚度大于第二厚度，所述设定方向为由源极指向漏极的方向。
7.根据权利要求6所述的沟槽栅型HEMT器件的制造方法，其特征在于，具体包括：
在形成所述第一介质层后，在所述势垒层上覆设连续的光阻层，且使所述凹槽被光阻层完全掩盖；
对所述光阻层进行光刻处理，以在所述光阻层上形成第一开口和第二开口，并使所述第一介质层在第一开口和第二开口处露出，在所述设定方向上，所述第一开口具有第一宽度，所述第二开口具有第二宽度，所述第一宽度大于所述第二宽度；
在所述第一开口内形成第二介质层，在所述第二开口内形成第三介质层，之后去除剩余的所述光阻层。
8.根据权利要求7所述的沟槽栅型HEMT器件的制造方法，其特征在于，具体包括：分别在所述第一开口、第二开口内沉积金属材料，再将所述金属材料氧化为具有第二介电常数的材料，从而分别形成所述第二介质层、第三介质层。
9.根据权利要求8所述的沟槽栅型HEMT器件的制造方法，其特征在于，具体包括：利用氧气或者水氧高温氧化工艺将所述金属材料氧化为具有第二介电常数的材料，其中，氧化的温度为300-500℃，氧化的时间为1-25min。
10.根据权利要求8或9所述的沟槽栅型HEMT器件的制造方法，其特征在于：所述金属材料包括金属铪，所述具有第二介电常数的材料包括氧化铪。
11.根据权利要求7所述的沟槽栅型HEMT器件的制造方法，其特征在于：所述第一宽度为80-90nm，所述第二宽度为60-75nm。
12.根据权利要求7所述的沟槽栅型HEMT器件的制造方法，其特征在于，具体包括：利用灰化工艺气体将所述光阻层灰化去除。
13.根据权利要求6所述的沟槽栅型HEMT器件的制造方法，其特征在于：所述第一介质层与所述势垒层包含相同的金属元素；
和/或，所述第一介质层的材质包括氧化铝，所述势垒层的材质包括AlGaN。
14.根据权利要求6所述的沟槽栅型HEMT器件的制造方法，其特征在于：所述势垒层的厚度为30-50nm，所述凹槽的深度为15-30nm。
CN202210781888.1A 2022-07-05 2022-07-05 沟槽栅型hemt器件及其制造方法 Active CN114864688B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210781888.1A CN114864688B (zh) 2022-07-05 2022-07-05 沟槽栅型hemt器件及其制造方法
CN202211118455.4A CN115579386B (zh) 2022-07-05 2022-07-05 沟槽栅型hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210781888.1A CN114864688B (zh) 2022-07-05 2022-07-05 沟槽栅型hemt器件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211118455.4A Division CN115579386B (zh) 2022-07-05 2022-07-05 沟槽栅型hemt器件

Publications (2)

Publication Number Publication Date
CN114864688A CN114864688A (zh) 2022-08-05
CN114864688B true CN114864688B (zh) 2022-10-11

Family

ID=82626895

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211118455.4A Active CN115579386B (zh) 2022-07-05 2022-07-05 沟槽栅型hemt器件
CN202210781888.1A Active CN114864688B (zh) 2022-07-05 2022-07-05 沟槽栅型hemt器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211118455.4A Active CN115579386B (zh) 2022-07-05 2022-07-05 沟槽栅型hemt器件

Country Status (1)

Country Link
CN (2) CN115579386B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602708B (zh) * 2022-10-17 2024-05-28 江苏第三代半导体研究院有限公司 具有空气桥结构的hemt器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227833B2 (en) * 2009-12-23 2012-07-24 Intel Corporation Dual layer gate dielectrics for non-silicon semiconductor devices
JP2011171440A (ja) * 2010-02-17 2011-09-01 Sharp Corp Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
CN104916684B (zh) * 2015-06-11 2018-04-27 大连理工大学 一种纵向短开启栅极沟道型hemt器件及其制备方法
CN106653840A (zh) * 2016-11-15 2017-05-10 苏州捷芯威半导体有限公司 一种半导体器件及其制造方法
JP2019071497A (ja) * 2019-02-13 2019-05-09 豊田合成株式会社 半導体装置およびその製造方法
CN111739800B (zh) * 2020-06-22 2021-08-10 中国科学院上海微系统与信息技术研究所 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN112635545B (zh) * 2020-12-18 2022-05-31 华南师范大学 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法

Also Published As

Publication number Publication date
CN115579386B (zh) 2024-07-30
CN114864688A (zh) 2022-08-05
CN115579386A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
US12034051B2 (en) Nitride-based semiconductor device and method of manufacturing the same
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US8680580B2 (en) Field effect transistor and process for manufacturing same
US8227838B2 (en) Semiconductor device and method of manufacturing the same
JP5401775B2 (ja) 化合物半導体装置およびその製造方法
JP2008270794A (ja) 半導体装置及びその製造方法
CN111430458B (zh) 多沟道绝缘鳍式栅复合槽栅的AlGaAs/GaAs高电子迁移率晶体管及其制备方法
WO2013185526A1 (zh) 一种射频器件及其制作方法
CN114864688B (zh) 沟槽栅型hemt器件及其制造方法
TW202025258A (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
JP5101143B2 (ja) 電界効果トランジスタ及びその製造方法
CN114883193B (zh) 叠层栅介质层的增强型hemt器件及其制备方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
CN111430459B (zh) AlGaAs/GaAs高电子迁移率晶体管及制备方法
CN110707149B (zh) 一种含有多层高k栅绝缘层的mos-hemt器件及其制备方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN115602708B (zh) 具有空气桥结构的hemt器件及其制造方法
TWI852648B (zh) 增強型場效電晶體的製法
CN221687536U (zh) Hemt器件
WO2024082655A1 (zh) 高电子迁移率晶体管器件及其制造方法
CN110634946B (zh) 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件及其制备方法
JPH10335638A (ja) 高電子移動度トランジスタおよびその製造方法
CN118213404A (zh) 一种增强型p沟道氮化镓场效应晶体管及其制备方法
CN118173596A (zh) 一种p-GaN栅增强型HEMT器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant