JP2019071497A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2019071497A JP2019071497A JP2019023105A JP2019023105A JP2019071497A JP 2019071497 A JP2019071497 A JP 2019071497A JP 2019023105 A JP2019023105 A JP 2019023105A JP 2019023105 A JP2019023105 A JP 2019023105A JP 2019071497 A JP2019071497 A JP 2019071497A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- semiconductor device
- semiconductor layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
A−1.半導体装置の構成
図1は、第1実施形態における半導体装置100の構成を模式的に示す断面図である。半導体装置100は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。本実施形態では、半導体装置100は、横型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。
図2は、第1実施形態における半導体装置100の製造方法を示す工程図である。まず、製造者は、エピタキシャル成長によって、基板110の上にバッファ層111を形成し、その後、バッファ層111の上に半導体層114を形成する(工程P110)。
(工程a1)反応室に原料ガスを投入
(工程a2)反応室から原料ガスをパージ
(工程a3)反応室に酸化剤としてオゾン(O3)を投入
(工程a4)反応室からオゾンをパージ
(工程b1)反応室に原料ガスを投入
(工程b2)反応室から原料ガスをパージ
(工程b3)反応室に酸化剤として酸素(O2)を投入
(工程b4)高周波電源によって反応室内にプラズマを生成
(工程b5)反応室から酸素をパージ
B−1.半導体装置の構成
図3は、第2実施形態における半導体装置200の構成を模式的に示す断面図である。半導体装置200は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。本実施形態では、半導体装置200は、縦型トレンチMOSFETである。本実施形態では、半導体装置200は、電力制御に用いられ、パワーデバイスとも呼ばれる。図3には、図1と同様に、XYZ軸が図示されている。
図4は、第2実施形態における半導体装置200の製造方法を示す工程図である。まず、製造者は、エピタキシャル成長によって、基板210の上に半導体層212,214,216を順に形成する(工程P210)。
図5は、第1評価試験に用いた半導体装置300の構成を模式的に示す断面図である。半導体装置300は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。半導体装置300の製造方法は、第2実施形態に準ずる。図5には、図1と同様に、XYZ軸が図示されている。
第2のゲート絶縁膜332:50nm
第1のゲート絶縁膜331:0nm
第2のゲート絶縁膜332:40nm
第1のゲート絶縁膜331:10nm
第2のゲート絶縁膜332:45nm
第1のゲート絶縁膜331:5nm
第2のゲート絶縁膜332:0nm
第1のゲート絶縁膜331:50nm
図8は、第2評価試験に用いた試料400の構成を模式的に示す断面図である。図8には、図1と同様に、XYZ軸が図示されている。試料400は、基板410と、第1の絶縁膜431と、第2の絶縁膜432とを備える。
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
110…基板
111…バッファ層
114,116,117,118…半導体層
121,123…コンタクトホール
130…ゲート絶縁膜
131…第1のゲート絶縁膜
132…第2のゲート絶縁膜
141…ソース電極
142…ゲート電極
143…ドレイン電極
200…半導体装置
210…基板
212,214,216…半導体層
221…コンタクトホール
222…トレンチ
224…リセス
230…ゲート絶縁膜
231…第1のゲート絶縁膜
232…第2のゲート絶縁膜
241…ソース電極
242…ゲート電極
243…ドレイン電極
244…ボディ電極
300…半導体装置
314,316…半導体層
322…トレンチ
324…リセス
330…ゲート絶縁膜
331…第1のゲート絶縁膜
332…第2のゲート絶縁膜
341…ソース電極
342…ゲート電極
343…ドレイン電極
344…ボディ電極
400…試料
410…基板
431…第1の絶縁膜
432…第2の絶縁膜
半導体装置であって、
窒化ガリウム(GaN)から主に成る半導体層と、
オゾンを酸化剤として用いた原子層堆積法によって前記半導体層の上に形成され、酸化物から主に成る第1のゲート絶縁膜と、
酸素プラズマを酸化剤として用いた原子層堆積法によって前記第1のゲート絶縁膜の上に形成され、酸化物から主に成りる第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の上に形成されたゲート電極と
を備え、
前記第2のゲート絶縁膜の含有する炭素(C)および水素(H)の濃度は、前記第1のゲート絶縁膜の含有する炭素(C)および水素(H)濃度より低く、
前記第1のゲート絶縁膜の膜厚は、2nm以上20nm以下であり、
前記第2のゲート絶縁膜の膜厚は、前記第1のゲート絶縁膜の膜厚より4倍以上厚い
半導体装置である。また、本発明の第2の態様は、
半導体装置の製造方法であって、
窒化ガリウム(GaN)から主に成る半導体層の上に、酸化物から主に成る第1のゲート絶縁膜を、オゾンを酸化剤として用いた原子層堆積法によって形成し、
前記第1のゲート絶縁膜の上に、酸化物から主に成る第2のゲート絶縁膜を、酸素プラズマを酸化剤として用いた原子層堆積法によって形成し、
前記第2のゲート絶縁膜の上にゲート電極を形成し、
前記第1のゲート絶縁膜を形成する工程では、以下の工程a1〜a4を繰り返し、
(工程a1)反応室に原料ガスを投入
(工程a2)反応室から原料ガスをパージ
(工程a3)反応室に酸化剤としてオゾンを投入
(工程a4)反応室からオゾンをパージ
前記第2のゲート絶縁膜を形成する工程では、以下の工程b1〜b5を繰り返し、
(工程b1)反応室に原料ガスを投入
(工程b2)反応室から原料ガスをパージ
(工程b3)反応室に酸化剤として酸素を投入
(工程b4)高周波電源によって反応室内にプラズマを生成
(工程b5)反応室から酸素をパージ
前記第1のゲート絶縁膜および前記第2のゲート絶縁膜に対してアニール処理を行って、
前記第2のゲート絶縁膜を、含有する炭素(C)および水素(H)濃度を、前記第1のゲート絶縁膜よりも低く形成し、
前記第1のゲート絶縁膜の膜厚を、2nm以上20nm以下に形成し、
前記第2のゲート絶縁膜の膜厚を、前記第1のゲート絶縁膜の膜厚より4倍以上厚く形成した
半導体装置の製造方法である。この他、本発明は、以下の形態として実施可能である。
Claims (15)
- 半導体装置であって、
窒化ガリウム(GaN)から主に成る半導体層と、
オゾンを酸化剤として用いた原子層堆積法によって前記半導体層の上に形成され、酸化物から主に成る第1のゲート絶縁膜と、
酸素プラズマを酸化剤として用いた原子層堆積法によって前記第1の絶縁膜の上に形成され、酸化物から主に成り、前記第1の絶縁膜より低い濃度で炭素(C)を含有する第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の上に形成されたゲート電極と
を備える半導体装置。 - 前記第2のゲート絶縁膜の炭素濃度は、1×1019原子/cm3未満である、請求項1に記載の半導体装置。
- 前記第1のゲート絶縁膜の厚さは、2nm以上20nm以下である、請求項1または請求項2に記載の半導体装置。
- 前記第2のゲート絶縁膜は、前記第1のゲート絶縁膜より厚い、請求項1から請求項3までのいずれか一項に記載の半導体装置。
- 請求項1から請求項4までのいずれか一項に記載の半導体装置であって、
前記半導体層は、前記半導体層の厚さ方向に落ち込んだ溝部を有し、
前記第1のゲート絶縁膜および前記第2のゲート絶縁膜は、前記溝部の外側から内側にわたって形成されている、半導体装置。 - 請求項1から請求項5までのいずれか一項に記載の半導体装置であって、
前記第1のゲート絶縁膜の主成分は、二酸化ケイ素(SiO2)、酸化アルミニウム(Al2O3)、酸化ハフニウム(HfO2)および酸化ジルコニウム(ZrO2)のいずれかであり、
前記第2のゲート絶縁膜の主成分は、二酸化ケイ素(SiO2)、酸化アルミニウム(Al2O3)、酸化ハフニウム(HfO2)および酸化ジルコニウム(ZrO2)のいずれかである、半導体装置。 - 半導体装置の製造方法であって、
窒化ガリウム(GaN)から主に成る半導体層の上に、酸化物から主に成る第1のゲート絶縁膜を、オゾンを酸化剤として用いた原子層堆積法によって形成し、
前記第1の絶縁膜の上に、酸化物から主に成る第2のゲート絶縁膜を、酸素プラズマを酸化剤として用いた原子層堆積法によって形成し、
前記第2のゲート絶縁膜の上にゲート電極を形成する、半導体装置の製造方法。 - 2nm以上20nm以下の膜厚で前記第1のゲート絶縁膜を形成する、請求項7に記載の半導体装置の製造方法。
- 前記第2のゲート絶縁膜を前記第1のゲート絶縁膜より厚く形成する、請求項7または請求項8に記載の半導体装置の製造方法。
- 請求項7から請求項9までのいずれか一項に記載の半導体装置の製造方法であって、
前記第1のゲート絶縁膜を形成する前に、前記半導体層の厚さ方向に落ち込んだ溝部を前記半導体層に形成し、
前記第1のゲート絶縁膜および前記第2のゲート絶縁膜を、前記溝部の外側から内側にわたって形成する、半導体装置の製造方法。 - 前記第1のゲート絶縁膜を形成する前に、前記半導体層の表面をウェットエッチングによって処理する、請求項7から請求項10までのいずれか一項に記載の半導体装置の製造方法。
- 前記第1のゲート絶縁膜および前記第2のゲート絶縁膜を形成する際、前記半導体層の温度を200℃以上600℃以下に維持する、請求項7から請求項11までのいずれか一項に記載の半導体装置の製造方法。
- 2原子%以上30原子%以下のオゾンを含有する酸化剤を用いた原子層堆積法によって前記第1のゲート絶縁膜を形成する、請求項7から請求項12までのいずれか一項に記載の半導体装置の製造方法。
- 200W以上2000W以下の高周波電源による酸素プラズマを酸化剤として用いた原子層堆積法によって前記第2のゲート絶縁膜を形成する、請求項7から請求項13までのいずれか一項に記載の半導体装置の製造方法。
- 前記第1のゲート絶縁膜および前記第2のゲート絶縁膜に対して300℃以上900℃以下でアニール処理を行う、請求項7から請求項14までのいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019023105A JP2019071497A (ja) | 2019-02-13 | 2019-02-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019023105A JP2019071497A (ja) | 2019-02-13 | 2019-02-13 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014140520A Division JP6528366B2 (ja) | 2014-07-08 | 2014-07-08 | 縦型トレンチmosfetの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019071497A true JP2019071497A (ja) | 2019-05-09 |
Family
ID=66441305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019023105A Pending JP2019071497A (ja) | 2019-02-13 | 2019-02-13 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019071497A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022104278A1 (de) | 2021-02-25 | 2022-08-25 | Denso Corporation | Schaltvorrichtung und Verfahren zu deren Herstellung |
CN115579386A (zh) * | 2022-07-05 | 2023-01-06 | 江苏第三代半导体研究院有限公司 | 沟槽栅型hemt器件 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111000A (ja) * | 1999-08-14 | 2001-04-20 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
JP2004288899A (ja) * | 2003-03-24 | 2004-10-14 | Tokyo Electron Ltd | 成膜方法および基板処理装置 |
JP2005166696A (ja) * | 2003-11-28 | 2005-06-23 | Rohm Co Ltd | 金属化合物薄膜およびその製造方法、ならびに当該金属化合物薄膜を含む半導体装置およびその製造方法 |
WO2006088062A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | 半導体デバイスの製造方法および基板処理装置 |
WO2007114155A1 (ja) * | 2006-03-30 | 2007-10-11 | Mitsui Engineering & Shipbuilding Co., Ltd. | プラズマ原子層成長方法及び装置 |
JP2008010608A (ja) * | 2006-06-29 | 2008-01-17 | Toyota Central Res & Dev Lab Inc | ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法 |
JP2009509039A (ja) * | 2005-09-21 | 2009-03-05 | アプライド マテリアルズ インコーポレイテッド | バッチaldリアクタのための処理プロセス |
JP2012156491A (ja) * | 2010-11-30 | 2012-08-16 | Air Products & Chemicals Inc | 金属含有膜を被着させるための金属エノラート前駆体 |
JP2013140956A (ja) * | 2011-12-12 | 2013-07-18 | Power Integrations Inc | In−Situ成長させたゲート誘電体およびフィールドプレート誘電体 |
JP2013197220A (ja) * | 2012-03-16 | 2013-09-30 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
WO2014010405A1 (ja) * | 2012-07-13 | 2014-01-16 | 株式会社村田製作所 | トランジスタおよびトランジスタの製造方法 |
WO2014078699A1 (en) * | 2012-11-16 | 2014-05-22 | Massachusetts Institute Of Technology | Semiconductor structure and recess formation etch technique |
-
2019
- 2019-02-13 JP JP2019023105A patent/JP2019071497A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111000A (ja) * | 1999-08-14 | 2001-04-20 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
JP2004288899A (ja) * | 2003-03-24 | 2004-10-14 | Tokyo Electron Ltd | 成膜方法および基板処理装置 |
JP2005166696A (ja) * | 2003-11-28 | 2005-06-23 | Rohm Co Ltd | 金属化合物薄膜およびその製造方法、ならびに当該金属化合物薄膜を含む半導体装置およびその製造方法 |
WO2006088062A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | 半導体デバイスの製造方法および基板処理装置 |
JP2009509039A (ja) * | 2005-09-21 | 2009-03-05 | アプライド マテリアルズ インコーポレイテッド | バッチaldリアクタのための処理プロセス |
WO2007114155A1 (ja) * | 2006-03-30 | 2007-10-11 | Mitsui Engineering & Shipbuilding Co., Ltd. | プラズマ原子層成長方法及び装置 |
JP2008010608A (ja) * | 2006-06-29 | 2008-01-17 | Toyota Central Res & Dev Lab Inc | ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法 |
JP2012156491A (ja) * | 2010-11-30 | 2012-08-16 | Air Products & Chemicals Inc | 金属含有膜を被着させるための金属エノラート前駆体 |
JP2013140956A (ja) * | 2011-12-12 | 2013-07-18 | Power Integrations Inc | In−Situ成長させたゲート誘電体およびフィールドプレート誘電体 |
JP2013197220A (ja) * | 2012-03-16 | 2013-09-30 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
WO2014010405A1 (ja) * | 2012-07-13 | 2014-01-16 | 株式会社村田製作所 | トランジスタおよびトランジスタの製造方法 |
WO2014078699A1 (en) * | 2012-11-16 | 2014-05-22 | Massachusetts Institute Of Technology | Semiconductor structure and recess formation etch technique |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022104278A1 (de) | 2021-02-25 | 2022-08-25 | Denso Corporation | Schaltvorrichtung und Verfahren zu deren Herstellung |
CN115579386A (zh) * | 2022-07-05 | 2023-01-06 | 江苏第三代半导体研究院有限公司 | 沟槽栅型hemt器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6528366B2 (ja) | 縦型トレンチmosfetの製造方法 | |
US10153356B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
US10332966B2 (en) | Semiconductor device, method of manufacturing the same and power converter | |
CN106663634B (zh) | 半导体器件及半导体器件的制造方法 | |
US20100187644A1 (en) | Manufacturing method of semiconductor device | |
US10256323B2 (en) | Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer | |
US9905432B2 (en) | Semiconductor device, method for manufacturing the same and power converter | |
JP6106908B2 (ja) | 半導体装置の製造方法 | |
US9548204B2 (en) | Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage | |
US20160260832A1 (en) | Semiconductor device, method of manufacturing the same and power converter | |
US10770548B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US20210234032A1 (en) | Semiconductor device and method for manufacturing the same | |
CN110581068A (zh) | 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法 | |
JP6011620B2 (ja) | トランジスタの製造方法 | |
JP2019071497A (ja) | 半導体装置およびその製造方法 | |
US10497572B2 (en) | Method for manufacturing semiconductor device | |
US10177234B2 (en) | Semiconductor device | |
US10153352B2 (en) | Semiconductor device | |
JP6658431B2 (ja) | 半導体装置 | |
US9966447B2 (en) | Method of manufacturing semiconductor device by plasma treatment and heat treatment, and semiconductor device | |
JP2023001785A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
Jiang et al. | Balanced Performance Improvement and Low-Frequency Noise of TMA-Passivated GaSb MOS Capacitors Using Bilayered HfO $ _ {\text {2}} $/Al $ _ {\text {2}} $ O $ _ {\text {3}} $ Gate Dielectrics | |
JP2024032677A (ja) | ゲート誘電体を改良したsicを基礎とする電子装置及びその製造方法 | |
WO2008041275A1 (fr) | Dispositif semiconducteur et procédé de production correspondant |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190312 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200512 |